IT201800010793A1

IT201800010793A1 - Circuito di rilevazione, dispositivo e procedimento corrispondenti

Info

Publication number: IT201800010793A1
Application number: IT102018000010793A
Authority: IT
Inventors: Alessia Maria Elgani; Francesco Renzini; Luca Perilli; Scarselli Eleonora Franchi; Antonio Gnudi; Roberto Canegallo; Giulio Ricotti
Original assignee: St Microelectronics Srl
Priority date: 2018-12-04
Filing date: 2018-12-04
Publication date: 2020-06-04
Also published as: CN111273148B; EP3664286A1; CN211063598U; US20200177133A1; US11342885B2; CN116074169A; CN111273148A; EP3664286B1

Description

DESCRIZIONE dell’invenzione industriale dal titolo:

“Circuito di rilevazione, dispositivo e procedimento corrispondenti”

TESTO DELLA DESCRIZIONE

Campo tecnico

La descrizione è relativa ai circuiti di rilevazione. Una o più forme di attuazione possono essere applicate ai circuiti a bassa potenza, per esempio circuiti integrati a potenza ultra-bassa.

Una o più forme di attuazione possono essere applicate ai circuiti di rilevazione di inviluppo, per esempio per l’uso in circuiti di “wake-up” di sensori a potenza ultrabassa.

Per esempio, una o più forme di attuazione possono essere applicate in nodi sensori wireless di reti di sensori wireless (WSN, “Wireless Sensor Network”), per esempio per fornire una maggiore durata di vita della batteria dei nodi sensori.

Sfondo tecnologico

La rilevazione dell’inviluppo di segnali analogici è una tecnica ben nota che può essere usata per ricostruire informazioni digitali (per esempio, una sequenza di bit) da un segnale analogico modulato a radiofrequenza (RF).

Per esempio, una modulazione “on-off keying” (OOK) è una semplice forma di modulazione a spostamento di ampiezza (ASK, “Amplitude-Shift Keying”) che può rappresentare dati digitali in presenza o in assenza di un’onda portante in un segnale analogico. Nella forma più semplice di una modulazione on-off keying, la presenza di un’onda portante per una certa durata rappresenta un uno binario, mentre la sua assenza per la stessa durata rappresenta uno zero binario. In altri casi, alcuni schemi più sofisticati possono convogliare informazioni aggiuntive, per esempio variando queste durate.

Per esempio, la Figura 1 è esemplificativa di un segnale digitale VOOK(t) che rappresenta una certa sequenza di valori binari (bit), in cui un valore logico basso (per esempio, 0 V) del segnale VOOK(t) è indicativo di uno zero binario, e un valore logico alto (per esempio, una tensione di alimentazione Vdd) del segnale VOOK(t) è indicativo di un uno binario. Si comprenderà che la sequenza binaria 0100111010… illustrata nella Figura 1 è puramente esemplificativa di un possibile comportamento di un segnale digitale nel corso del tempo.

Il fatto di applicare una modulazione on-off keying a un segnale VOOK(t) può produrre un segnale modulato a radiofrequenza vRF(t) come esemplificato nella Figura 1, in cui una possibile relazione tra i segnali VOOK(t) e vRF(t) è esemplificata dalla seguente equazione:

Secondo l’equazione (1) precedente, l’ampiezza di picco del segnale modulato a radiofrequenza vRF(t) – quando presente – può essere uguale al livello di tensione del valore logico alto del segnale VOOK(t), per esempio una tensione di alimentazione Vdd.

In generale, un circuito di modulazione che genera un segnale vRF(t) da un segnale VOOK(t) può anche comportare un fattore di guadagno, cosicché il segnale modulato a radiofrequenza vRF(t) può avere un’ampiezza di picco – indicata come ARF,in in tutta la presente descrizione – differente dall’ampiezza del segnale VOOK(t). Così, l’ampiezza picco-picco del segnale vRF(t) sarà uguale a 2*ARF,in, come illustrato nella Figura 1.

Applicare una rilevazione di inviluppo al segnale vRF(t) può generare un segnale di inviluppo vout(t) come esemplificato nella Figura 1, che è indicativo delle informazioni convogliate dal segnale digitale VOOK(t).

Perciò, può essere usata una rilevazione di inviluppo in circuiti ricevitori (per esempio, del tipo usato nei nodi sensori wireless) per demodulare i segnali ricevuti modulati in ampiezza, quali segnali vRF(t) come esemplificati nella Figura 1.

Quando si considerano applicazioni a bassa potenza, nella tecnica sono note varie tipologie circuitali per realizzare una rilevazione dell’inviluppo di segnali, per esempio nel contesto dei segnali con modulazione OOK.

Per esempio, i documenti seguenti sono esemplificativi della tecnica nota:

- P. Wang et al., “A Near-Zero-Power Wake-Up Receiver Achieving -69-dBm Sensitivity”, IEEE Journal of Solid-State Circuits 2018, vol. 53, n. 6, giugno 2018, pagine da 1640 a 1652;

- N. Roberts et al., “A 98nW Wake-Up Radio for Wireless Body Area Networks”, 2012 IEEE Radio Frequency Integrated Circuits Symposium, giugno 2012, pagine da 373 a 376;

- Y. Wang et al., “A Novel Envelope Edge Detector for Ultra-low Power Sensor Wake-Up Circuit”, Proceedings of the 2013 IEEE International Symposium on Low Power Electronics and Design (ISLPED), settembre 2013, pagine da 371 a 376; e - P. Wang et al., “A 400 MHz 4.5 nW -63.8 dBm Sensitivity Wake-up Receiver Employing an Active Pseudo-Balun Envelope Detector”, ESSCIRC 2017 - 43rd IEEE European Solid State Circuits Conference, Leuven, 2017, pagine da 35 a 38.

Gli inventori hanno osservato che tali approcci noti hanno vari inconvenienti.

Per esempio, entrambe le soluzioni proposte da P. Wang et al. (2017 e 2018) richiedono un dispositivo circuitale complesso per impostare correttamente il punto operativo in DC nonostante possibili variazioni di processo, tensione e temperatura (PVT, “Process, Voltage and Temperature”) e disadattamenti casuali tra differenti transistori che possono perturbare il punto operativo in DC teorico.

La soluzione proposta da N. Roberts et al. è basata su un’architettura circuitale differenziale, che può essere affetta negativamente da possibili problemi di disadattamento e/o di asimmetria, come disadattamenti casuali tra transistori corrispondenti nei due rami del circuito differenziale.

La soluzione proposta da Y. Wang et al. richiede una calibrazione complessa e rileva soltanto i fronti di discesa nel segnale digitale di ingresso.

Scopo e sintesi

Nonostante la vasta attività nell’area, sono desiderabili ulteriori soluzioni migliorate.

Per esempio, sono desiderabili soluzioni per rilevare l’inviluppo di segnali modulati a radiofrequenza, in particolare per rilevare i fronti dell’inviluppo di segnali modulati a radiofrequenza, preferibilmente i fronti sia di salita sia di discesa. La rilevazione dei fronti di un inviluppo può facilitare un funzionamento passa-banda di un circuito di rilevazione di inviluppo, che può così avere come risultato il taglio della larghezza di banda del rumore e perciò del rumore integrato.

Sono desiderabili soluzioni che possono fornire un circuito di rilevazione di inviluppo comprendente uno stadio di ingresso che comprende una topologia circuitale a gate comune. Uno stadio di ingresso a gate comune può facilitare un funzionamento a radiofrequenze più elevate, per esempio come risultato di una capacità di ingresso più bassa, in confronto a soluzioni che fanno affidamento su uno stadio di ingresso a source comune.

Sono desiderabili soluzioni che possono non comportare complessi dispositivi circuitali di polarizzazione, per esempio fornendo un circuito di rilevazione di inviluppo che comprende una rete circuitale di auto-polarizzazione.

Sono desiderabili soluzioni che possono facilitare un accoppiamento in AC a stadi successivi. Soluzioni con un accoppiamento in AC tra gli stadi possono essere desiderabili nella misura in cui tali soluzioni possono non richiedere un punto operativo in DC comune robusto a possibili variazioni di PVT che possono perturbare il punto operativo in DC teorico.

Inoltre, sono desiderabili soluzioni che possono non comportare procedure di calibrazione complesse e che possono essere robuste, per esempio rispetto a possibili variazioni di PVT.

In aggiunta, sono desiderabili soluzioni che possono essere atte a demodulare segnali analogici che portano informazioni digitali a differenti bit rate, per esempio che forniscono una sorta di “programmabilità del bit rate” del circuito di rilevazione di inviluppo.

Specificamente, sono desiderabili soluzioni che possono essere implementate con processi standard di semiconduttori a ossidi metallici complementari (CMOS, “Complementary Metal-Oxide Semiconductor”).

Uno scopo di una o più forme di attuazione è di contribuire a fornire tali soluzioni migliorate.

Secondo una o più forme di attuazione, tale scopo può essere raggiunto per mezzo di un circuito (integrato) avente le caratteristiche esposte nelle rivendicazioni che seguono.

Una o più forme di attuazione possono essere relative a un dispositivo corrispondente. Un dispositivo comprendente un circuito di rilevazione di inviluppo e un’antenna a RF accoppiata a esso può essere un esempio di un tale dispositivo.

Una o più forme di attuazione possono essere relative a un procedimento corrispondente per fare funzionare tale circuito e/o dispositivo.

Le rivendicazioni sono parte integrante dell’insegnamento tecnico qui fornito con riferimento alle forme di attuazione.

Una o più forme di attuazione possono essere relative a un circuito comprendente:

- uno stadio di ingresso che comprende una topologia circuitale a gate comune che funziona in un regime di sotto-soglia, e

- una rete di retroazione negativa che comprende un filtro passa-basso per l’auto-polarizzazione, per esempio per impostare il punto operativo in DC del circuito.

Una o più forme di attuazione possono comprendere un inseguitore di source (“source follower”) nella rete di retroazione per fornire un segnale di uscita indicativo dei fronti dell’inviluppo di un segnale analogico ricevuto.

Una o più forme di attuazione possono comprendere un condensatore tra lo stadio di ingresso a gate comune e il source follower nella rete di retroazione, per esempio per regolare le proprietà di filtraggio del circuito di rilevazione di inviluppo.

In una o più forme di attuazione lo stadio di ingresso può comprendere un dispositivo circuitale a gate comune in cascode.

Le radio Wake-Up a nano-Watt sempre attive (“alwayson”), per esempio per una comunicazione a corto raggio, rappresentano una possibile applicazione nella quale possono essere apprezzati i vantaggi di una o più forme di attuazione.

Breve descrizione delle figure

Una o più forme di attuazione saranno ora descritte, a puro titolo di esempio, con riferimento alle figure annesse, nelle quali:

- la Figura 1 è stata descritta in precedenza;

- la Figura 2 è uno schema a blocchi circuitale esemplificativo di una o più forme di attuazione;

- le Figure da 3 a 8 sono schemi circuitali esemplificativi di dettagli di implementazione di forme di attuazione;

- la Figura 9 è esemplificativa di una possibile risposta in frequenza di una o più forme di attuazione; e - la Figura 10 è esemplificativa di un possibile comportamento nel tempo di segnali in forme di attuazione.

Descrizione dettagliata

Nella descrizione che segue, sono illustrati uno o più dettagli specifici, allo scopo di fornire una comprensione approfondita di esempi di forme di attuazione di questa descrizione. Le forme di attuazione possono essere ottenute senza uno o più dei dettagli specifici o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture note non sono illustrate o descritte in dettaglio in modo tale che certi aspetti delle forme di attuazione non saranno resi poco chiari.

Un riferimento a “una forma di attuazione” nel quadro della presente descrizione intende indicare che una particolare configurazione, struttura, o caratteristica descritta con riferimento alla forma di attuazione è compresa in almeno una forma di attuazione. Per cui, le frasi come “in una forma di attuazione” che possono essere presenti in uno o più punti della presente descrizione non fanno necessariamente riferimento proprio alla stessa forma di attuazione. Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o più forme di attuazione.

I riferimenti usati qui sono forniti semplicemente per convenienza e quindi non definiscono l’ambito di protezione o l’ambito delle forme di attuazione.

A titolo di introduzione generale alla descrizione dettagliata di esempi di forme di attuazione, si può fare riferimento in primo luogo alla Figura 2.

La Figura 2 è uno schema a blocchi circuitale esemplificativo di un circuito ricevitore 2 configurato per ricevere un segnale modulato a radiofrequenza di ingresso vRF (per esempio, un segnale con modulazione OOK, per esempio con una frequenza portante di 868 MHz) e per generare un segnale di uscita vout indicativo dell’inviluppo del segnale vRF ricevuto.

Si noterà che un’indicazione esplicita della dipendenza dal tempo dei segnali, per esempio nelle designazioni di vRF(t) e vout(t), è stata omessa solamente per brevità.

Specificamente, il circuito ricevitore 2 può comprendere una coppia di terminali di ingresso 200, 202 (cioè, una porta di ingresso) per ricevere un segnale modulato a radiofrequenza di ingresso vRF, con il terminale di ingresso (negativo) 202 accoppiato eventualmente a un terminale di riferimento di tensione, qui esemplificato dalla massa GND. Per esempio, un’antenna a radiofrequenza (non visibile nelle Figure) può essere accoppiata tra i terminali 200 e 202.

Il circuito ricevitore 2 può comprendere un blocco circuitale di rilevazione di inviluppo 20 (per esempio, un circuito integrato, IC “Integrated Circuit”) avente una rispettiva coppia di terminali di ingresso 204, 206 (cioè, una rispettiva porta di ingresso) configurati per essere accoppiati ai terminali 200, 202 per rilevare il segnale vRF ricevuto, e una coppia di terminali di uscita 208, 210 (cioè, una porta di uscita) per fornire un segnale di uscita vout indicativo dell’inviluppo del segnale vRF. Il terminale di ingresso (negativo) 206 può essere accoppiato direttamente al terminale di uscita (negativo) 210, per esempio al fine di fornire un accoppiamento del terminale 210 a massa GND.

In una o più forme di attuazione, un blocco circuitale di rilevazione di inviluppo 20 può comprendere un singolo terminale negativo 206/210, per esempio sotto forma di un singolo pin/pad di GND di un circuito integrato 20.

Opzionalmente, il circuito ricevitore 2 può comprendere un blocco circuitale di adattamento di impedenza (“matching network”) 22 accoppiato tra la porta di ingresso 200, 202 del circuito ricevitore 2 e la porta di ingresso 204, 206 del blocco circuitale di rilevazione di inviluppo 20, per esempio per fornire un adattamento di impedenza del circuito ricevitore 2 a una antenna a radiofrequenza accoppiata a esso.

Un blocco circuitale di adattamento di impedenza 22 come esemplificato nella Figura 2 può comprendere componenti esterni al chip (cioè, componenti esterni al circuito integrato 20), come un condensatore accoppiato tra i terminali 200 e 204 e un induttore accoppiato tra i terminali 204 e 206. Un terminale 202 può essere accoppiato direttamente al terminale 206, per esempio al fine di fornire un accoppiamento del terminale 206 a massa GND. In generale, le reti circuitali di adattamento di impedenza sono note nella tecnica, cosicché non sarà fornita qui una descrizione più dettagliata.

Il segnale vRF,d fornito alla porta di uscita 204, 206 del blocco circuitale di adattamento di impedenza 22 può così essere sostanzialmente simile al segnale vRF ricevuto alla porta di ingresso 200, 202, e le due designazioni vRF,d e vRF possono essere usate ugualmente nel contesto della presente descrizione.

Si nota che entrambi i documenti di P. Wang et al. (2017 e 2018, già citati) descrivono il progetto di un ricevitore wake-up (WuRX) che comprende un circuito rilevatore di inviluppo attivo e una rete di trasformazione dell’impedenza fuori dal (cioè, all’esterno del) chip.

Similmente, N. Roberts et al. (già citato) descrive una radio wake-up CMOS a bassa potenza che usa due componenti esterni al chip (un induttore e un condensatore).

I dispositivi descritti in P. Wang et al. e in N. Roberts et al. sono adatti per demodulare segnali con modulazione OOK, comprendono transistori a effetto di campo (FET, “Field-Effect Transistor”) a metallo-ossidosemiconduttore (MOS, “Metal-Oxide-Semiconductor”) che funzionano in regime di sotto-soglia e comportano reti di adattamento esterne. In tali dispositivi, il processo di estrazione dell’inviluppo sfrutta la caratteristica di sotto-soglia esponenziale dei MOSFET, in cui non linearità del secondo ordine possono risultare in una parte della corrente in banda base che dipende dall’inviluppo, per esempio avente una frequenza simile alla frequenza del segnale digitale VOOK.

Entrambi i dispositivi descritti in P. Wang et al. (2018) e in N. Roberts et al. rilevano inviluppi di un segnale di ingresso vRF, e presentano una topologia a source comune nello stadio di ingresso. Svantaggiosamente, tali dispositivi impiegano transistori MOS a soglia dinamica (DTMOS, “Dynamic Threshold MOS”), che non sono implementati in processi di fabbricazione CMOS standard.

In aggiunta, entrambi i documenti di P. Wang et al. (2017 e 2018) propongono una struttura complessa per fornire la polarizzazione del circuito rilevatore di inviluppo.

N. Roberts et al. propone un circuito rilevatore di inviluppo differenziale, che ha l’inconveniente di richiedere varie fasi per ridurre l’effetto del disadattamento tra transistori corrispondenti nei due rami, includendo polarizzare indipendentemente i due rami nel caso di un offset elevato.

P. Wang et al. (2017) propone una struttura a gate comune pseudo-differenziale che fa affidamento su un riuso della corrente, che richiede una struttura complessa per consentire di impostare un punto operativo in DC corretto nonostante possibili variazioni di PVT che perturbano il punto operativo nominale.

Si nota anche che Y. Wang et al. (già citato) descrive un circuito per estrarre bit digitali da un segnale a radiofrequenza ricevuto rilevando i fronti di discesa del rispettivo segnale di inviluppo. Anche il dispositivo descritto da Y. Wang et al. è adatto per demodulare segnali con modulazione OOK, comprende transistori a effetto di campo MOS che funzionano in regime di sotto-soglia e comporta una rete di adattamento esterna. Il funzionamento di un tale dispositivo è basato su un confronto tra la corrente di perdita di un MOSFET e una corrente di riferimento. Tuttavia, gli inventori hanno notato che il circuito descritto da Y. Wang et al. richiede una calibrazione complessa e rileva soltanto i fronti di discesa dell’inviluppo del segnale vRF ricevuto.

In aggiunta, nessuno dei dispositivi discussi in precedenza fornisce la possibilità di adattare il circuito di rilevazione di inviluppo a differenti bit rate del segnale digitale VOOK, per esempio nel caso in cui il bit rate del segnale VOOK sia più alto della frequenza di taglio del circuito di rilevazione di inviluppo.

Al fine di fornire una rilevazione di inviluppo migliorata, varie forme di attuazione della presente descrizione sono relative a circuiti di rilevazione dei fronti di inviluppo 20 come esemplificati nelle figure da 3 a 8.

In tutte le figure qui annesse, le parti o gli elementi simili sono indicati con riferimenti/numeri simili e una descrizione corrispondente non sarà ripetuta per brevità.

La figura 3 è uno schema circuitale esemplificativo di possibili dettagli di implementazione di un circuito di rilevazione dei fronti di inviluppo 20.

Come descritto in precedenza, un circuito di rilevazione dei fronti di inviluppo 20 può comprendere una porta di ingresso 204, 206 per ricevere un segnale modulato a radiofrequenza vRF e una porta di uscita 208, 210 per fornire un segnale di uscita vout indicativo dell’inviluppo del segnale vRF ricevuto, in particolare indicativo dei fronti di detto inviluppo.

I terminali (negativi) 206 e 210 possono essere accoppiati (direttamente) per fornire un riferimento comune o massa GND. In una o più forme di attuazione, per esempio nel caso in cui il circuito 20 comprenda un circuito integrato, può essere fornito un singolo pin/pad di massa al posto dei terminali 206, 210, il singolo pin/pad di massa fornendo un riferimento di tensione per i segnali sia di ingresso sia di uscita.

Come esemplificato nella figura 3, il circuito 20 può essere configurato per fornire un primo percorso di corrente (G1, M1) tra un rail di alimentazione Vdd (per esempio, a 1,2 V) e il terminale di riferimento GND, il primo percorso di corrente comprendendo i terminali di ingresso 204 e 206.

Il primo percorso di corrente può comprendere un primo transistore M1 (per esempio, un transistore MOS) accoppiato in serie a una prima sorgente di polarizzazione G1 (per esempio, un generatore di corrente la cui architettura è nota di per sé) che fornisce una corrente Ibias per polarizzare il transistore M1. Per esempio, la sorgente di polarizzazione G1 può essere accoppiata tra il rail di alimentazione Vdd e il terminale di drain del transistore MOS M1, e il transistore MOS M1 può avere il suo terminale di source accoppiato al terminale di ingresso 204 per ricevere il segnale di ingresso modulato a radiofrequenza vRF, fornendo con ciò uno stadio di ingresso a gate comune del circuito 20.

Si noterà che, nonostante non sia visibile nella figura 3 (così come nelle figure da 4 a 8), può essere fornito un percorso di corrente tra i terminali 204 e 206 all’esterno del circuito 20. In effetti, una circuiteria esterna accoppiata alla porta di ingresso 204, 206 di un circuito di rilevazione dei fronti di inviluppo 20 (per esempio, un’antenna RF accoppiata tra i terminali 200 e 202, eventualmente con un blocco circuitale di adattamento di impedenza 22) può essere modellata come una sorgente di tensione RF equivalente accoppiata tra i terminali 204 e 206, in modo tale che una corrente (per esempio, la corrente di polarizzazione Ibias) può scorrere attraverso il terminale 204.

In una o più forme di attuazione come esemplificate nella figura 3, il terminale di uscita 208 può essere accoppiato a un nodo nel primo percorso di corrente intermedio tra il primo transistore M1 e la prima sorgente di polarizzazione G1, e una rete di retroazione può essere fornita tra il terminale di uscita 208 e un terminale di controllo (per esempio, il terminale di gate) del transistore M1. Per esempio, la rete di retroazione può comprendere una rete RC che comprende un resistore R accoppiato tra il terminale di uscita 208 e il gate del transistore M1, e un condensatore C accoppiato tra il gate del transistore M1 e il terminale di riferimento GND.

In aggiunta, in una o più forme di attuazione come esemplificate nella figura 4, un circuito di rilevazione dei fronti di inviluppo 20 può essere configurato per fornire un secondo percorso di corrente (M3, G3) tra il rail di alimentazione Vdd e il terminale di riferimento GND, il secondo percorso di corrente comprendendo il terminale di uscita 208.

Specificamente, il secondo percorso di corrente può comprendere un secondo transistore M3 (per esempio, un transistore MOS) accoppiato in serie a una seconda sorgente di polarizzazione G3, con la sorgente di polarizzazione G3 che polarizza il transistore M3. Per esempio, il transistore M3 può avere il suo percorso di corrente accoppiato tra il rail di alimentazione Vdd (per esempio, al drain del transistore MOS M3) e il terminale di uscita 208 (per esempio, al source del transistore MOS M3), e la sorgente di polarizzazione G3 può essere accoppiata tra il terminale di uscita 208 e il terminale di riferimento GND.

Come esemplificato nella figura 4, un terminale di controllo (per esempio, un terminale di gate nel caso di transistori MOS) del transistore M3 può essere accoppiato (direttamente) a un nodo nel primo percorso di corrente intermedio tra il primo transistore M1 e la prima sorgente di polarizzazione G1 (per esempio, il terminale di drain del transistore M1), e il terminale di uscita 208 può essere accoppiato a un nodo nel secondo percorso di corrente intermedio tra il secondo transistore M3 e la seconda sorgente di polarizzazione G3.

In aggiunta o in alternativa, in una o più forme di attuazione come esemplificate nella figura 5, un circuito di rilevazione dei fronti di inviluppo 20 può comprendere un secondo condensatore CO accoppiato tra il terminale di controllo del transistore M3 e il terminale di riferimento GND, con il secondo condensatore CO che fornisce la possibilità di tarare e/o regolare la funzione di trasferimento del circuito 20, per esempio con la frequenza di uno o più poli (per esempio, un secondo polo) in detta funzione di trasferimento che dipende dal valore di capacità di detto secondo condensatore CO.

In aggiunta o in alternativa, in una o più forme di attuazione come esemplificate nella figura 6, un circuito di rilevazione dei fronti di inviluppo 20 può fornire un maggiore guadagno dello stadio di ingresso a gate comune sostituendo il transistore M1 con una disposizione “a cascode” a gate comune di due transistori M1 e M2.

Il transistore M2 aggiuntivo può essere accoppiato tra il transistore M1 e la sorgente di polarizzazione G1, per esempio con il terminale di source del transistore M2 accoppiato (direttamente) al terminale di drain del transistore M1 e il terminale di drain del transistore M2 accoppiato al terminale di uscita 208 (in forme di attuazione che non comprendono il secondo transistore M3) o al terminale di gate di M3 (in forme di attuazione che comprendono il secondo transistore M3) per fornire a esso un segnale amplificato.

Come esemplificato nella figura 6, il transistore M2 può essere polarizzato accoppiando un rispettivo terminale di controllo 212 (per esempio, un terminale di gate) a una tensione di polarizzazione DC Vb, che può essere generata con una varietà di dispositivi circuitali differenti.

Per esempio, in una o più forme di attuazione come esemplificate nella figura 7, il terminale di controllo 212 del transistore M2 può essere accoppiato a un nodo intermedio di un terzo percorso di corrente (G2, D2, D1) tra il rail di alimentazione Vdd e il terminale di riferimento GND.

In particolare, il terzo percorso di corrente può comprendere una terza sorgente di polarizzazione G2 accoppiata tra il rail di alimentazione Vdd e il terminale di controllo del transistore M2, e un insieme di giunzioni p-n (per esempio, due diodi D1, D2) accoppiate in serie tra il terminale di controllo del transistore M2 e il terminale di riferimento GND, con le giunzioni p-n D1, D2 che sono conduttive dal terminale di controllo del transistore M2 al terminale di riferimento GND.

In aggiunta o in alternativa, in una o più forme di attuazione come esemplificate nella figura 8, una ulteriore giunzione p-n D3 può essere accoppiata tra il terminale di source del transistore M3 e la seconda sorgente di polarizzazione G3. La giunzione p-n D3 può così fornire uno spostamento (“shift”) di tensione al terminale di source del transistore M3 al fine di facilitare una polarizzazione corretta del nodo di uscita dello stadio di ingresso del circuito 20, cioè il drain del transistore M1 (per esempio, nel caso dello stadio di ingresso a singolo transistore esemplificato nelle figure 4 e 5) o il drain del transistore M2 (per esempio, nel caso del dispositivo cascode M1+M2 esemplificato nelle figure 6, 7 e 8).

In una o più forme di attuazione, una qualsiasi delle sorgenti di polarizzazione G1, G2 e G3 può comprendere rispettivi generatori di corrente (la cui architettura è nota di per sé, per esempio includendo specchi di corrente) e/o resistori di polarizzazione.

In una o più forme di attuazione, giunzioni p-n (per esempio, una qualsiasi delle giunzioni p-n D1, D2, D3) possono essere implementate con diodi e/o transistori connessi a diodo, cosicché il termine “giunzione p-n” può essere usato per indicare sia diodi sia transistori connessi a diodo.

Si apprezzerà che un circuito di rilevazione dei fronti di inviluppo 20 come esemplificato in una qualsiasi delle figure da 3 a 8 può essere implementato con processi di fabbricazione CMOS standard.

Si apprezzerà che, nonostante si faccia riferimento ai transistori M1, M2, M3 come transistori MOS in tutta la presente descrizione, una o più forme di attuazione possono comprendere altri tipi di transistori, per esempio transistori BJT. Naturalmente, un riferimento ai terminali di “gate”, “source” e “drain” usato qui può variare di conseguenza, per esempio significando rispettivamente “base”, “emettitore” e “collettore”.

In seguito, è discussa la risposta di grande segnale di una forma di attuazione esemplificativa di un circuito di rilevazione dei fronti di inviluppo 20, per esempio come esemplificato nella figura 8.

Una o più forme di attuazione possono comportare di fare funzionare il transistore M1 nello stadio di ingresso del circuito 20 in un cosiddetto regime di sotto-soglia, per esempio con una corrente di polarizzazione Ibias nell’ordine di alcuni nA (1 nA = 10<-9 >A), in modo tale che il transistore M1 possa avere una caratteristica di corrente-tensione esponenziale, per cui la corrente del transistore può dipendere esponenzialmente dalla tensione di gate-source applicata ad esso.

In aggiunta, in una o più forme di attuazione, anche i transistori M2 e/o M3 possono funzionare in un regime di sotto-soglia, per esempio a scopi di risparmio di potenza.

Così, come risultato del fatto che un segnale vRF(t) secondo l’equazione 1 è ricevuto tra i terminali di ingresso 204 e 206 e dato che alla radiofrequenza il gate di M1 può essere connesso a massa dal condensatore C, la corrente I(t) che scorre attraverso il transistore M1 che funziona in regime di sotto-soglia può essere calcolata <secondo la seguente equazione:>

in cui VT è la tensione termica (“thermal voltage”) e n è il fattore di idealità del transistore M1.

La componente a radiofrequenza della corrente I(t) può essere filtrata poiché è fuori banda. Perciò, la corrente media I al drain del transistore M1 (per esempio, la corrente di cascode) può essere calcolata secondo la <seguente > <equazione (richiamando anche l’equazione 1):>

Come esemplificato nell’equazione 3, la corrente media che scorre nel transistore M1 (e così nel dispositivo cascode M1, M2 se presente) può variare in funzione del valore del segnale digitale VOOK. Per esempio, come risultato del fatto che il segnale digitale VOOK ha un valore logico basso (per esempio, 0 V), l’incremento di corrente ΔI(t) può essere uguale a zero e, come risultato del fatto che il segnale digitale VOOK ha un valore logico alto (per esempio, Vdd), l’incremento di corrente ΔI(t) può essere differente da zero.

Perciò, in una o più forme di attuazione, la ricezione di un segnale vRF con modulazione OOK ai terminali 204, 206 può generare un aumento della corrente media che scorre nel transistore M1 (e così nel dispositivo cascode M1, M2 se presente) come risultato del fatto che il segnale vRF comprende l’onda portante, cioè come risultato del fatto che il segnale digitale VOOK ha un valore logico alto. Tale funzionamento può essere modellato con una sorgente di tensione vIN(t) a bassa frequenza equivalente, accoppiata tra i terminali 204 e 206, che ha un valore che può essere <calcolato secondo la seguente equazione:>

in cui gm è la transconduttanza del transistore M1 (il cui valore è uguale a quando M1 funziona in regime di sotto-soglia).

Perciò, una o più forme di attuazione possono fare affidamento su una non linearità del secondo ordine del funzionamento in sotto-soglia per estrarre informazioni digitali del segnale VOOK da un segnale vRF ricevuto.

Come anticipato, in una o più forme di attuazione, un circuito di rilevazione dei fronti di inviluppo 20 può avere una risposta passa-banda, con picchi generati nel segnale di uscita vout come risultato di una rilevazione di un cambiamento nel segnale di ingresso vRF dovuto a un cambiamento nel valore del segnale digitale VOOK.

In particolare, la risposta passa-banda del circuito 20 può essere centrata intorno al bit rate del segnale digitale VOOK, in modo tale che variazioni del segnale vIN(t) a bassa frequenza (corrispondenti a variazioni del valore del segnale digitale VOOK) possano avere come risultato picchi nel segnale di uscita vout.

L’ampiezza Aout_peak di tali picchi nel segnale di uscita vout può essere calcolata secondo le seguenti <equazioni: >

in cui gm è la transconduttanza del transistore M1 e Rout è l’impedenza di uscita del dispositivo cascode M1+M2 al terminale di drain del transistore M2 (cioè, l’impedenza che è “vista” al terminale di gate del transistore M3 verso il dispositivo cascode M1+M2 ipotizzando che l’impedenza della sorgente di polarizzazione G1 sia molto più alta, come esemplificato nella figura 8).

La risposta di piccolo segnale di un circuito di rilevazione dei fronti di inviluppo 20 come esemplificato nella figura 8 può essere descritta secondo le seguenti <equazioni: >

in cui è l’impedenza di uscita del transistore M3 e C’ è il valore di capacità al nodo di uscita del dispositivo cascode M1+M2, che può includere le capacità parassite e, opzionalmente, la capacità del condensatore CO se presente (come esemplificato con linee continue nella figura 5, e con linee tratteggiate nelle figure da 6 a 8).

La figura 9 è esemplificativa di una possibile risposta in frequenza (per esempio, una funzione di trasferimento) di un circuito 20 come esemplificato nella figura 8.

Come esemplificato nella figura 9, la risposta passabanda di un circuito di rilevazione dei fronti di inviluppo 20 può così essere centrata intorno al bit rate (alla frequenza) di funzionamento del segnale digitale VOOK, che può essere, per esempio, intorno a 1 kbit/s (corrispondente a una frequenza di 1 kHz = 10<3 >Hz).

In una o più forme di attuazione, una funzione di trasferimento (per esempio, l’equazione 7 precedente) di un circuito di rilevazione dei fronti di inviluppo 20 può comprendere una coppia di poli a rispettive frequenze fp1, fp2 vicino alla frequenza centrale della banda, per esempio per ridurre la larghezza di banda del rumore.

Le frequenze fp1, fp2 possono essere calcolate <secondo:>

Perciò, un circuito di rilevazione dei fronti di inviluppo 20 può funzionare secondo i segnali rappresentati come esempio nella figura 10.

Nella figura 10, sono illustrati segnali VOOK e vRF, che corrispondono agli stessi segnali esemplificati nella figura 1. Il segnale vout della figura 10 è un esempio di un segnale di uscita come generato da una o più forme di attuazione secondo una qualsiasi delle figure da 3 a 8 come risultato di un segnale vRF che è ricevuto ai terminali 204, 206.

Si nota che, vantaggiosamente rispetto alle soluzioni note, il segnale di uscita vout può essere indicativo dei fronti sia di salita sia di discesa dell’inviluppo del segnale vRF. Come esempio qui esemplificato, il segnale di uscita vout può così comprendere un picco transitorio (“spike”) negativo come risultato di un fronte di salita del segnale digitale VOOK, e un picco transitorio positivo come risultato di un fronte di discesa del segnale digitale VOOK, facilitando con ciò l’estrazione di informazioni digitali dal segnale vRF con modulazione OOK.

In una o più forme di attuazione, la frequenza centrale della banda (per esempio, da fp1 a fp2) di un circuito di rilevazione dei fronti di inviluppo 20 può essere tarabile e/o regolabile al fine di essere adattabile a differenti bit rate (frequenze) del segnale VOOK. Per esempio, al fine di spostare la frequenza centrale della banda per adattarsi a un nuovo bit rate BRnew del segnale VOOK, la grandezza della corrente di polarizzazione Ibias può essere aumentata (per esempio, moltiplicata) per un certo fattore k e la capacità del condensatore C può essere diminuita (per esempio, divisa) per lo stesso fattore k, in cui il fattore k può essere calcolato secondo la seguente <equazione:>

Per esempio, in una o più forme di attuazione la sorgente di polarizzazione G1 può comprendere una pluralità di transistori accoppiati in parallelo (non visibili nelle figure qui annesse) e attivabili in insiemi differenti così da facilitare una “modulazione” della grandezza della corrente di polarizzazione Ibias. In aggiunta o in alternativa, in una o più forme di attuazione, il condensatore C può comprendere un banco di condensatori commutabili così da facilitare la modulazione della grandezza della capacità.

In una o più forme di attuazione, un certo rumore di uscita efficace (RMS, “Root-Mean-Square”) vRMS,out può essere definito ai terminali di uscita 208, 210, per esempio a causa del rumore termico del transistore M1 e della sorgente di polarizzazione G1.

Così, un rumore equivalente vRMS,eq,in ai terminali di ingresso 204, 206 del circuito 20 (cioè, un rumore di uscita RMS riferito all’ingresso) può essere calcolato <secondo la seguente equazione:>

in cui GRECT può essere calcolato secondo l’equazione 6 presentata precedentemente.

Come risultato del fatto che il rapporto segnale/rumore SNRin è definito secondo l’equazione 11 qui <di seguito:>

l’ampiezza di picco minima rilevabile ARF,in (cioè, la sensibilità) può essere calcolata secondo la seguente <equazione: >

Perciò, in una o più forme di attuazione, un transistore MOS M1, polarizzato attraverso una sorgente di polarizzazione G1, può essere configurato per ricevere un segnale di ingresso vRF al suo terminale di source e per propagare un segnale amplificato al suo terminale di drain, con il segnale propagato che è indicativo di variazioni a bassa frequenza del segnale di ingresso vRF (cioè, indicativo dell’inviluppo del segnale vRF).

In una o più forme di attuazione, il segnale fornito al terminale di drain del transistore M1 può essere propagato al terminale di gate del transistore M3 (eventualmente dopo un’amplificazione attraverso un ulteriore transistore M2 in cascode a M1), che è polarizzato attraverso una sorgente di polarizzazione G3 ed è configurato in una topologia a drain comune per fornire al terminale di uscita 208 un segnale di uscita vout indicativo dell’inviluppo del segnale vRF.

In una o più forme di attuazione come esemplificate in una qualsiasi delle figure da 3 a 8, la rete di retroazione negativa R, C tra il terminale di uscita 208 e il gate del transistore M1 può facilitare un’impostazione corretta del punto operativo in DC del transistore M1 (possibilmente in cascode con il transistore M2) e un’auto-polarizzazione del circuito.

Alle alte frequenze (per esempio, radiofrequenza), l’anello di retroazione tra il terminale di uscita 208 e il gate del transistore M1 può essere chiuso.

In una o più forme di attuazione come esemplificate in una qualsiasi delle figure da 3 a 8, il circuito di rilevazione dei fronti di inviluppo 20 può avere un comportamento passa-banda, che può facilitare una riduzione del rumore nel segnale di uscita vout e un accoppiamento in AC a stadi successivi.

Una o più forme di attuazione forniscono vantaggiosamente la possibilità di adattare (per esempio, programmare e/o tarare) il comportamento in frequenza di un circuito di rilevazione dei fronti di inviluppo 20 a differenti bit rate di un segnale digitale VOOK, per esempio variando la grandezza di Ibias e di C.

Una o più forme di attuazione possono anche fornire un funzionamento robusto rispetto alle variazioni di PVT.

Perciò, una o più forme di attuazione possono fornire un circuito 20 per rilevare i fronti dell’inviluppo di un segnale analogico con modulazione ASK (per esempio, con modulazione OOK), che può essere usato vantaggiosamente, per esempio, in un blocco di ingresso di una radio Wake-Up a nano-Watt always-ON, per esempio per una comunicazione a corto raggio.

Per il resto, si apprezzerà che tale esempio di un contesto di uso di una o più forme di attuazione non limita l’ambito di protezione. Una o più forme di attuazione possono essere applicate al livello fisico di un qualsiasi sistema di comunicazione a radiofrequenza a potenza ultrabassa basato sulla rilevazione dei fronti.

Come qui esemplificato, un circuito (per es., 20) può comprendere:

- un nodo di ingresso (per es., 204) configurato per ricevere un segnale analogico di ingresso (per es., vRF) risultante da una modulazione di ampiezza di una portante a radiofrequenza con un segnale digitale (per es., VOOK),

- un nodo di uscita (per es., 208) configurato per fornire un segnale di uscita (per es., vout) indicativo dei fronti di salita e di discesa di un inviluppo del segnale analogico di ingresso ricevuto, detti fronti di salita e di discesa essendo indicativi dei fronti di salita e di discesa di detto segnale digitale, e

- un primo percorso di corrente tra un nodo di alimentazione (per es., Vdd) e il nodo di ingresso, il primo percorso di corrente comprendendo almeno un primo transistore (per es., M1) avente il percorso di corrente attraverso di esso accoppiato tra il nodo di ingresso e una prima sorgente di polarizzazione (per es., G1, Ibias), la prima sorgente di polarizzazione accoppiata tra l’almeno un primo transistore (per es., direttamente come rappresentato come esempio nelle figure da 3 a 5, o attraverso un terzo transistore M2 come rappresentato come esempio nelle figure da 6 a 8) e il nodo di alimentazione.

Si noterà che un percorso di corrente attraverso un transistore può essere, per esempio, un percorso di corrente drain-source (per esempio, nel caso di transistori MOS) o un percorso di corrente emettitore-collettore (per esempio, nel caso di transistori BJT).

Come qui esemplificato, il nodo di uscita può essere accoppiato a un nodo nel primo percorso di corrente intermedio tra l’almeno un primo transistore e la prima sorgente di polarizzazione (per es., direttamente come rappresentato nella figura 3, oppure attraverso un secondo transistore M3 come rappresentato nelle figure da 4 a 8), e un terminale di controllo dell’almeno un primo transistore può essere accoppiato al nodo di uscita attraverso una rete di retroazione (per es., R, C).

Come qui esemplificato, un circuito può comprendere un secondo percorso di corrente tra il nodo di alimentazione e un nodo di riferimento (per es., GND), il secondo percorso di corrente comprendendo un secondo transistore (per es., M3) avente il percorso di corrente attraverso di esso accoppiato tra il nodo di alimentazione e il nodo di uscita e una seconda sorgente di polarizzazione (per es., G3) accoppiata tra il nodo di uscita (per esempio, direttamente come esemplificato nelle figure da 4 a 7, oppure attraverso una giunzione p-n D3 come esemplificato nella figura 8) e il nodo di riferimento.

Come qui esemplificato, un terminale di controllo del secondo transistore può essere accoppiato a detto nodo nel primo percorso di corrente intermedio tra l’almeno un primo transistore e la prima sorgente di polarizzazione, e il nodo di uscita può essere accoppiato a un nodo nel secondo percorso di corrente intermedio tra il secondo transistore e la seconda sorgente di polarizzazione.

Come qui esemplificato, un circuito può comprendere: - un terzo transistore (per es., M2) nel primo percorso di corrente, il terzo transistore avendo il percorso di corrente attraverso di esso accoppiato tra l’almeno un primo transistore e la prima sorgente di polarizzazione (per esempio, in una disposizione a cascode con l’almeno un primo transistore), in cui detto nodo nel primo percorso di corrente intermedio tra l’almeno un primo transistore e la prima sorgente di polarizzazione è situato intermedio tra il terzo transistore e la prima sorgente di polarizzazione; e

- una terza sorgente di polarizzazione (per es., Vb; G2, D1, D2) del terzo transistore accoppiata a un terminale di controllo (per esempio, 212) del terzo transistore.

Come qui esemplificato, un terminale di controllo del secondo transistore può essere accoppiato a detto nodo nel primo percorso di corrente intermedio tra il terzo transistore e la prima sorgente di polarizzazione, e il nodo di uscita può essere accoppiato a un nodo nel secondo percorso di corrente intermedio tra il secondo transistore e la seconda sorgente di polarizzazione.

Come qui esemplificato, la rete di retroazione può comprendere una rete passa-basso o una rete passa-banda accoppiata tra il nodo di uscita e il terminale di controllo dell’almeno un primo transistore.

Come qui esemplificato, la prima sorgente di polarizzazione e/o la seconda sorgente di polarizzazione e/o la terza sorgente di polarizzazione possono comprendere generatori di corrente e/o resistori.

Come qui esemplificato, un circuito può comprendere una giunzione p-n (per es., D3) nel secondo percorso di corrente, la giunzione p-n accoppiata tra il nodo di uscita e la seconda sorgente di polarizzazione e conduttiva dal nodo di uscita verso la seconda sorgente di polarizzazione, e la rete di retroazione può essere accoppiata tra la giunzione p-n e il terminale di controllo dell’almeno un primo transistore.

Come qui esemplificato, le giunzioni p-n possono comprendere diodi e/o transistori connessi a diodo.

Come qui esemplificato, i transistori possono essere transistori metallo-ossido-semiconduttore (MOS) con rispettivi terminali di controllo che sono terminali di gate, e almeno l’almeno un primo transistore può essere configurato per funzionare in regime di sotto-soglia.

Come qui esemplificato, la rete di retroazione può comprendere un componente capacitivo (per es., C) e/o un componente resistivo (per es., R). Il valore di una corrente (per es., Ibias) fornita dalla prima sorgente di polarizzazione, e/o il valore del componente capacitivo e/o il valore del componente resistivo possono essere regolabili in funzione di un bit rate di detto segnale digitale. Per esempio, tale valore può essere regolato (tali valori possono essere regolati) in modo da fornire una risposta passa-basso o passa-banda della rete di retroazione centrata intorno al bit rate (per es., alla frequenza) di detto segnale digitale.

Come qui esemplificato, un dispositivo elettronico può comprendere:

- un circuito secondo una o più forme di attuazione, e - un’antenna a radiofrequenza accoppiata al nodo di ingresso del circuito per ricevere un segnale analogico di ingresso risultante da una modulazione di ampiezza di una portante a radiofrequenza con un segnale digitale.

Come qui esemplificato, un dispositivo elettronico può comprendere una rete di adattamento di impedenza (per es., 22) accoppiata tra l’antenna a radiofrequenza e il nodo di ingresso del circuito.

Come qui esemplificato, un procedimento per fare funzionare un circuito secondo una o più forme di attuazione o un dispositivo elettronico secondo una o più forme di attuazione può comprendere:

- ricevere a un nodo di ingresso di detto circuito un segnale analogico di ingresso risultante da una modulazione di ampiezza di una portante a radiofrequenza con un segnale digitale,

- fare funzionare almeno detto almeno un primo transistore nel circuito in regime di sotto-soglia, e

- rilevare in detto nodo di uscita del circuito un segnale di uscita indicativo dei fronti di salita e di discesa dell’inviluppo del segnale analogico di ingresso ricevuto.

Come qui esemplificato, un procedimento può comprendere selezionare un valore di una corrente fornita da detta prima sorgente di polarizzazione nel circuito e il valore di detto componente capacitivo nel circuito in funzione di un bit rate di detto segnale digitale, preferibilmente aumentando il valore di detta corrente e diminuendo il valore di detto componente capacitivo in funzione di detto bit rate di detto segnale digitale. Per esempio, il valore di detta corrente può essere aumentato e il valore di detto componente capacitivo può essere diminuito in modo proporzionale a detto bit rate di detto segnale digitale.

Fermi restando i principi di fondo, i dettagli e le forme di attuazione possono variare, anche in modo apprezzabile, rispetto a quanto è stato descritto, puramente a titolo di esempio, senza uscire dall’ambito di protezione.

L’ambito di protezione è definito dalle rivendicazioni annesse.

Claims

RIVENDICAZIONI 1. Circuito (20), comprendente: - un nodo di ingresso (204) configurato per ricevere un segnale analogico di ingresso (vRF) risultante da una modulazione di ampiezza di una portante a radiofrequenza con un segnale digitale (VOOK), - un nodo di uscita (208) configurato per fornire un segnale di uscita (vout) indicativo di fronti di salita e di discesa di un inviluppo di detto segnale analogico di ingresso (vRF) ricevuto, detti fronti di salita e di discesa essendo indicativi dei fronti di salita e di discesa di detto segnale digitale (VOOK), e - un primo percorso di corrente tra un nodo di alimentazione (Vdd) e il nodo di ingresso (204), il primo percorso di corrente comprendendo almeno un primo transistore (M1) avente il percorso di corrente attraverso di esso accoppiato tra il nodo di ingresso (204) e una prima sorgente di polarizzazione (G1, Ibias), la prima sorgente di polarizzazione (G1, Ibias) accoppiata tra l’almeno un primo transistore (M1) e il nodo di alimentazione (Vdd), in cui: - il nodo di uscita (208) è accoppiato a un nodo nel primo percorso di corrente intermedio tra l’almeno un primo transistore (M1) e la prima sorgente di polarizzazione (G1), e - un terminale di controllo dell’almeno un primo transistore (M1) è accoppiato al nodo di uscita (208) attraverso una rete di retroazione (R, C).
2. Circuito (20) secondo la rivendicazione 1, comprendente un secondo percorso di corrente tra il nodo di alimentazione (Vdd) e un nodo di riferimento (GND), il secondo percorso di corrente comprendendo un secondo transistore (M3) avente il percorso di corrente attraverso di esso accoppiato tra il nodo di alimentazione (Vdd) e il nodo di uscita (208) e una seconda sorgente di polarizzazione (G3) accoppiata tra il nodo di uscita (208) e il nodo di riferimento (GND), in cui: - un terminale di controllo del secondo transistore (M3) è accoppiato a detto nodo nel primo percorso di corrente intermedio tra l’almeno un primo transistore (M1) e la prima sorgente di polarizzazione (G1), e - il nodo di uscita (208) è accoppiato a un nodo nel secondo percorso di corrente intermedio tra il secondo transistore (M3) e la seconda sorgente di polarizzazione (G3).
3. Circuito (20) secondo la rivendicazione 1 o la rivendicazione 2, comprendente: - un terzo transistore (M2) nel primo percorso di corrente, il terzo transistore (M2) avendo il percorso di corrente attraverso di esso accoppiato tra l’almeno un primo transistore (M1) e la prima sorgente di polarizzazione (G1), in cui detto nodo nel primo percorso di corrente intermedio tra l’almeno un primo transistore (M1) e la prima sorgente di polarizzazione (G1) è situato intermedio tra il terzo transistore (M2) e la prima sorgente di polarizzazione (G1); e - una terza sorgente di polarizzazione (Vb; G2, D1, D2) del terzo transistore (M2) accoppiata a un terminale di controllo (212) del terzo transistore (M2).
4. Circuito (20) secondo la rivendicazione 2 e la rivendicazione 3, in cui un terminale di controllo del secondo transistore (M3) è accoppiato a detto nodo nel primo percorso di corrente intermedio tra il terzo transistore (M2) e la prima sorgente di polarizzazione (G1), e il nodo di uscita (208) è accoppiato a un nodo nel secondo percorso di corrente intermedio tra il secondo transistore (M3) e la seconda sorgente di polarizzazione (G3).
5. Circuito (20) secondo una qualsiasi delle rivendicazioni precedenti, in cui la rete di retroazione (R, C) comprende una rete passa-basso accoppiata tra il nodo di uscita (208) e il terminale di controllo dell’almeno un primo transistore (M1).
6. Circuito (20) secondo una qualsiasi delle rivendicazioni precedenti, in cui la prima sorgente di polarizzazione (G1) e/o la seconda sorgente di polarizzazione (G3) e/o la terza sorgente di polarizzazione (G2, D1, D2) comprendono generatori di corrente e/o resistori.
7. Circuito secondo la rivendicazione 2 in combinazione con una qualsiasi delle rivendicazioni da 3 a 6, comprendente una giunzione p-n (D3) nel secondo percorso di corrente, la giunzione p-n (D3) accoppiata tra il nodo di uscita (208) e la seconda sorgente di polarizzazione (G3) e conduttiva dal nodo di uscita (208) verso la seconda sorgente di polarizzazione (G3), in cui la rete di retroazione (R, C) è accoppiata tra la giunzione p-n (D3) e il terminale di controllo dell’almeno un primo transistore (M1).
8. Circuito secondo la rivendicazione 7, in cui la giunzione p-n (D3) comprende un diodo o un transistore connesso a diodo.
9. Circuito secondo una qualsiasi delle rivendicazioni precedenti, in cui detti transistori (M1, M2, M3) sono transistori metallo-ossido-semiconduttore, MOS, e i rispettivi terminali di controllo sono terminali di gate, e in cui almeno l’almeno un primo transistore (M1) è configurato per funzionare in regime di sotto-soglia.
10. Circuito secondo una qualsiasi delle rivendicazioni precedenti, in cui la rete di retroazione (R, C) comprende un componente capacitivo (C), e in cui il valore di una corrente (Ibias) fornita dalla prima sorgente di polarizzazione (G1) e il valore del componente capacitivo (C) sono regolabili in funzione di un bit rate di detto segnale digitale (VOOK).
11. Dispositivo elettronico comprendente: - un circuito (20) secondo una qualsiasi delle rivendicazioni precedenti, e - un’antenna a radiofrequenza accoppiata a detto nodo di ingresso (204) del circuito (20) per ricevere detto segnale analogico di ingresso (vRF) risultante da una modulazione di ampiezza di una portante a radiofrequenza con un segnale digitale (VOOK).
12. Dispositivo elettronico secondo la rivendicazione 11, comprendente una rete di adattamento di impedenza (22) accoppiata tra l’antenna a radiofrequenza e il nodo di ingresso (204) del circuito (20).
13. Procedimento per fare funzionare un circuito secondo una qualsiasi delle rivendicazioni da 1 a 10 o un dispositivo elettronico secondo la rivendicazione 11 o la rivendicazione 12, il procedimento comprendendo ricevere a detto nodo di ingresso (204) un segnale analogico di ingresso (vRF) risultante da una modulazione di ampiezza di una portante a radiofrequenza con un segnale digitale (VOOK), fare funzionare almeno l’almeno un primo transistore (M1) in regime di sotto-soglia, e leggere a detto nodo di uscita (208) detto segnale di uscita (vout) indicativo di fronti di salita e di discesa dell’inviluppo di detto segnale analogico di ingresso (vRF) ricevuto.
14. Procedimento secondo la rivendicazione 13 per fare funzionare un circuito secondo la rivendicazione 10, il procedimento comprendendo selezionare detto valore di una corrente (Ibias) fornita da detta prima sorgente di polarizzazione (G1) e detto valore di detto componente capacitivo (C) in funzione di un bit rate di detto segnale digitale (VOOK), preferibilmente aumentando il valore di detta corrente (Ibias) e diminuendo il valore di detto componente capacitivo (C) in funzione di detto bit rate di detto segnale digitale (VOOK).