CN116074169A - 电路、电子设备以及操作电子设备的方法 - Google Patents

电路、电子设备以及操作电子设备的方法 Download PDF

Info

Publication number
CN116074169A
CN116074169A CN202310058266.0A CN202310058266A CN116074169A CN 116074169 A CN116074169 A CN 116074169A CN 202310058266 A CN202310058266 A CN 202310058266A CN 116074169 A CN116074169 A CN 116074169A
Authority
CN
China
Prior art keywords
transistor
node
coupled
current path
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310058266.0A
Other languages
English (en)
Inventor
L·M·埃尔加尼
F·伦齐尼
L·佩里利
E·弗兰基·斯卡尔赛利
A·纽迪
R·卡内加罗
G·里科蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN116074169A publication Critical patent/CN116074169A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00—Demodulation of amplitude-modulated oscillations
    • H03D1/08—Demodulation of amplitude-modulated oscillations by means of non-linear two-pole elements
    • H03D1/10—Demodulation of amplitude-modulated oscillations by means of non-linear two-pole elements of diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00—Demodulation of amplitude-modulated oscillations
    • H03D1/14—Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles
    • H03D1/18—Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles of semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H03F3/1935—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices with junction-FET devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0043—Bias and operating point
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Burglar Alarm Systems (AREA)

Abstract

本公开涉及电路、电子设备以及操作电子设备的方法。在一个示例中，电路包括第一节点以接收模拟信号，模拟信号是针对数字信号的振幅调制射频信号。输出节点被配置为提供指示模拟信号的包络的上升边沿和下降边沿的输出信号。该上升边沿和下降边沿指示数字信号的上升边沿和下降边沿。第一电流路径被部署在电源节点和第一节点之间。第一电流路径包括耦合在第一节点和第一偏置源之间的第一晶体管。第一偏置源耦合在第一晶体管和电源节点之间。输出节点耦合到第一电流路径中的在晶体管和第一偏置源之间的第一中间节点。第一晶体管的控制端子经由反馈网络耦合到输出节点。

Description

电路、电子设备以及操作电子设备的方法
相关申请的交叉引用
本申请是中国国家申请号为201911219383.0、申请日为2019年12月3日、发明名称为“电路、电子设备以及操作电子设备的方法”的发明专利申请的分案申请。
本申请要求于2018年12月4日提交的第102018000010793号意大利专利申请的优先权，由此上述申请通过引用并入本文。
技术领域
本发明总体上涉及检测电路，并且，在特定的实施例中，涉及检测电路、对应的设备以及方法。
背景技术
模拟信号的包络检测是众所周知的技术，该技术可以用于从射频(RF)调制的模拟信号重建数字信息(例如，比特序列)。
例如，开关键控(OOK)是幅移键控(ASK)调制的一种简单形式，开关键控(OOK)可以以模拟信号中载波的存在或不存在来表示数字数据。在开关键控调制的最简单的形式中，载波存在达一定的持续时间表示二进制一，而载波不存在达相同的持续时间表示二进制零。在其他情况下，某些更复杂的方案可以传达附加的信息，例如改变这些持续时间。
例如，图1是表示二进制值(比特)的特定序列的数字信号VOOK(t)的示例，其中信号VOOK(t)的低逻辑值(例如，0V)指示二进制零，并且信号VOOK(t)的高逻辑值(例如，电源电压Vdd)指示二进制一。将理解，图1所示的二进制序列0100111010…纯粹是数字信号随时间的可能行为的示例。
将开关键控调制应用于信号VOOK(t)可以产生如图1所举例说明的射频调制信号vRF(t)，其中，信号VOOK(t)和vRF(t)之间可能的关系由以下等式举例说明：
vRF(t)＝VOOK(t)·cos(ωt)    (1)
根据上面的等式(1)，RF调制信号vRF(t)的峰值振幅——当存在时——可以等于信号VOOK(t)的高逻辑值的电压电平，例如电源电压Vdd。
通常，从信号VOOK(t)生成信号vRF(t)的调制电路还可以包含增益因子，以使RF调制信号vRF(t)可以具有与信号VOOK(t)的振幅不同的峰值振幅——在整个本说明书中被称为ARF,in。因此，如图1所示，信号vRF(t)的峰值至峰值振幅将等于2*ARF,in。
向信号vRF(t)应用包络检测可以生成如图1所举例说明的包络信号vout(t)，包络信号vout(t)指示由数字信号VOOK(t)传达的信息。
因此，可以在(例如，在无线传感器节点中所使用的类型的)接收器电路中使用包络检测，用于解调振幅调制的接收信号(诸如图1所举例说明的信号vRF(t))。
当考虑低功率应用时，例如在OOK调制信号的上下文中，在本领域中已知各种电路拓扑来实现信号的包络检测。
例如，以下文档是现有技术的示例：
P.Wang等人，“A Near-Zero-Power Wake-Up Receiver Achieving-69-dBmSensitivity”,IEEE Journal of Solid-State Circuits 2018,vol.53,no.6,June 2018,pp.1640-1652；
N.Roberts等人，“A 98nW Wake-Up Radio for Wireless Body Area Networks”,2012IEEE Radio Frequency Integrated Circuits Symposium,June 2012,pp.373-376；
Y.Wang等人，“A Novel Envelope Edge Detector for Ultra-low Power SensorWake-Up Circuit”,Proceedings of the 2013IEEE International Symposium on LowPower Electronics and Design(ISLPED),September 2013,pp.371-376；以及
P.Wang等人，“A 400MHz 4.5nW-63.8dBm Sensitivity Wake-up ReceiverEmploying an Active Pseudo-Balun Envelope Detector”,ESSCIRC 2017-43rd IEEEEuropean Solid State Circuits Conference,Leuven,2017,pp.35-38。
发明内容
尽管此领域中存在大量的活动，但进一步改进的解决方案是期望的。
例如，用于检测RF调制信号的包络的解决方案是期望的，特别是用于检测RF调制信号的包络的边沿，优选是上升边沿和下降边沿两者。检测包络的边沿可以便于包络检测电路的带通操作，因此，这可以导致噪声带宽的截断并且因此导致积分噪声的截断。
可以提供包络检测电路的解决方案是期望的，该包络检测电路包括输入级，该输入级包括共栅电路拓扑。与依靠于共源输入级的解决方案相比，共栅输入级可以(例如由于较低的输入电容)便于在较高的RF频率处的操作。
可以不涉及复杂的偏置电路布置的解决方案是期望的，例如，提供包括自偏置电路网络的包络检测电路。
可以便于到后续级的AC耦合的解决方案是期望的。在这样的解决方案可以不需要对可能的PVT变化具有鲁棒性的共同DC操作点的程度上(该PVT变化可以扰乱理论的DC操作点)，具有级之间的AC耦合的解决方案可以是期望的。
此外，可以不涉及复杂的校准程序的并且可以(例如相对于可能的PVT变化)是鲁棒性的解决方案是期望的。
此外，可以适于解调承载不同比特率处的数字信息的模拟信号的解决方案是期望的，例如提供包络检测电路的某种“比特率可编程性”。
具体地，可以用标准互补金属氧化物半导体(CMOS)过程实现的解决方案是期望的。
一个或多个实施例有助于提供这样的改进的解决方案。
根据一个或多个实施例，这些通过具有所附权利要求中所阐述的特征的(集成)电路实现。
一个或多个实施例可以涉及对应的设备。包括包络检测电路以及耦合到该包络检测电路的RF天线的设备可以是这样的设备的示例。
一个或多个实施例可以涉及操作这样的电路和/或设备的对应方法。
权利要求是本文中关于实施例提供的技术教导的组成部分。
一个或多个实施例可以涉及包括输入级和负反馈网络的电路，输入级包括操作在亚阈值状况中的共栅电路拓扑，负反馈网络包括用于自偏置的低通滤波器，例如，用于设置电路的DC操作点。
一个或多个实施例可以包括在反馈网络中的源极跟随器，以提供指示接收的模拟信号的包络的边沿的输出信号。
一个或多个实施例可在共栅输入级和反馈网络中的源极跟随器之间包括电容器，例如以调谐包络检测电路的滤波性质。
在一个或多个实施例中，输入级可以包括共源共栅的共栅电路布置。
(例如，用于短距离通信的)常开的纳瓦唤醒无线电装置表示可能的应用，在该应用中可以理解一个或多个实施例的优点。
附图说明
现在将参照附图仅通过示例的方式描述一个或多个实施例，其中：
图1已经在上文中描述；
图2是一个或多个实施例的示例性电路框图；
图3至图8是实施例的实施细节的示例性电路图；
图9是一个或多个实施例的可能的频率响应的示例；以及
图10是实施例中信号的可能的时间行为的示例。
具体实施方式
在随后的说明中，说明了一个或多个具体细节，旨在提供对本说明的实施例的示例的深入理解。可以在没有具体细节中的一个或多个具体细节的情况下，或者利用其他方法、组件、材料等，获得实施例。在其他情况下，未详细说明或描述已知的结构、材料或操作，从而不会模糊实施例的某些方面。
在本说明的框架中对“实施例”或“一个实施例”的引用旨在指示关于实施例描述的特定的配置、结构或特性被包括在至少一个实施例中。因此，可以在本说明书的一处或多处出现的诸如“在实施例中”或“在一个实施例中”之类的短语不一定指同一个实施例。此外，在一个或多个实施例中，可以以任何适当的方式组合特定的构造、结构或特性。
本文中使用的引用仅是为了方便而提供的，因此不限定实施例的保护程度或范围。
本说明涉及检测电路。一个或多个实施例可以应用于低功率电路，例如集成的超低功率电路。一个或多个实施例可以应用于包络检测电路，例如用于在超低功率传感器的唤醒电路中使用。例如，一个或多个实施例可以应用于无线传感器网络(WSN)的无线传感器节点中，例如用于提供传感器节点的增加的电池寿命。
发明人已经观察到上面所描述的现有方法具有几个缺点。
例如，P.Wang等人提出的两种解决方案(2017年和2018年)都需要复杂的电路布置，以正确地设置DC操作点，尽管存在可以扰乱理论DC操作点的可能的过程、电压和温度(PVT)变化以及不同晶体管之间的随机失配。
N.Roberts等人提出的解决方案基于差分电路架构，该架构可能受到(诸如差分电路的两个分支中的对应晶体管之间的随机失配的)可能的失配和/或不对称问题的不利影响。
Y.Wang等人提出的解决方案需要复杂的校准，并且仅检测输入数字信号中的下降边沿。
通过对示例性实施例的详细描述的一般介绍的方式，首先可以参照图2。
图2是接收器电路2的示例性电路框图，接收器电路2被配置用于接收输入RF调制信号vRF(例如OOK调制信号，其具有例如868MHz的载频)，并且生成指示接收信号vRF的包络的输出信号vout。
将注意到，仅为了简洁起见，例如在名称vRF(t)和vout(t)中，已经拿掉了信号的时间依赖性的明确指示。
具体地，接收器电路2可以包括用于接收输入RF调制信号vRF的一对输入端子200、202(即，输入端口)，其中(负)输入端子202可能耦合至参考电压端子，本文中该参考电压端子以地GND举例说明。例如，RF天线(在附图中不可见)可以耦合在端子200和202之间。
接收器电路2可以包括包络检测电路块20(例如，集成电路IC)，包络检测电路块20具有相应的一对输入端子204、206(即，相应的输入端口)以及一对输出端子208、210(即，输出端口)，端子204、206被配置为耦合到端子200、202，以用于感测接收信号vRF，端子208、210用于提供指示信号vRF的包络的输出信号vout。例如为了提供端子210到地GND的耦合，(负)输入端子206可以直接耦合到(负)输出端子210。
在一个或多个实施例中，包络检测电路块20可以包括单个负端子206/210，例如以集成电路20的单个GND引脚/焊盘的形式。
可选地，例如为了提供接收器电路2与耦合至接收器电路2的RF天线的阻抗匹配，接收器电路2可以包括匹配网络电路块22，匹配网络电路块22耦合在接收器电路2的输入端口200、202与包络检测电路块20的输入端口204、206之间。
如图2所举例说明的匹配网络电路块22可以包括芯片外组件(即，集成电路20外部的组件)，诸如耦合在端子200和204之间的电容器以及耦合在端子204和206之间的电感器。例如为了提供端子206到地GND的耦合，端子202可以直接耦合到端子206。通常，阻抗匹配网络在本领域中是已知的，因此本文中将不提供更详细的描述。
因此，在匹配网络电路块22的输出端口204、206处提供的信号vRF,d可以基本上类似于在输入端口200、202处接收的信号vRF，并且在本说明的上下文中，两个名称vRF,d和vRF可以等同地使用。
注意到，P.Wang等人的两篇文档(2017年和2018年，已引用)都公开了唤醒接收器(WuRX)的设计，该唤醒接收器包括芯片外(即外部)阻抗转换网络以及有源包络检测器电路。
类似地，N.Roberts等人(已引用)公开了使用两个芯片外组件(电感器和电容器)的CMOS低功率唤醒无线电装置。
P.Wang等人和N.Roberts等人公开的设备适于解调具有OOK调制的信号，包括工作在亚阈值状况的金属氧化物半导体(MOS)场效应晶体管(FET)，并且包含外部匹配网络。在这样的设备中，包络提取过程利用了MOSFET的指数亚阈值特性，其中二阶非线性可以在基带处导致电流的依赖于包络的部分，例如，具有与数字信号VOOK的频率类似的频率。
P.Wang等人(2018年)和N.Roberts等人公开的设备两者都检测输入信号vRF的包络，并且特征在于输入级处的共源拓扑。不利地，这样的设备采用动态阈值MOS晶体管(DTMOS)，动态阈值MOS晶体管(DTMOS)不是以标准CMOS制造过程实现的。
此外，P.Wang等人的两篇文档(2017年和2018年)都提出了一种复杂的结构，以用于提供包络检测器电路的偏置。
N.Roberts等人提出了差分包络检测器电路，该电路的缺点是需要几个步骤来减小两个分支中的对应晶体管之间的失配的影响，包括在高偏移的情况下独立地偏置两个分支。
P.Wang等人(2017年)提出了依靠于电流重用的伪差分共栅结构，该结构需要复杂的结构以允许设置正确的DC操作点，尽管存在可能的扰乱标称操作点的PVT变化。
还注意到，Y.Wang等人(已引用)公开了用于通过检测相应包络信号的下降边沿来从接收的RF信号提取数字比特的电路。Y.Wang等人公开的设备还适于解调具有OOK调制的信号，包括工作在亚阈值状况的MOS场效应晶体管，并且包含外部匹配网络。这样的设备的操作基于MOSFET的漏电流与参考电流之间的比较。但是，发明人已经注意到，Y.Wang等人公开的电路需要复杂的校准，并且仅检测接收的信号vRF的包络的下降边沿。
此外，上面所讨论的布置均未提供使包络检测电路适于数字信号VOOK的不同比特率的可能性，例如，在信号VOOK的比特率高于包络检测电路的截止频率的情况下。
为了提供改进的包络检测，本说明的各种实施例涉及如图3至图8所举例说明的包络边沿检测电路20。
在本文所附的所有附图中，相似的部分或元件用相似的附图标记/数字指示，并且为了简洁起见将不再重复对应的描述。
图3是包络边沿检测电路20的可能的实现细节的示例性电路图。
如之前所描述的，包络边沿检测电路20可以包括用于接收RF调制信号vRF的输入端口204、206以及用于提供输出信号vout的输出端口208、210，输出信号vout指示接收的信号vRF的包络，特别是指示所述包络的边沿。
(负)端子206和210可以(直接)耦合以提供共同参考或地GND。在一个或多个实施例中，例如在电路20包括集成电路的情况下，可以提供单个地引脚/焊盘来代替端子206、210，单个地引脚/焊盘向输入和输出信号两者提供电压参考。
如图3所举例说明的，电路20可以被配置为提供在电源轨Vdd(例如，在1.2V处)和参考端子GND之间的第一电流路径(G1、M1)，第一电流路径包括输入端子204和206。
第一电流路径可包括串联耦合到第一偏置源G1(例如，电流生成器，其架构本身是已知的)的第一晶体管M1(例如，MOS晶体管)，第一偏置源G1提供用于偏置晶体管M1的电流Ibias。例如，偏置源G1可以耦合在电源轨Vdd和MOS晶体管M1的漏极端子之间，并且MOS晶体管M1的源极端子可以耦合到输入端子204，以接收输入RF调制信号vRF，从而提供电路20的共栅输入级。
将注意到，尽管在图3(以及图4至图8)中不可见，但是可以在电路20外部、在端子204和206之间提供电流路径。实际上，耦合在包络边沿检测电路20的输入端口204、206处的外部电路(例如，可能利用匹配网络电路块22而耦合在端子200和202之间的RF天线)可以被模拟为耦合在端子204和206之间的等效RF电压源，因此电流(例如，偏置电流Ibias)可以流过端子204。
在图3所举例说明的一个或多个实施例中，输出端子208可以耦合到第一电流路径中的在第一晶体管M1和第一偏置源G1中间的节点，并且可以在输出端子208和晶体管M1的控制端子(例如，栅极端子)之间提供反馈网络。例如，反馈网络可以包括RC网络，RC网络包括耦合在输出端子208和晶体管M1的栅极之间的电阻器R、以及耦合在晶体管M1的栅极和地GND之间的电容器C。
此外，在如图4所举例说明的一个或多个实施例中，包络边沿检测电路20可以被配置为提供在电源轨Vdd和参考端子GND之间的第二电流路径(M3、G3)，第二电流路径包括输出端子208。
具体地，第二电流路径可以包括串联耦合到第二偏置源G3的第二晶体管M3(例如，MOS晶体管)，其中偏置源G3偏置晶体管M3。例如，晶体管M3的电流路径可以耦合在电源轨Vdd(例如，在MOS晶体管M3的漏极处)和输出端子208(例如，在MOS晶体管M3的源极处)之间，并且偏置源G3可以耦合在输出端子208和参考端子GND之间。
如图4所举例说明的，晶体管M3的控制端子(例如，在MOS晶体管的情况下为栅极端子)可以(直接)耦合到第一电流路径中的在第一晶体管M1和第一偏置源G1中间的节点(例如，晶体管M1的漏极端子)，并且输出端子208可以耦合到第二电流路径中的在第二晶体管M3和第二偏置源G3中间的节点。
附加地或替代地，在如图5所举例说明的一个或多个实施例中，包络边沿检测电路20可以包括耦合在晶体管M3的控制端子与参考端子GND之间的第二电容器CO，其中第二电容器CO提供调谐和/或调整电路20的传递函数的可能性，例如，其中所述传递函数中的一个或多个极点(例如，第二极点)的频率依赖于所述第二电容器CO的电容值。
附加地或替代地，在如图6所举例说明的一个或多个实施例中，通过用两个晶体管M1和M2的共源共栅的共栅布置代替晶体管M1，包络边沿检测电路20可以提供共栅输入级的增加的增益。
附加的晶体管M2可以耦合在晶体管M1和偏置源G1之间，例如其中晶体管M2的源极端子(直接)耦合到晶体管M1的漏极端子，并且晶体管M2的漏极端子耦合到输出端子208(在不包括第二晶体管M3的实施例中)或耦合到M3的栅极端子(在包括第二晶体管M3的实施例中)，以向其提供放大的信号。
如图6所举例说明的，可以通过将相应的控制端子212(例如，栅极端子)耦合到DC偏置电压Vb，来偏置晶体管M2，DC偏置电压Vb可以通过各种不同的电路布置来生成。
例如，在如图7所举例说明的一个或多个实施例中，晶体管M2的控制端子212可以耦合到第三电流路径(G2、D2、D1)的中间节点，第三电流路径在电源轨Vdd和参考端子GND之间。
特别地，第三电流路径可以包括第三偏置源G2和一组pn结(例如，两个二极管D1、D2)，第三偏置源G2耦合在电源轨Vdd和晶体管M2的控制端子之间，该组pn结串联耦合在晶体管M2的控制端子和参考端子GND之间，其中pn结D1、D2从晶体管M2的控制端子向参考端子GND导通。
附加地或替代地，在如图8所举例说明的一个或多个实施例中，另外的pn结D3可以耦合在晶体管M3的源极端子与第二偏置源G3之间。因此，pn结D3可以在晶体管M3的源极端子处提供电压移位，以便便于正确偏置电路20的输入级的输出节点，即，(例如，在图4和图5所举例说明的单个晶体管的输入级的情况下)晶体管M1的漏极或(例如，在图6、图7和图8所举例说明的共源共栅布置M1+M2的情况下)晶体管M2的漏极。
在一个或多个实施例中，偏置源G1、G2和G3中的任何一个偏置源可以包括相应的电流生成器(其架构本身是已知的，例如包括电流镜)和/或偏置电阻器。
在一个或多个实施例中，可以用二极管和/或二极管接法晶体管来实现pn结(例如，pn结D1、D2、D3中的任何一个pn结)，因此，术语“pn结”可以用于指示二极管和二极管接法晶体管两者。
将理解，可以用标准CMOS制造过程来实现图3至图8中的任何一个附图所举例说明的包络边沿检测电路20。
将理解，尽管在整个本说明中引用MOS晶体管M1、M2、M3，但是一个或多个实施例可以包括其他类型的晶体管，例如BJT晶体管。当然，本文中所使用的对“栅极”、“源极”和“漏极”端子的引用可以相应地变化，例如分别读作“基极”、“发射极”和“集电极”。
在下文中，讨论例如如图8所举例说明的包络边沿检测电路20的示例性实施例的大信号响应。
一个或多个实施例可以包含在所谓的亚阈值状况中(例如利用约为几nA的偏置电流Ibias(1nA＝10-9A))操作在电路20的输入级中的晶体管M1，因此，晶体管M1可以具有指数的电流-电压特性，由此晶体管电流可以指数地依赖于施加到晶体管的栅极-源极电压。
此外，在一个或多个实施例中，例如出于节能目的，晶体管M2和/或M3也可以操作在亚阈值状况中。
因此，由于在输入端子204和206之间接收到根据等式(1)的信号vRF(t)，并考虑到在射频处M1的栅极可以通过电容器C接地，可以根据以下等式计算流过操作在亚阈值状况中的晶体管M1的电流I(t)：
Figure BDA0004060842050000111
其中VT是热电压，并且n是晶体管M1的理想因子。
电流I(t)的射频分量可以被滤除，因为射频分量是带外的。因此，可以根据以下等式(还通过回顾等式(1))计算晶体管M1的漏极处的平均电流I(例如，共源共栅电流)：
Figure BDA0004060842050000121
如等式(3)所举例说明的，在晶体管M1中(并且因此在共源共栅布置M1、M2中，如果存在的话)流动的平均电流可以依赖于数字信号VOOK的值而变化。例如，由于数字信号VOOK具有低逻辑值(例如，0V)，电流增加量ΔI(t)可以等于零，并且由于数字信号VOOK具有高逻辑值(例如，Vdd)，电流增加量ΔI(t)可以不同于零。
因此，在一个或多个实施例中，由于信号vRF包括载波(即由于数字信号VOOK具有高逻辑值)，在端子204、206处接收OOK调制信号vRF可以生成在晶体管M1中(并且因此在共源共栅布置M1、M2中，如果存在的话)流动的平均电流增加。这样的操作可以使用耦合在端子204和206之间的等效低频电压源vIN(t)来模拟，等效低频电压源vIN(t)的值可以根据以下等式来计算：
Figure BDA0004060842050000122
其中gm是晶体管M1的跨导(当M1操作在亚阈值状况中时，gm的值等于Ibias/nVT)。
因此，一个或多个实施例可以依靠亚阈值操作的二阶非线性，来从接收的信号vRF提取信号VOOK的数字信息。
如所预期的，在一个或多个实施例中，包络边沿检测电路20可以具有带通响应，其中由于检测到输入信号vRF中的变化，在输出信号vout中生成峰值，输入信号vRF中的变化是由于数字信号VOOK的值中的变化。
特别地，电路20的带通响应可以以数字信号VOOK的比特率为中心，因此，低频信号vIN(t)的变化(对应于数字信号VOOK的值的变化)可以导致输出信号vout中的峰值。
可以根据以下等式计算输出信号vout中的这样的峰值的振幅Aout_peak：
Aout_peak＝GRECT·ARF，in    (5)
Figure BDA0004060842050000131
其中gm是晶体管M1的跨导，并且Rout是在晶体管M2的漏极端子处的共源共栅布置M1+M2的输出阻抗(即，如图8所举例说明的，假设偏置源G1的阻抗高得多，在晶体管M3的栅极端子处朝向共源共栅布置M+M2“看到”的阻抗)。
如图8所举例说明的包络边沿检测电路20的小信号响应可以根据以下等式描述：
Figure BDA0004060842050000132
Figure BDA0004060842050000133
其中，
Figure BDA0004060842050000134
是晶体管M3的输出阻抗，并且C'是共源共栅布置M1+M2的输出节点处的电容值，C'可以包括寄生电容，并且可选地，如果存在的话，包括电容器CO(如图5中用实线所举例说明的，和图6至图8中用虚线所举例说明的)的电容。
图9是图8所举例说明的电路20的可能的频率响应(例如，传递函数)的示例。
因此，如图9所举例说明的，包络边沿检测电路20的带通响应可以以数字信号VOOK的操作比特率(频率)为中心，该操作比特率可以为例如大约1kbit/s(对应于1kHz＝103Hz的频率)。
在一个或多个实施例中，包络边沿检测电路20的传递函数(例如，上面的等式(7))可以包括在接近带中心频率的相应频率fp1、fp2处的一对极点，例如以减小噪声带宽。
频率fp1、fp2可以根据以下来计算：
Figure BDA0004060842050000135
Figure BDA0004060842050000136
因此，包络边沿检测电路20可以根据图10中所举例说明的信号来操作。
在图10中，示出了与图1中所举例说明的相同信号对应的信号VOOK和vRF。图10的信号vout是输出信号的示例，由于在端子204、206处接收到信号vRF，根据图3至图8中的任一附图的一个或多个实施例生成该输出信号。
注意到，相对于已知的解决方案有利地，输出信号vout可以指示信号vRF的包络的上升边沿和下降边沿两者。如本文中所举例说明的，因此，输出信号vout可以包括由数字信号VOOK的上升边沿导致的负尖峰、以及由数字信号VOOK的下降边沿导致的正尖峰，从而便于从OOK调制信号vRF提取数字信息。
在一个或多个实施例中，为了可适于信号VOOK的不同比特率(频率)，包络边沿检测电路20的带中心频率(例如，fp1至fp2)可以是可调谐的和/或可调整的。例如，为了使带中心频率移位以适于信号VOOK的新的比特率BRnew，可以将偏置电流Ibias的幅度增加(例如，乘以)某个因子k，并且可以将电容器C的电容减小(例如，除以)相同的因子k，其中因子k可以根据以下等式计算：
Figure BDA0004060842050000141
例如，在一个或多个实施例中，偏置源G1可以包括多个晶体管，该多个晶体管是并联耦合的(在本文中所附的附图中不可见)，并且是可以不同的组激活的，以便于“调制”偏置电流Ibias的幅度。附加地或替代地，在一个或多个实施例中，电容器C可以包括可切换的电容器的群组，以便于调制电容的幅度。
在一个或多个实施例中，例如，由于晶体管M1和偏置源G1的热噪声，可以在输出端子208、210处限定某个均方根(RMS)输出噪声vRMS,out。
因此，可以根据以下等式计算电路20的输入端子204、206处的等效噪声vRMS,eq,in(即，参考输入的RMS输出噪声)：
Figure BDA0004060842050000142
其中可以根据之前给出的等式(6)来计算GRECT。
由于输入信噪比SNRin根据这里下面的等式(11)来限定：
Figure BDA0004060842050000151
最小可检测峰值振幅ARF,in(即，灵敏度)可以根据以下等式计算：
Figure BDA0004060842050000152
因此，在一个或多个实施例中，经由偏置源G1偏置的MOS晶体管M1可以被配置为在MOS晶体管M1的源极端子处接收输入信号vRF，并且在MOS晶体管M1的漏极端子处传播放大的信号，其中传播的信号指示输入信号vRF的低频变化(即，指示信号vRF的包络)。
在一个或多个实施例中，在晶体管M1的漏极端子处提供的信号可以在晶体管M3的栅极端子处被传播(可能在经由与M1共源共栅的另外的晶体管M2放大之后)，晶体管M3经由偏置源G3偏置，并且被配置在共漏极拓扑中，以在输出端子208处提供指示信号vRF的包络的输出信号vout。
在图3至图8中的任一附图中所举例说明的一个或多个实施例中，在输出端子208与晶体管M1的栅极之间的负反馈网络R、C可以便于对(可能与晶体管M2共源共栅的)晶体管M1的DC操作点的正确设置以及电路的自偏置。
在高频(例如，射频)处，输出端子208与晶体管M1的栅极之间的反馈回路可以不闭合。
在图3至图8中的任一附图中所举例说明的一个或多个实施例中，包络边沿检测电路20可以具有带通行为，这可以便于减小输出信号vout中的噪声以及至后续级的AC耦合。
例如通过改变Ibias和C的幅度，一个或多个实施例有利地提供了使包络边沿检测电路20的频率行为适于数字信号VOOK的不同比特率(例如，针对数字信号VOOK的不同比特率，来对包络边沿检测电路20的频率行为进行编程和/或调谐)的可能性。
一个或多个实施例还可以提供相对于PVT变化而言鲁棒的操作。
因此，一个或多个实施例可以提供一种用于检测ASK调制的(例如，OOK调制的)模拟信号的包络的边沿的电路20，例如，电路20可以有利地用于(例如用于短距离通信的)常开的纳瓦唤醒无线电装置的输入块中。
另外将理解，使用一个或多个实施例的这样的示例性上下文不限制保护的程度。一个或多个实施例可以应用于基于边沿检测的任何超低功率RF通信系统的物理层。
如本文中所举例说明的，电路(例如，20)可以包括：
输入节点(例如，204)，其被配置为接收输入模拟信号(例如，vRF)，输入模拟信号由数字信号(例如，VOOK)对射频载体进行振幅调制而得到，
输出节点(例如，208)，其被配置为提供输出信号(例如，vout)，输出信号指示接收的输入模拟信号的包络的上升边沿和下降边沿，所述上升边沿和下降边沿指示所述数字信号的上升边沿和下降边沿，以及
第一电流路径，其在电源节点(例如，Vdd)与输入节点之间，第一电流路径包括至少一个第一晶体管(例如，M1)，至少一个第一晶体管具有穿过该至少一个第一晶体管(例如，M1)的、耦合在输入节点和第一偏置源(例如，G1、Ibias)之间的电流路径，第一偏置源(例如，如图3至图5所举例说明的，直接地，或者如图6至图8所举例说明的，经由第三晶体管M2)耦合在至少一个第一晶体管与电源节点之间。
将注意，例如，穿过晶体管的电流路径可以是漏极-源极电流路径(例如，在MOS晶体管的情况下)或发射极-集电极电流路径(例如，在BJT晶体管的情况下)。
如本文中所举例说明的，输出节点可以(例如，如图3所示，直接地，或者如图4至图8所示，经由第二晶体管M3)耦合到第一电流路径中的在至少一个第一晶体管和第一偏置源中间的节点，并且至少一个第一晶体管的控制端子可以经由反馈网络(例如，R、C)耦合到输出节点。
如本文中所举例说明的，电路可以包括第二电流路径，第二电流路径在电源节点与地节点(例如，GND)之间，第二电流路径包括第二晶体管(例如，M3)以及第二偏置源(例如，G3)，第二晶体管具有穿过第二晶体管(例如，M3)的、耦合在电源节点和输出节点之间的电流路径，第二偏置源(例如，G3)(例如，如图4至图7所举例说明的，直接地，或者如图8所举例说明的，经由pn结D3)耦合在输出节点与地节点之间。
如本文中所举例说明的，第二晶体管的控制端子可以耦合到第一电流路径中的在至少一个第一晶体管和第一偏置源中间的所述节点，并且输出节点可以耦合到第二电流路径中的在所述第二晶体管和所述第二偏置源中间的节点。
如本文中所举例说明的，电路可以包括：
第三晶体管(例如，M2)，其在第一电流路径中，第三晶体管具有穿过第三晶体管(例如，M2)的、耦合在至少一个第一晶体管和第一偏置源之间的电流路径(例如，以共源共栅布置或与至少一个第一晶体管“共源共栅”)，
其中，第一电流路径中的在至少一个第一晶体管和第一偏置源中间的所述节点位于第三晶体管和第一偏置源中间；以及
第三晶体管的第三偏置源(例如，Vb；G2、D1、D2)，耦合到第三晶体管的控制端子(例如，212)。
如本文中所举例说明的，第二晶体管的控制端子可以耦合到第一电流路径中的在第三晶体管和第一偏置源中间的所述节点，并且输出节点可以耦合到第二电流路径中的在第二晶体管和第二偏置源中间的节点。
如本文中所举例说明的，反馈网络可以包括耦合在输出节点和至少一个第一晶体管的控制端子之间的低通网络或带通网络。
如本文中所举例说明的，第一偏置源和/或第二偏置源和/或第三偏置源可以包括电流生成器和/或电阻器。
如本文中所举例说明的，电路可以包括在第二电流路径中的pn结(例如，D3)，该pn结耦合在输出节点和第二偏置源之间，并且从输出节点朝向第二偏置源导通，并且反馈网络可以耦合在pn结与至少一个第一晶体管的控制端子之间。
如本文中所举例说明的，pn结可以包括二极管或二极管接法晶体管。
如本文中所举例说明的，晶体管可以是金属氧化物半导体(MOS)晶体管，其中相应的控制端子是栅极端子，并且至少所述至少一个第一晶体管可以被配置为操作在亚阈值状况中。
如本文中所举例说明的，反馈网络可以包括电容性组件(例如，C)和/或电阻性组件(例如，R)。由第一偏置源提供的电流(例如，Ibias)的值、和/或电容性组件的值和/或电阻性组件的值可以根据所述数字信号的比特率是可调整的。例如，可以调整这样的值，以便提供以所述数字信号的比特率(例如，频率)为中心的反馈网络的低通或带通响应。
如本文中所举例说明的，电子设备可以包括：
根据一个或多个实施例的电路，以及
射频天线，其耦合到电路的输入节点，用于接收由数字信号对射频载体进行振幅调制而得到的输入模拟信号。
如本文中所举例说明的，电子设备可以包括耦合在射频天线与电路的输入节点之间的阻抗匹配网络(例如22)。
如本文中所举例说明的，操作根据一个或多个实施例的电路或根据一个或多个实施例的电子设备的方法可以包括：
在所述电路的输入节点处接收输入模拟信号，输入模拟信号由数字信号对射频载体进行振幅调制而得到，
在亚阈值状况中至少操作电路中的所述至少一个第一晶体管，以及
在电路的所述输出节点处读取输出信号，输出信号指示接收的输入模拟信号的包络的上升边沿和下降边沿。
如本文中所举例说明的，方法可以包括：根据所述数字信号的比特率，选择由电路中的所述第一偏置源提供的电流的值和电路中的所述电容性组件的值，优选地，根据所述数字信号的所述比特率，增加所述电流的值并且减小所述电容性组件的值。例如，可以与所述数字信号的所述比特率成比例地增加所述电流的值和减小所述电容性组件的值。
在不损害基本原理的情况下，细节和实施例可以相对于仅通过示例的方式描述的内容(甚至是显著地)变化，而不脱离保护的程度。
保护的程度由所附权利要求限定。

Claims (20)

1.一种电路，包括：
第一节点，其被配置为接收模拟信号，所述模拟信号是针对数字信号的振幅调制射频信号；
输出节点，其被配置为提供输出信号，所述输出信号指示所述模拟信号的包络的上升边沿和下降边沿，所述上升边沿和所述下降边沿指示所述数字信号的上升边沿和下降边沿；以及
第一电流路径，其在电源节点和所述第一节点之间，所述第一电流路径包括耦合在所述第一节点和第一偏置源之间的第一晶体管，所述第一偏置源耦合在所述第一晶体管和所述电源节点之间，其中：
所述输出节点耦合到所述第一电流路径中的在所述第一晶体管和所述第一偏置源之间的第一中间节点，以及
所述第一晶体管的控制端子经由反馈网络耦合到所述输出节点，其中所述电路是边沿检测电路，所述边沿检测电路包括与具有所述第一节点的输入和具有所述输出节点的输出。
2.根据权利要求1所述的电路，进一步包括：
另外的晶体管，其在所述第一电流路径中，所述另外的晶体管耦合在所述第一晶体管和所述第一偏置源之间，其中所述第一电流路径中的所述第一中间节点位于所述另外的晶体管和所述第一偏置源之间。
3.根据权利要求1所述的电路，其中所述反馈网络包括耦合在所述输出节点和所述第一晶体管的所述控制端子之间的低通网络。
4.根据权利要求1所述的电路，其中所述第一偏置源包括电流生成器。
5.根据权利要求1所述的电路，其中所述第一晶体管是金属氧化物半导体(MOS)晶体管，并且所述第一晶体管的所述控制端子是栅极端子，并且其中所述第一晶体管被配置为操作在亚阈值状况中。
6.根据权利要求1所述的电路，其中所述反馈网络包括电容器，并且其中由所述第一偏置源提供的电流的值以及所述电容器的电容值根据所述数字信号的比特率是可调整的。
7.根据权利要求1所述的电路，进一步包括：
第二电流路径，其在所述电源节点和地节点之间，所述第二电流路径包括第二晶体管和第二偏置源，所述第二晶体管耦合在所述电源节点和所述输出节点之间，所述第二偏置源耦合在所述输出节点和地节点之间，其中：
所述第二晶体管的控制端子耦合到所述第一电流路径中的所述第一中间节点，以及
所述输出节点耦合到所述第二电流路径中的在所述第二晶体管和所述第二偏置源之间的第二中间节点。
8.根据权利要求7所述的电路，其中所述第二晶体管的控制端子耦合到所述第一电流路径中的所述第一中间节点。
9.根据权利要求7所述的电路，其中所述第二偏置源包括电流生成器。
10.根据权利要求7所述的电路，包括：
第三晶体管，其在所述第一电流路径中，所述第三晶体管耦合在所述第一晶体管和所述第一偏置源之间，其中所述第一电流路径中的所述第一中间节点位于所述第三晶体管和所述第一偏置源之间；以及
第三偏置源，其耦合到所述第三晶体管的控制端子。
11.根据权利要求10所述的电路，其中所述第三偏置源包括电流生成器。
12.根据权利要求7所述的电路，进一步包括：
pn结，其在所述第二电流路径中，所述pn结耦合在所述输出节点和所述第二偏置源之间，并且从所述输出节点朝向所述第二偏置源导通，其中所述反馈网络耦合在所述pn结和所述第一晶体管的所述控制端子之间。
13.根据权利要求12所述的电路，其中所述pn结包括二极管。
14.根据权利要求12所述的电路，其中所述pn结包括二极管接法晶体管。
15.一种电子设备，包括：
射频天线；
边沿检测电路，所述边沿检测电路包括与具有第一节点的输入和具有输出节点的输出，所述射频天线被耦合到所述第一节点，所述射频天线被配置为接收模拟信号，所述模拟信号是针对数字信号的振幅调制射频信号；
所述输出节点，被配置为提供输出信号，所述输出信号指示所述模拟信号的包络的上升边沿和下降边沿，所述上升边沿和所述下降边沿指示所述数字信号的上升边沿和下降边沿；以及
第一电流路径，其在电源节点和所述第一节点之间，所述第一电流路径包括耦合在所述第一节点和第一偏置源之间的第一晶体管，所述第一偏置源耦合在所述第一晶体管和所述电源节点之间，其中：
所述输出节点耦合到所述第一电流路径中的在所述第一晶体管和所述第一偏置源之间的第一中间节点，以及
所述第一晶体管的控制端子经由反馈网络耦合到所述输出节点。
16.根据权利要求15所述的电子设备，进一步包括：
阻抗匹配网络，其耦合在所述射频天线和所述第一节点之间。
17.一种操作电子设备的方法，所述方法包括：
在边沿检测电路的第一节点处接收模拟信号，所述模拟信号是针对数字信号的振幅调制射频信号；
使在电源节点和所述第一节点之间的第一电流路径中具有电流流动，所述第一电流路径包括耦合在所述第一节点和第一偏置源之间的第一晶体管，所述第一偏置源耦合在所述第一晶体管和所述电源节点之间，
在亚阈值状况中操作所述第一晶体管，在所述亚阈值状况中流过所述第一晶体管的电流指数地依赖于施加到所述第一晶体管的栅极-源极电压；以及
在所述边沿检测电路的输出节点处读取输出信号，所述输出信号指示所述模拟信号的包络的上升边沿和下降边沿，其中所述输出节点耦合到所述第一电流路径中的在所述第一晶体管和所述第一偏置源之间的第一中间节点，并且其中所述第一晶体管的控制端子经由反馈网络耦合到所述输出节点。
18.根据权利要求17所述的方法，进一步包括：
选择由所述第一偏置源提供的电流的值；
根据所述数字信号的比特率，选择所述反馈网络的电容性组件的值；以及
根据所述数字信号的所述比特率，增加所述电流的所述值并且减小所述电容性组件的所述值。
19.根据权利要求17所述的方法，所述方法包括：
根据所述数字信号的比特率，调整由所述第一偏置源提供的电流的值以及所述反馈网络中的电容器的电容值。
20.根据权利要求17所述的方法，所述方法包括：
使在所述电源节点和地节点之间的第二电流路径中具有电流流动，所述第二电流路径包括第二晶体管和第二偏置源，所述第二晶体管耦合在所述电源节点和所述输出节点之间，所述第二偏置源耦合在所述输出节点和地节点之间，其中所述第二晶体管的控制端子耦合到所述第一电流路径中的所述第一中间节点，并且其中所述输出节点耦合到所述第二电流路径中的在所述第二晶体管和所述第二偏置源之间的第二中间节点。
CN202310058266.0A 2018-12-04 2019-12-03 电路、电子设备以及操作电子设备的方法 Pending CN116074169A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
IT102018000010793A IT201800010793A1 (it) 2018-12-04 2018-12-04 Circuito di rilevazione, dispositivo e procedimento corrispondenti
IT102018000010793 2018-12-04
CN201911219383.0A CN111273148B (zh) 2018-12-04 2019-12-03 电路、电子设备以及操作电子设备的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201911219383.0A Division CN111273148B (zh) 2018-12-04 2019-12-03 电路、电子设备以及操作电子设备的方法

Publications (1)

Publication Number Publication Date
CN116074169A true CN116074169A (zh) 2023-05-05

Family

ID=65576541

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202310058266.0A Pending CN116074169A (zh) 2018-12-04 2019-12-03 电路、电子设备以及操作电子设备的方法
CN201922134294.8U Withdrawn - After Issue CN211063598U (zh) 2018-12-04 2019-12-03 电路和电子设备
CN201911219383.0A Active CN111273148B (zh) 2018-12-04 2019-12-03 电路、电子设备以及操作电子设备的方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201922134294.8U Withdrawn - After Issue CN211063598U (zh) 2018-12-04 2019-12-03 电路和电子设备
CN201911219383.0A Active CN111273148B (zh) 2018-12-04 2019-12-03 电路、电子设备以及操作电子设备的方法

Country Status (4)

Country Link
US (1) US11342885B2 (zh)
EP (1) EP3664286B1 (zh)
CN (3) CN116074169A (zh)
IT (1) IT201800010793A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201800010793A1 (it) * 2018-12-04 2020-06-04 St Microelectronics Srl Circuito di rilevazione, dispositivo e procedimento corrispondenti
US20200389166A1 (en) * 2019-06-05 2020-12-10 Skyworks Solutions, Inc. Switch with gate or body connected linearizer
FR3126271B1 (fr) * 2021-08-19 2024-01-12 St Microelectronics Grenoble 2 Détection d'enveloppe

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4320399A (en) * 1980-10-09 1982-03-16 Westinghouse Electric Corp. Microwave pulse spectrum control
US6167310A (en) * 1999-03-31 2000-12-26 Medtronic, Inc. Downlink telemetry system and method for implantable medical device
DE69932043T2 (de) * 1999-07-02 2007-02-01 Csem Centre Suisse D'electronique Et De Microtechnique S.A. Adaptiver Matrixsensor und elektrische Schaltung hierzu
WO2002073804A2 (en) * 2001-03-12 2002-09-19 Koninklijke Philips Electronics N.V. Line driver with current source output and high immunity to rf signals
US7064613B2 (en) * 2002-03-25 2006-06-20 Lucent Technologies Inc. Amplifier bias system and method
US6975848B2 (en) * 2002-06-04 2005-12-13 Parkervision, Inc. Method and apparatus for DC offset removal in a radio frequency communication channel
CN101002379A (zh) * 2004-07-21 2007-07-18 电力波技术公司 辅助晶体管栅极偏置控制系统和方法
US7474149B2 (en) * 2005-03-25 2009-01-06 Pulsewave Rf, Inc. Radio frequency power amplifier and method using a controlled supply
US7352237B2 (en) * 2005-03-25 2008-04-01 Pulsewave Rf, Inc. Radio frequency power amplifier and corresponding method
US7348808B2 (en) 2005-04-27 2008-03-25 Pmc-Sierra, Inc. Method and apparatus for detection of high-speed electrical signals
US7340228B2 (en) * 2005-07-08 2008-03-04 Samsung Electronics Co., Ltd. Apparatus and method for high efficiency RF power amplification using drain bias adaptation
US7372334B2 (en) * 2005-07-26 2008-05-13 Infineon Technologies Ag Output match transistor
US7642853B2 (en) * 2007-08-23 2010-01-05 Qualcomm, Incorporated High-swing operational amplifier output stage using adaptive biasing
JP5036839B2 (ja) * 2010-03-24 2012-09-26 株式会社東芝 電力増幅器及び半導体集積回路
CN102394627A (zh) * 2011-09-28 2012-03-28 电子科技大学 基于集成电容器的高压电平位移电路
US8723507B2 (en) * 2012-04-17 2014-05-13 Honeywell International Inc. Method and apparatus for performing in-package sensor adjustments
US9667195B2 (en) * 2012-12-28 2017-05-30 Peregrine Semiconductor Corporation Amplifiers operating in envelope tracking mode or non-envelope tracking mode
US9219447B2 (en) * 2013-09-11 2015-12-22 Qualcomm Incorporated Wideband bias circuits and methods
CN104035012B (zh) * 2014-05-15 2016-08-24 国家电网公司 一种局部放电特高频信号检测的调理电路
CN205081765U (zh) * 2015-07-01 2016-03-09 意法半导体(中国)投资有限公司 振荡器电路
US9819313B2 (en) * 2016-01-26 2017-11-14 Analog Devices, Inc. Envelope detectors with high input impedance
US9601995B1 (en) 2016-05-03 2017-03-21 Texas Instruments Incorporated Low power radio frequency envelope detector
US10627430B2 (en) * 2016-05-24 2020-04-21 Texas Instruments Incorporated Fast current-based envelope detector
US10630238B2 (en) * 2016-08-02 2020-04-21 Hitachi, Ltd. Detector circuit
JP6737123B2 (ja) * 2016-10-20 2020-08-05 住友電気工業株式会社 包絡線検波回路
US10732281B2 (en) * 2017-03-28 2020-08-04 Luminar Technologies, Inc. Lidar detector system having range walk compensation
US10291213B2 (en) * 2017-10-13 2019-05-14 Shenzhen GOODIX Technology Co., Ltd. Feedback-controlled current-shaped output of digital signals for reducing magnetic coupling
CN108768312B (zh) * 2018-07-23 2024-02-20 上海亮牛半导体科技有限公司 利用可调电感和改善功率放大器线性度的电路结构及方法
IT201800010793A1 (it) * 2018-12-04 2020-06-04 St Microelectronics Srl Circuito di rilevazione, dispositivo e procedimento corrispondenti
US11774561B2 (en) * 2019-02-08 2023-10-03 Luminar Technologies, Inc. Amplifier input protection circuits

Also Published As

Publication number Publication date
EP3664286A1 (en) 2020-06-10
US11342885B2 (en) 2022-05-24
CN111273148B (zh) 2023-02-03
US20200177133A1 (en) 2020-06-04
CN111273148A (zh) 2020-06-12
CN211063598U (zh) 2020-07-21
EP3664286B1 (en) 2021-06-23
IT201800010793A1 (it) 2020-06-04

Similar Documents

Publication Publication Date Title
CN111273148B (zh) 电路、电子设备以及操作电子设备的方法
CN104038168B (zh) 用于缓冲线性化的设备和方法
KR102117470B1 (ko) 전력 증폭기
US20090015328A1 (en) Low offset envelope detector and method of use
US20130049839A1 (en) Circuit Arrangement and Receiver Including the Circuit Arrangement
CN112702029B (zh) 片上集成检波功能的cmos功率放大器芯片
US20090318100A1 (en) Wireless transmitter having multiple power amplifier drivers (PADs) that are selectively biased to provide substantially linear magnitude and phase responses
EP4258544A1 (en) Improved, temperature-compensated envelope detector circuit
CN1792030B (zh) 噪声发生器
US6642787B1 (en) Differential amplifier with two long-tailed pairs of transistors
US11296654B2 (en) Electronic envelope detection circuit and corresponding demodulator
US20070229171A1 (en) Wireless transmitter having multiple programmable gain amplifiers (PGAs) with tuned impedance to provide substantially linear response
US20090015295A1 (en) Envelope detector having reduced harmonic interference
Ferchichi et al. 22-Gb/s 60-GHz OOK demodulator in 0.13-µm SiGe BiCMOS for ultra-high-speed wireless communication
US7205837B2 (en) Body effect amplifier
Saputra et al. A 2.2 mW regenerative FM-UWB receiver in 65 nm CMOS
US11496342B1 (en) Methods and apparatus to demodulate an input signal in a receiver
US11588476B2 (en) Amplitude modulation circuit and semiconductor integrated circuit for optical communication system
CN216390984U (zh) 一种差分超再生射频前端电路
Li et al. A 100MHz PGA with DC offset cancellation for UWB receiver
KR950005161B1 (ko) Fm복조회로
CN112769440B (zh) 低功耗数字智能usbl接收机
US20230378945A1 (en) Pulse width distortion correction
CN202978831U (zh) 一种乙类放大器集成电路
Idres et al. A noise cancelling envelope detector for low power wireless sensor applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination