JP2013502847A - ダイオードベースバイアス有りスタックアンプ（ｓｔａｃｋｅｄａｍｐｌｉｆｉｅｒ） - Google Patents

Abstract

アンプの直線性を改善するための技術が述べられる。典型的な設計では、アンプ（例えば、パワーアンプ）は、スタック内に結合された複数のトランジスタと、少なくとも一つのダイオードを含む。前記複数のトランジスタでは、入力信号を受信して増幅する出力信号を提供する。少なくとも一つのダイオードがスタック内の少なくとも一つのトランジスタに動作可能なように結合される。各ダイオードは、スタック内の関連付けられたトランジスタに可変バイアス電圧を提供する。各ダイオードは、高入力パワーでダイオードの両端で電圧降下を有し、そして、高入力パワーで関連付けられているトランジスタに高バイアス電圧を提供する。少なくとも一つのトランジスタは、少なくとも一つのダイオードから高バイアス電圧に起因する高入力パワーで高ゲインを有する。高ゲインはアンプの直線性を改善する。

Description

３５Ｕ．Ｓ．Ｃ．§１１９下の優先権の主張
本出願は、２００９年８月１９日に出願され、“DIODE BASED BIAS CIRCUIT FOR STACKED PA”と表題された米国仮出願番号６１／２３５，３１７の優先権の利益を主張しており、本願の譲受人に譲渡され、その内容は本明細書中に参照によって組み込まれる。

本開示は、エレクトロニクスに関わり、より詳細には、アンプに関する。

アンプは、一般的に、信号増幅を提供するために様々な電子デバイスに使用されている。 異なる用途のために異なるタイプのアンプが利用できる。 例えば、携帯電話機などの無線通信デバイスは、双方向通信のための送信機および受信機を含み得る。トランスミッタは、ドライバアンプ（ＤＡ）およびパワーアンプ（ＰＡ）を含み得り、受信機は、低雑音アンプ（ＬＮＡ）を含み得り、そして、送信機および受信機は、可変利得アンプ（ＶＧＡ）を含み得る。

直線性はパワーアンプの重要な設計目標である。パワーアンプは、十分な大きさのトランジスタを使用し、そして、適切なバイアスを印加することにより、直線性要件を満たすように設計され得る。パワーアンプは直線性に余分なマージンを持ち得り、これは、パワーアンプの効率を高め、そして、消費電流を低減するために使用され得る。余分な直線性のマージンはまた、トランジスタのサイズを小さくするために使用され得り、そして、コストと同様にチップ面積を節約することにつながる得る。 それで良好な直線性を有するパワーアンプは非常に望ましいであろう。

図１は、無線通信デバイスのブロック図を示す。 図２は、スタックトランジスタ有りパワーアンプを示す。 図３は、スタックトランジスタおよびダイオードベースバイス有りの二つのパワーアンプを示す。 図４は、スタックトランジスタおよびダイオードベースバイス有りの二つのパワーアンプを示す。 図５Ａは、ダイオードベースバイアス有りおよび無しのゲート−ソース間電圧とトランジスタのゲインのプロットを示す。 図５Ｂは、ダイオードベースバイアス有りおよび無しのゲート−ソース間電圧とトランジスタのゲインのプロットを示す。 図６は、スタックトランジスタおよびダイオードベースバイアス有りの別のパワーアンプを示す。 図７は、ダイオードベースバイアス有りおよび無しのパワーアンプの性能のプロットを示す。 図８は、信号を増幅するためのプロセスを示す。

以下に記載する詳細な説明は、本開示の例示的な設計（design）の説明として意図されており、本開示が実施できる唯一の設計を表現するためには意図されていない。用語“例示的な（exemplary）”は、“例（example）、事例（instance）または例証（illustration）として仕えること”を意味するために本明細書では使用される。用語“例示的な”と記載されたいかなる設計も、必ずしも他の設計よりも好ましいまたは有利であるとは本明細書では必ずしも解釈されない。詳細な説明は、例示的な設計の徹底的な理解を提供することを目的とする具体的な詳細を含む。これらの具体的な説明がなくても当業者であれば、本明細書に記載された例示的な設計は実施できることは明らかであろう。いくつかの事例では、周知の構造およびデバイスは、ここに提示された例示的な設計の新規性が不明瞭になることを避けるために、ブロック図の形式で示されている。

アンプの直線性を改善するための技術が本明細書中に記載されている。前記技術は、パワーアンプ、ドライバアンプ、ＬＮＡ、ＶＧＡなどの様々なタイプのアンプに使用することができる。前記技術はまた、無線通信デバイス、携帯電話、パーソナルデジタルアシスタント（ＰＤＡ）、ハンドヘルドデバイス、ワイヤレスモデム、ラップトップコンピュータ、コードレス電話、Bluetooth（登録商標）デバイス、民生用電子デバイスなどの様々な電子デバイスのアンプに使用することができる。明確にするために、無線通信デバイスのアンプのための技術の利用について、以下に説明する。

図１は、無線通信装置１００の例示的な設計のブロック図を示す。 この例示的な設計では、無線デバイス１００は、データプロセッサ１１０およびトランシーバ１２０を含む。トランシーバ１２０は、双方向無線通信をサポートする送信機１３０および受信機１５０を含む。一般に、無線デバイス１００は、任意の数の通信システムおよび任意の数の周波数バンドのために、任意の数の送信機および任意の数の受信機を含むことができる。

送信パス（transmit path）内では、データプロセッサ１１０は、送信されるデータを処理し、そして、送信機１３０にアナログ出力信号を提供する。送信機１３０内では、アナログ出力信号は増幅器（Ａｍｐ）１３２によって増幅され、デジタル・アナログ変換でもたらされたイメージを除去するためにローパスフィルタ１３４によってフィルタリングされ、ＶＧＡ１３６によって増幅され、そして、ミキサ１３８によってベースバンドから無線周波数（ＲＦ）にアップコンバートされる。アップコンバートされた信号は、フィルタ140によってフィルタリングされ、さらにドライバアンプ１４２およびパワーアンプ１４４によって増幅され、スイッチ／デュプレクサ１４６を経由して、アンテナ１４８を介して送信される。

受信パス（receive path）内では、アンテナ１４８は、基地局および／または他の送信局からの信号を受信し、そして、受信信号を提供し、これはスイッチ／デュプレクサ１４６を経由し、そして、受信機１５０に提供される。受信機１５０内では、受信信号は、ＬＮＡ１５２によって増幅され、バンドパスフィルタ１５４によってフィルタされ、そして、ミキサ１５６によってＲＦからベースバンドにダウンコンバートされる。データプロセッサ１１０に提供されるアナログ入力信号を得るために、ダウンコンバートされた信号は、ＶＧＡ１５８によって増幅され、ローパスフィルタ１６０によってフィルタリングされ、そして、増幅器１６２によって増幅される。

図１は、ＲＦとベースバンドとの間の信号を１段で周波数変換する、ダイレクト・コンバージョン・アーキテクチャを実装する送信機１３０および受信機１５０を示している。送信機１３０および／または受信機１５０はまた、ＲＦとベースバンドとの間の信号を多段で周波数変換する、スーパーヘテロダイン方式のアーキテクチャを実装しても構わない。ローカルオシレータ（ＬＯ）ジェネレータ１７０は、ミキサ１３８および１５６への送信および受信ＬＯ信号をそれぞれ発生して提供する。フェーズロックドループ（ＰＬＬ）１７２は、データプロセッサ１１０から制御情報を受信し、そして、適切な周波数で送信および受信ＬＯ信号を発生するための制御信号をＬＯジェネレータ１７０に提供する。

図１は、例示的なトランシーバの設計を示している。一般的、送信機１３０および受信機１５０内における信号のコンディショニングは、フィルタ、ミキサ、アンプの一つまたは複数の段によって行うことができる異なる構成にすることができる。さらに、図１に示されていない他の回路もまた送信機および受信機に用いることができる。例えば、図１内の様々なアクティブ回路にマッチングさせるために整合回路を使用しても構わない。図１内のいくつかの回路はまた省いても構わない。トランシーバ１２０の全てまたは一部は、一つまたは複数のアナログ集積回路（ＩＣs）、ＲＦＩＣs（ＲＦＩＣs）、ミックスドシグナルＩＣsなどで実装されても構わない。例えば、送信機１３０内のアンプ１３２からパワーアンプ１４４はＲＦＩＣで実装されても構わない。ドライバアンプ１４２およびパワーアンプ１４４はまた、前記ＲＦＩＣの外部にある別のＩＣで実装されても構わない。

データプロセッサ１１０は、無線デバイス１００のための様々な機能、例えば、送信および受信されたデータの処理を実行することができる。メモリ１１２は、データプロセッサ１１０のためのプログラムコードおよびデータを格納することができる。データプロセッサ１１０は、一つまたは複数の特定用途向け集積回路（ＡＳＩＣ）および／または他のＩＣｓで実装されても構わない。

本明細書に記載されたアンプ（amplifiers）の直線性を改善するための技術は、図１に示されたアンプなど、様々なタイプのアンプに使用することができる。明確にするために、以下の記載の多くは、パワーアンプ、例えば、図１のパワーアンプ１４４の直線性を改善することを取り上げている。前記技術は、高入力ＲＦ電力で必要なときに直線性を向上させるために、パワーアンプのバイアスを変えることができる。

図２は、スタックトランジスタ（stacked transistors）で実装されたパワーアンプ２００の例示的な設計の概略図を示す。図２に示された例示的な設計では、パワーアンプ２００は、スタック結合された（coupled in a stack）三つのＮチャネル金属酸化膜半導体（ＮＭＯＳ）トランジスタ２１２、２１４および２１６で実装される。ＮＭＯＳトランジスタ２１２は、そのゲートが抵抗器２３２の一端に結合され、そのソースが回路グランド（circuit ground ）に結合されている。ＮＭＯＳトランジスタ２１４は、そのゲートが抵抗器２３４の一端に結合され、そのソースがＮＭＯＳトランジスタ２１２のドレインに結合されている。ＮＭＯＳトランジスタ２１６は、そのゲートが抵抗器２３６の一端に結合され、そのソースがＮＭＯＳトランジスタ２１４のドレインに結合され、そして、そのドレインは出力ＲＦ信号（ＲＦ_OUT）を提供する。抵抗器２３２、２３４および２３６の他端は、それぞれ、ノードＡ、ＢおよびＣに結合されている。キャパシタ２２４は、ＮＭＯＳトランジスタ２１４のゲートと回路グラウンドとの間に結合されている。キャパシタ２２６は、ＮＭＯＳトランジスタ２１６のゲートと回路グラウンドとの間に結合されている。負荷２１８は、電源（Ｖｄｄ）とＮＭＯＳトランジスタ２１６のドレインとの間に結合されている。負荷２１８は、インダクタ、キャパシタ、ＭＯＳトランジスタ、および／または他の回路を含んでも構わない。ＡＣ結合キャパシタ２２２は、入力ＲＦ信号（ＲＦin）を受信している一端と、ＮＭＯＳトランジスタ２１２のゲートに結合された他端を有する。

バイアス回路２５０は、ＮＭＯＳトランジスタ２１２、２１４および２１６に対してのバイアス電圧を発生する。図２に示された例示的な設計では、バイアス回路２５０は、Ｖｄｄと回路グラウンドとの間に、直列に結合された四つの抵抗器２５２、２５４、２５６および２５８によって形成された抵抗ラダー（resistor ladder）を含む。抵抗器２５２の上端はノードＡに結合され、そして、第１のバイアス電圧（Ｖｂｉａｓ１）を提供する。抵抗器２５４の上端はノードＢに結合され、そして、第２のバイアス電圧（Ｖｂｉａｓ２）を提供する。抵抗器２５６の上端はノードＣに結合され、そして、第３バイアス電圧（Ｖｂｉａｓ３）を提供する。キャパシタ２６２、２６４および２６６は、それぞれ、ノードＡ、ＢおよびＣに結合された一端、および、回路グランドに結合された他端を有する。

ＮＭＯＳトランジスタ２１２は、ＲＦｉｎ信号に対しての信号増幅を提供するゲイントランジスタ（gain transistor）である。ＮＭＯＳトランジスタ２１４および２１６は、ＲＦ_out信号に対しての信号ドライブばかりでなく信号増幅も提供する。信頼性の向上は、スタック結合された複数のＮＭＯＳトランジスタを使用することによって達成することができる。ＲＦ_out信号は、各ＮＭＯＳトランジスタの降伏電圧を超える、大きな電圧振幅（voltage swing）を有する可能性がある。ＲＦ_out信号の電圧振幅は、ＮＭＯＳトランジスタ２１２、２１４および２１６にまたがって（across）略均等に分割または分配され得る。それで、各ＮＭＯＳトランジスタは、高い信頼性を達成するためにＮＭＯＳトランジスタのブレークダウン電圧未満であるべきである、前記電圧振幅のほんの一部だけを観察することが可能である。スタックされたトランジスタの使用は、ディープサブミクロンＩＣのプロセスで製造され、低い低降伏電圧を有するトランジスタで実装された高周波増幅器のために特に望ましい。スタックされたトランジスタは、信頼性を向上させるために、本質的に絶縁破壊電圧を増すことができる。

抵抗器２３２、２３４および２３６は、それぞれ、ＮＭＯＳトランジスタ２１２、２１４および２１６に対してのアイソレーションを提供する。抵抗器２３２、２３４および２３６は、パワーアンプ２００のゲインの低下を引き起こす可能性がある、あまりにも多くのＲＦ信号が、ＮＭＯＳトランジスタ２１２、２１４および２１６からバイアス回路２５０に漏れることを防ぐ。抵抗器２３２、２３４および２３６は、（図２に示されるように）固定値を有していても構わなく、または、（図２に図示されない）可変値を有していても構わない。どちらの場合でも、抵抗器２３２、２３４および２３６の値は、ＮＭＯＳトランジスタ２１２、２１４および２１６と、バイアス回路２５０との間に所望量のアイソレーションを提供するために、選択されることができる。キャパシタ２２４および２２６は、それぞれ、ＮＭＯＳトランジスタ２１４および２１６のゲートに適切なＲＦ信号強度を提供する。

バイアス回路２５０は、ＮＭＯＳトランジスタ２１２、２１４および２１６に対して適切なバイアス電圧を発生する。抵抗器２５２、２５４、２５６および２５８は、それぞれ、ＮＭＯＳトランジスタ２１２、２１４および２１６に対しての所望のＶｂｉａｓ１、Ｖｂｉａｓ２およびＶｂｉａｓ３電圧を得るために、例えば、前記複数のＮＭＯＳトランジスタに対しての所望のゲインを得るために、および、前記複数のＮＭＯＳトランジスタにまたがって所望の電圧分割（voltage splitting）を達成するために、選択されることができる。キャパシタ２６２、２６４および２６６は、それぞれ、ＮＭＯＳトランジスタ２１２、２１４および２１６のゲートから、バイアス回路２５０の中を見ると、低ＲＦインピーダンスを提供する。キャパシタ２６２、２６４および２６６のサイズは、ＮＭＯＳトランジスタ２１２、２１４および２１６から漏れたＲＦ信号に対して所望のインピーダンスを提供するように選択されることができる。

図２は、パワーアンプ２００内のＮＭＯＳトランジスタに対してバイアス電圧を発生するために抵抗ラダーを実装するバイアス回路２５０の例示的な設計を示す。バイアス回路はまた、パワーアンプに対して所望のバイアス電圧を発生することができる他の例示的な設計で実装されても構わない。

図２は、スタック結合された三つのＮＭＯＳトランジスタを持つパワーアンプ２００の例示的な設計を示す。一般に、パワーアンプは、スタック結合された（coupled in a stack）任意の数のＮＭＯＳトランジスタで実装することができる。スタック結合されるＮＭＯＳトランジスタの数は、ＲＦ_out信号の予期される最大電圧振幅、各ＮＭＯＳトランジスタの降伏電圧、および／またはその他の要因に基づいて決定することができる。

パワーアンプ２００は、複数の小さな降伏電圧を有するＮＭＯＳトランジスタを用いて、大きなＲＦ_out信号を扱うことが可能である。しかし、パワーアンプ２００は、特定の動作状況下では、比較的低い直線性性能を持つことがある。ＮＭＯＳトランジスタ２１２のゲインは、通常、高入力ＲＦパワーで減少する。ＮＭＯＳトランジスタ２１２の低いほうの（lower）ゲインは、高入力ＲＦパワーでパワーアンプ２００に対して悪い直線になることがあり、これは望ましくない場合もある。

図３は、スタックされたトランジスタで実装され、そして、ゲイントランジスタに対してダイオードベースバイアス（diode-based biasing）を有する、パワーアンプ２０２の例示的な設計の概略図を示す。パワーアンプ２０２は、ＮＭＯＳトランジスタ２１２、２１４および２１６、負荷２１８、キャパシタ２２２、２２４および２２６、抵抗器２３２、２３４および２３６、ならびに、バイアス回路２５０を含み、これらは上記の図２のパワーアンプ２００のように結合される。パワーアンプ２０２は、さらに、ダイオード構成（diode configuration）に結合されたＮＭＯＳトランジスタ２４２を含む。ＮＭＯＳトランジスタ２４２は、そのゲートがドレインに結合され、そして、そのドレインがノードＡに結合されている。抵抗器２３２は、その一端がＮＭＯＳトランジスタ２１２のゲートに結合され、そして、他端がＮＭＯＳトランジスタ２４２のソースに結合されている。

ＮＭＯＳトランジスタ２４２は対称構造で実装されても構わないので、ＮＭＯＳ２４２のトランジスタのソースとドレインとは交換可能である。

ダイオード接続（diode connected）ＮＭＯＳトランジスタ２４２は、Ｖｇｓ＿ｄｉｏｄｅ１のゲート−ソース間電圧を有する。抵抗器２３２にまたがる（across）電圧降下は無視することが可能である。それでＮＭＯＳトランジスタ２１２のゲート電圧（Ｖｇ１）は次にように表すことが可能である。

Ｖｇ１＝ Ｖｂｉａｓ１−Ｖｇｓ＿ｄｉｏｄｅ１． 式（１）
ダイオード接続ＮＭＯＳトランジスタ２４２のＶｇｓ＿ｄｉｏｄｅ１の電圧は、入力ＲＦパワーに依存する。ＮＭＯＳトランジスタ２１２からバイアス回路２５０に漏れるＲＦ電流の量は入力ＲＦパワーに依存する（例えば、比例する）。入力ＲＦパワーが高い場合には、ダイオード接続されたＮＭＯＳトランジスタ２４２は、ＮＭＯＳトランジスタ２１２からバイアス回路２５０に漏れるＲＦ電流を整流する。入力ＲＦ電力が増加するにつれて、整流されたＲＦ電流は、より小さいＶｇｓ＿ｄｉｏｄｅ１電圧をもたらす。Ｖｂｉａｓ１電圧は固定電圧でも構わない。この場合、Ｖｇｓ＿ｄｉｏｄｅ１の電圧の減少は、Ｖｇ1電圧の増加をもたらすだろう。Ｖｇ１電圧はＮＭＯＳトランジスタ２１２のゲート−ソース間（Ｖｇｓ）電圧に等しいので、高い（higher）Ｖｇ１電圧は、Ｖｇｓ電圧を増加させ、そして、それ故に、高入力ＲＦパワーでのＮＭＯＳトランジスタ２１２のゲインを増加させる。高い（higher）ゲインは、電力増幅器２０２の直線性を改善することができる。

図３は、スタックされたトランジスタで実装され、そして、そのスタック内の各トランジスタに対してダイオードベースバイアスを有する、パワーアンプ２０４の例示的な設計の概略図を示す。パワーアンプ２０４は、図３のパワーアンプ２０２内の全ての回路コンポーネントを含んでいる。パワーアンプ２０４は、さらに、ＮＭＯＳトランジスタ２４４および２４６を含み、これらはそれぞれダイオード構成で結合されている。ＮＭＯＳトランジスタ２４４は、そのゲートがそのドレインに結合され、そして、そのドレインがノードＢに結合されている。抵抗器２３４は、その一端がＮＭＯＳトランジスタ２１４のゲートに結合され、そして、他端がＮＭＯＳトランジスタ２４４のソースに結合されている。同様に、ＮＭＯＳトランジスタ２４６は、そのゲートがそのドレインに結合され、そして、そのドレインはノードＣに結合されている。抵抗器２３６は、その一端がＮＭＯＳトランジスタ２１６のゲートに結合され、他端がＮＭＯＳトランジスタ２４６のソースに結合されている。

バイアス回路２５０は、固定されたＶｂｉａｓ１、Ｖｂｉａｓ２およびＶｂｉａｓ３電圧を提供し得る。ダイオード接続ＮＭＯＳトランジスタ２４２、２４４および２４６は、それぞれ、Ｖｇｓ＿ｄｉｏｄｅ１、Ｖｇｓ＿ｄｉｏｄｅ２、Ｖｇｓ＿ｄｉｏｄｅ３のＶｇｓ電圧を持ち得り、それらは可変であり得り、そして、入力ＲＦパワーに依存し得る。ＮＭＯＳトランジスタ２１２、２１４および２１６は、それぞれ、Ｖｇ１、Ｖｇ２およびＶｇ３のゲート電圧を有しており、それらは、可変であり得り、そして、（ｉ）バイアス回路２５０からのＶｂｉａｓ１、Ｖｂｉａｓ２およびＶｂｉａｓ３電圧、および、（ｉｉ）ダイオード接続ＮＭＯＳトランジスタ２４２、２４４および２４６のＶｇｓ＿ｄｉｏｄｅ１、Ｖｇｓ＿ｄｉｏｄｅ２およびＶｇｓ＿ｄｉｏｄｅ３に依存し得る。各ＮＭＯＳトランジスタのＶｇの電圧は、式（１）に示すように、そのＮＭＯＳトランジスタに適用できる、Ｖｂｉａｓ電圧およびＶｇｓ＿ｄｉｏｄｅ電圧に基づいて決定することができる。各ＮＭＯＳトランジスタのＶｇ電圧は、ＮＭＯＳトランジスタのゲインを向上させ得る、高入力ＲＦ電力で増加し得る。ＮＭＯＳトランジスタ２１２、２１４および２１６の高い（higher）ゲインは、パワーアンプ２０４の直線性を改善し得る。

ダイオードベースバイアスを利用したパワーアンプ２０２および２０４の直線性の改善は、隣接チャネル電力比（ＡＣＰＲ）などの様々なメトリクスにより定量化することができる。コンピュータシミュレーションは、図７に示すように、ＡＣＰＲは、ダイオードベースバイアスが採用されると、符号分割多元接続（ＣＤＭＡ）信号に対して改善することを示す。

図５Ａは、ダイオードベースバイアス有りおよび無しのＮＭＯＳトランジスタ２１２のＶｇｓ電圧のプロットを示す。ダイオードベースバイアスの影響は、図３の１つだけのＮＭＯＳトランジスタの代わりに、図４の３つのＮＭＯＳトランジスタに適用したときに、より強くなる。図５Ａにおいて、横軸はＲＦｉｎ信号の入力ＲＦパワーを表し、そして、ｄＢｍの単位で与えられる。図５Ａにおいて、縦軸は、ＮＭＯＳトランジスタ２１２のＶｇｓ電圧を示し、そして、ボルト（Ｖ）の単位で与えられる。プロット５１０は、ダイオードベースバイアスが無い図２のＮＭＯＳトランジスタ２１２のＶｇｓ電圧を示している。プロット５１２は、ダイオード接続ＮＭＯＳトランジスタ２４２によって提供されるダイオードベースバイアスが有る図４のＮＭＯＳトランジスタ２１２のＶｇｓ電圧を示している。図５Ａに示されるように、ＮＭＯＳトランジスタ２１２のＶｇｓ電圧は、ダイオードベースバイアスが無いと比較的一定であり、そして、ダイオードベースバイアスが使用される場合、入力ＲＦ電力とともに増加する。

図５Ｂは、ダイオードベースバイアス有りおよび無しのＮＭＯＳトランジスタ２１２のゲインのプロットを示す。図５Ｂにおいて、横軸は入力ＲＦパワーを表し、そして、ｄＢｍの単位で与えられる。図５Ｂにおいて、縦軸は、ＮＭＯＳトランジスタ２１２のゲインを表し、そして、デシベル（ｄＢ）の単位で与えられる。プロット５２０は、ダイオードベースバイアスが無い図２のＮＭＯＳトランジスタ２１２のゲインを示している。プロット５２２は、ダイオード接続ＮＭＯＳトランジスタ２４２によって提供されるダイオードベースバイアスが有る図４のＮＭＯＳトランジスタ２１２のゲインを示している。図５Ｂに示されるように、ＮＭＯＳトランジスタ２１２のゲインは、ダイオードベースバイアスが無いと高入力ＲＦパワーで落ち、そして、ダイオードベースバイアスが有ると高入力ＲＦパワーでわずかにピークに達する。

ダイオード接続ＮＭＯＳトランジスタ２４２は、図５Ａに示すように、高い入力ＲＦパワーでＮＭＯＳトランジスタ２１２のＶｇｓ電圧を増やすことができる。 ＮＭＯＳトランジスタ２４２のサイズは、ＮＭＯＳトランジスタ２１２のサイズよりも小さくても構わず、そして、高入力ＲＦパワーでＮＭＯＳトランジスタ２１２のＶｇｓ電圧が所望の増加を得るために選択されても構わない。サイズが小さい（smaller）ＮＭＯＳトランジスタ２４２は、低入力ＲＦパワーでのＮＭＯＳトランジスタ２４２のＶｇｓ電圧の増加を防ぎ、そして、ＮＭＯＳトランジスタ２１２のＶｇｓ電圧の減少を防ぐことができる。ＲＦ電流の一定量の変化に対する、ＮＭＯＳトランジスタ２４２のＶｇｓ電圧の変化は、ＮＭＯＳトランジスタ２１２のそれよりはるかに大きい可能性がある。高い入力ＲＦパワーでのＮＭＯＳトランジスタ２１２のＶｇｓ電圧をさらに高めるために、複数のダイオード接続ＮＭＯＳトランジスタもまた直列に結合されても構わない。

キャパシタ２６２のサイズとダイオード接続ＮＭＯＳトランジスタ２４２のサイズは一緒に選択されても構わない。一般に、大きなキャパシタ２６２は小さいＮＭＯＳトランジスタ２４２に対して選択することができ、そして、逆もまた同様である。

図６は、スタックされたトランジスタで実装され、そして、ダイオードベースバイアスを有するパワーアンプ２０６の例示的な設計の概略図を示す。パワーアンプ２０６は、図４のパワーアンプ２０４内の全ての回路コンポーネントを含んでいるが、以下の違いがある。パワーアンプ２０６は、図４の固定抵抗器２３２、２３４および２３６の代わりに、可変抵抗器６３２、６３４および６３６を含んでいる。パワーアンプ２０６は、さらに、図４のバイアス回路２５０内の固定抵抗器２５２、２５４、２５６および２５８の代わりに、可変抵抗器６５２、６５４、６５６および６５８を含んでいる。

可変抵抗器６５２、６５４、６５６および６５８は、ＮＭＯＳトランジスタ２１２、２１４および２１６の望ましいバイアス電圧を得るために、例えば、ＩＣプロセス、温度、電源電圧などのばらつきを中和するために、調整することができる。可変抵抗器６３２、６３４および６３６は、関連付けられたダイオード接続ＮＭＯＳトランジスタに起因する各ＮＭＯＳトランジスタのゲイン改善の程度を変えるために、（例えば、個別に）調整されても構わない。これは、パワーアンプ２０６の全体のゲインおよび直線性を改善する可能性がある。

図３、４および６は、スタック結合された三つのＮＭＯＳトランジスタを有するパワーアンプの例示的な設計を示す。一般に、本明細書に記載の技術は、任意の数のスタック結合されたトランジスタ（例えば、二つ、三つ、四つ、またはそれ以上のトランジスタ）を有するアンプに使用することができる。ダイオードベースバイアスは、スタック内の少なくとも一つのトランジスタに使用することができる。例えば、ダイオードベースバイアスは、（例えば、図３に示すように）スタック内のゲイントランジスタだけに、または、（例えば、図４に示すように）スタック内の各トランジスタに使用することができる。

図３、４および６は、ダイオードベースバイアスのためにダイオード接続ＮＭＯＳトランジスタが使用されている例示的な設計を示している。他の例示的な設計では、ダイオード接続されたPチャネル金属酸化膜半導体（ＰＭＯＳ）トランジスタをダイオードベースバイアスに使用することができる。例えば、図３において、ダイオード接続ＮＭＯＳトランジスタ２４２は、ソースがノードＡに結合され、そして、ゲートおよびドレインが抵抗器２３２に結合されたダイオード接続ＰＭＯＳトランジスタに置き換えてもよい。いくつかの他の例示的な設計では、ＰＩＮダイオードはダイオードベースバイアスに使用することができる。例えば、図３において、ダイオード接続ＮＭＯＳトランジスタ２４２は、アノードがノードＡに結合され、カソードが抵抗器２３２に結合されたＰＩＮダイオードに置き換えてもよい。ダイオードベースバイアスはまた、他の回路部品で実装されても構わない。

図３、４および６は、ＮＭＯＳトランジスタで実装されたパワーアンプの例示的な設計を示す。一般に、本明細書に記載の技術は、様々なタイプのトランジスタで実装されたアンプに使用することができる。例えば、ダイオードベースバイアスは、ＰＭＯＳトランジスタ、バイポーラ接合トランジスタ（ＢＪＴ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、ガリウム砒素（ＧａＡｓ）トランジスタなどで実装されたアンプに使用することができる。前記技術はまた、相補型金属酸化膜半導体（ＣＭＯＳ）、シリコン・オン・インシュレータ（ＳＯＩ）などの様々なＩＣプロセス技術で製造された増幅器に使用することができる。

スタックされたトランジスタで実装され、ダイオードベースバイアスを有する（例えば、図に３、４および６に示された）アンプは、他のアンプに比べていくつかの利点を持ち得る。ダイオードベースバイアスは、簡単で便利なアナログ回路に基づいて線形化を提供することができる。ダイオードベースバイアスは、ＤＣバイアスパス内にダイオードを有するスタック内の各トランジスタに対して、ＤＣバイアス電圧を増加することができ、そして、高入力ＲＦパワーでのＲＦゲインを増加することができる。ダイオードベースバイアスは、上述の他の利点を提供することができるアンプの直線性を、大幅に向上することができる。

ダイオードベースバイアスは、消費電流を削減しながら、直線性を向上することができる。アンプは、より高いゲイン（higher gain）とより良好な直線性を得るために、より多くの電流でバイアスされても構わない。しかしながら、アンプは、より高いゲインが必要とされていない時でさえ、例えば、低入力ＲＦパワー時、より多くのバイアス電流を常に消費してしまう。ダイオードベースバイアスは、高入力ＲＦパワーのために必要なときだけ多くのバイアス電流が使用されるように、高入力ＲＦ電力でゲインを動的に増加することができる。

図７は、ダイオードベースバイアス有りおよび無しのパワーアンプの直線性性能のプロットを示す。図７において、横軸は、ｄＢｍの単位で与えられる、出力パワーレベル（Ｐｏｕｔ）を示す。縦軸は、ｄＢｃ／３０ｋＨｚの単位で与えられる、ＡＣＰＲを示す。プロット７１０は、ダイオードベースバイアス無しのパワーアンプのＡＣＰＲを示す。プロット７２０は、ダイオードベースバイアス有りのパワーアンプのＡＣＰＲを示す。図７に示されるように、ＡＣＰＲは、ダイオードベースバイアスの使用により、全ての出力パワーレベルにまたがって向上させることができる。

バイアスダイオードベース有りのパワーアンプは、いくつかの状況下で、有利に使用することができる。まず、パワーアンプは、効率を犠牲にすることなく、ＡＣＰＲまたは直線性を改善するために、使用することができる。例えば、図７の２３ｄＢｍの出力パワーレベルで、ＡＣＰＲは、ダイオードベースバイアス無しでは約−５０ｄＢｃ／３０ｋＨｚであり、そして、ダイオードベースバイアス有りでは約−５２ｄＢｃ／３０ｋＨｚである。出力電力レベルが同じであるため、両方のケースで効率は同じで構わない。しかしながら、より良いＡＣＰＲは、ダイオードベースバイアスで得ることができる。第二に、パワーアンプは、より優れた効率でもって同じＡＣＰＲまたは直線性を達成するために使用することができる。例えば、図７の−５０ｄＢｃ／３０ｋＨｚのＡＣＰＲレベルで、出力パワーレベルは、ダイオードベースバイアス無しでは約２３ｄＢｍ、ダイオードベースバイアス有りでは約２３．５ｄＢｍである。効率は、通常、より高い出力電力レベルでより高くなる。パワーアンプは、直線性と効率との間のトレードオフに基づいて設計されても構わない。いったんパワーアンプが設計されたら、それは所望の出力電力レベルを得るために動作させられ得る。それで、この出力電力レベルでのパワーアンプの直線性および効率性はパワーアンプの設計に依存し得る。

例示的な設計において、装置（例えば、無線デバイス、集積回路など）は、アンプ（例えば、パワーアンプ）を具備しても構わない。前記アンプは、スタック結合された複数のトランジスタ（例えば、図３または４のダイオード接続ＮＭＯＳトランジスタ２１２、２１４および２１６）、および、少なくとも一つのダイオード（例えば、図３のダイオード接続したＮＭＯＳトランジスタ２４２または図４のダイオード接続したＮＭＯＳトランジスタ２４２、２４４および２４６）を具備しても構わない。前記複数のトランジスタは、入力信号を受信して増幅することができ、そして、出力信号を提供することができる。前記少なくとも一つのダイオードは、動作可能なようにスタック内の少なくとも一つトランジスタに（例えば、間接的に）結合されても構わない。各ダイオードは、スタック内の関連付けられているトランジスタに、可変バイアス電圧（例えば、図３のＶｇ１）を提供し得る。

例示的な設計において、単一ダイオードは、例えば、図３に示されるような、スタック内の単一トランジスタに、動作可能なように結合されても構わない。単一トランジスタは、入力信号を受信し、そして、入力信号に対しての信号ゲインを提供するゲイントランジスタでも構わない。別の例示的な設計においては、一つのダイオードは、例えば、図４に示されるような、スタック内の各トランジスタに、動作可能なように結合されても構わない。一般に、一つまたは複数のダイオードは、スタック内の全てまたは一部のトランジスタに、動作可能なように結合されても構わない。いずれにせよ、各ダイオードは、高入力パワーではダイオード の両端（across）より低い電圧降下（lower voltage drop）を有することができ、そして、高入力パワーでは関連付けられたトランジスタにより高いバイアス電圧（higher bias voltage）を提供することができる。前記少なくとも一つのダイオードに動作可能なように結合された前記少なくとも一つのトランジスタは、前記少なくとも一つのダイオードからのより高いバイアス電圧に起因して、高入力パワーで高いゲインを持つことができる。

アンプは、さらに、スタック内の少なくとも一つのトランジスタと少なくとも一つのダイオードとの間に結合された、少なくとも一つの抵抗器（例えば、抵抗器２３２、２３４および２３６）を具備しても構わない。各抵抗器は、（例えば、図３および４に示されるような）固定抵抗器でも構わないし、または、（例えば、図６に示されるような）可変抵抗器でも構わない。

アンプは、さらに、ラダー結合された（coupled in a ladder）複数の抵抗器（例えば、図３および４の抵抗器２５２から２５８）を具備しても構わない。複数の抵抗器は、スタック内の複数のトランジスタに対しての複数のバイアス電圧（例えば、Ｖｂｉａｓ１、Ｖｂｉａｓ２およびＶｂｉａｓ３）を提供することができる。少なくとも一つのダイオードは、ラダー内の少なくとも一つの抵抗器に結合されても構わない。前記複数の抵抗器は、例えば、ＩＣプロセス、温度、電源電圧などのばらつきに対処するために、調整可能なバイアス電圧を提供するための少なくとも一つの可変抵抗器を具備しても構わない。アンプは、さらに、ラダー内の複数の抵抗器に結合される複数のキャパシタ（例えば、図３および４のキャパシタ２６２、２６４および２６６）を具備しても構わない。各キャパシタは、スタック内の関連したトランジスタのゲートから見て低インピーダンスを提供しても構わない。

例示的な設計において、複数のトランジスタは、ＭＯＳトランジスタ、例えば、図３および４に示されるようなＮＭＯＳトランジスタ、または、ＰＭＯＳトランジスタを具備しても構わない。前記複数のトランジスタはまた、他のタイプのトランジスタで実装されても構わない。例示的な設計において、前記少なくとも一つのダイオードは、ダイオードとして結合して結合された、少なくとも一つのＮＭＯＳトランジスタを具備しても構わない。前記少なくとも一つのダイオードはまた、他のタイプのダイオードで実装されても構わない。

例示的な設計において、集積回路はアンプ（例えば、パワーアンプ）を具備しても構わない。前記アンプは、スタック結合された複数のＭＯＳトランジスタと、少なくとも一つのダイオード接続ＭＯＳトランジスタとを具備しても構わない。前記複数のＭＯＳトランジスタは、入力信号を受信して増幅し、そして、出力信号を提供しても構わない。前記少なくとも一つのダイオード接続ＭＯＳトランジスタは、スタック内の少なくとも一つのＭＯＳトランジスタに動作可能なように結合されても構わない。各ダイオード接続ＭＯＳトランジスタは、スタック内の関連付けられているＭＯＳトランジスタに可変バイアス電圧を提供しても構わない。例示的な設計において、例えば、図３に示されるように、単一のダイオード接続ＭＯＳトランジスタが、スタック内の単一のＭＯＳトランジスタ（例えば、ゲインＭＯＳトランジスタ）に動作可能なように結合されても構わない。別の例示的な設計においては、例えば、図４に示すように、一つのダイオード接続ＭＯＳトランジスタが、スタック内の各ＭＯＳトランジスタに動作可能なように結合されても構わない。アンプは、さらに、少なくとも一つのダイオード接続ＭＯＳトランジスタと、スタック内の少なくとも一つのＭＯＳトランジスタとの間に結合された、少なくとも一つの抵抗器を具備しても構わない。

図８は、信号を増幅するためのプロセス８００の例示的な設計を示す。入力信号は、出力信号を取得するために、スタック結合された複数のトランジスタで増幅されても構わない（ブロック８１２）。スタック内の複数のトランジスタのバイアス電圧に対しての複数のバイアス電圧は、例えば、ラダー内に結合された複数の抵抗器で生成しても構わない（ブロック８１４）。スタック内の少なくとも一つのトランジスタに対しての少なくとも一つの可変バイアス電圧は、少なくとも一つのダイオードに基づいて、発生されても構わない（ブロック８１６）。例示的な設計において、スタック内の単一トランジスタに対しての単一可変バイアス電圧は、単一ダイオードおよび抵抗器ラダーからの固定バイアス電圧に基づいて、発生されても構わない。別の例示的な設計においては、スタック内の複数のトランジスタに対しての複数の可変バイアス電圧は、複数のダイオード、スタック内の各トランジスタに対しての一つの可変バイアス電圧に基づいて、発生されても構わない。スタック内の少なくとも一つのトランジスタからの漏れは、少なくとも一つのトランジスタと少なくとも一つのダイオードとの間に結合された、少なくとも一つの抵抗器で、制御（例えば、低減）することができる（ブロック８１８）。

本明細書中に記載のアンプは、ＩＣ、アナログＩＣ、ＲＦＩＣ、ミックスド・シグナルＩＣ、ＡＳＩＣ、プリント回路基板（ＰＣＢ）、電子デバイスなどで実装しても構わない。アンプはまた、ＣＭＯＳ、ＮＭＯＳ、ＰＭＯＳ、ＢＪＴ、バイポーラＣＭＯＳ（ＢｉＣＭＯＳ）、シリコンゲルマニウム（ＳｉＧｅ）は、ＧａＡｓなどの様々なＩＣプロセス技術で作製されても構わない。

本明細書に記載の増幅器を実装するデバイスは、スタンドアロンのデバイスであっても構わないし、または、大規模なデバイスの一部であっても構わない。デバイスは、（ｉ）スタンドアロンＩＣ、（ｉｉ）データおよび／または命令を格納するためのメモリＩＣを含むことができる一つまたは複数のＩＣのセット、（iii）ＲＦ受信機（ＲＦＲ）またはＲＦトランスミッタ／レシーバ（ＲＴＲ）などのＲＦＩＣ、（ｉｖ）ＡＳＩＣなどの移動局モデム（ＭＳＭ）、（ｖ）他のデバイス内に埋め込むことができるモジュール、（ｖｉ）レシーバ、携帯電話、無線デバイス、ハンドセットまたはモバイルユニット、（ｖｉｉ）その他でも構わない。

１つまたは複数の例示的な設計において、説明した機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せの形で実装されても構わない。ソフトウェアの形で実装される場合、それらの機能は、コンピュータ読取り可能媒体上の１つまたは複数の命令またはコードとして記憶または転送される。コンピュータ読取り可能媒体は、コンピュータストレージ媒体、および、ある場所から別の場所へのコンピュータプログラムの転送を容易にする任意の通信媒体の両方を含んでいる。ストレージ媒体は、コンピュータによってアクセスされることができる任意の利用可能な媒体とすることができる。例として、限定するものではないが、そのようなコンピュータストレージ媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭもしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気ストレージデバイス、または、命令もしくはデータ構造の形態で望ましいプログラムコードを搬送もしくは記憶するために使用でき、かつ、コンピュータによってアクセスされることができる他の任意の媒体を備えることができる。また、いかなる接続（connection）もコンピュータ読取り可能媒体と適切に呼ばれる。例えば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア(twisted pair)、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、マイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、そのときには同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、マイクロ波などのワイヤレス技術は、媒体の定義の中に含まれる。ここにおいて使用されるようなディスク(Disk)およびディスク(disc)は、コンパクトディスク(compact disc)（ＣＤ）、レーザーディスク（登録商標）(laser disc)、光ディスク(optical disc)、デジタル多用途ディスク(digital versatile disc)（ＤＶＤ）、フロッピー（登録商標）ディスク、およびブルーレイディスク(blu-ray disc)を含み、ここでディスク(disks)は通常、データを磁気的に再生するが、ディスク(discs)は、レーザを用いて光学的にデータを再生する。上記の組合せもまた、コンピュータ読取り可能媒体の範囲内に含まれるものとする。

任意の当業者に本開示の実施または使用を可能とするために、本開示の先の説明は提供されている。本開示に対する種々の修正は当業者には容易に明らかであろうし、そして、本明細書で規定される一般的な原理は、本開示の範囲から逸脱することなく、他の変更に適用することができる。したがって、本開示は、本明細書で述べた例および設計に限定することを意図しているのではなくて、本明細書に開示された原理および新規な特徴に矛盾しない、最も広い範囲に一致するべきである。

Claims (25)

1. スタック内に結合され（coupled in a stack）、入力信号を受信および増幅し、そして、出力信号を提供する複数のトランジスタ、および
   前記スタック内の少なくとも一つのトランジスタに動作可能なように結合された（operatively coupled）少なくとも一つのダイオード、各ダイオードは前記スタック内の関連したトランジスタに可変バイアス電圧を提供する
   を具備してなる増幅器を具備してなる装置。
2. 前記少なくとも一つのダイオードは、前記スタック内の単一のトランジスタに動作可能なように結合された単一のダイオードを具備してなり、前記単一のトランジスタは、入力信号を受信し、そして、前記入力信号に対しての信号ゲインを提供する請求項１の装置。
3. 前記少なくとも一つのダイオードは、前記スタック内の各トランジスタに対して一つのダイオードを具備してなり、各ダイオードは前記スタック内の関連したトランジスタに動作可能なように結合される請求項１の装置。
4. 各ダイオードは、高入力パワーでは前記ダイオードの両端（across the diode）で低電圧降下（lower voltage drop）を有し、そして、高入力パワーでは前記関連したトランジスタにより高バイアス電圧（higher bias voltage）を提供する請求項１の装置。
5. 前記少なくとも一つのトランジスタは、前記少なくとも一つのダイオードからの高バイアス電圧に起因して、高入力パワーでは高ゲイン（higher gain）を有する請求項４の装置。
6. 前記増幅器は、さらに、前記スタック内の前記少なくとも一つトランジスタと前記少なくとも一つのダイオードとの間に結合された少なくとも一つの抵抗器を具備してなる請求項１の装置。
7. 前記少なくとも一つのダイオードはおのおの可変抵抗器である請求項６の装置。
8. 前記増幅器は、ラダー内に結合され（coupled in a ladder）、そして、前記スタック内の前記複数のトランジスタに対して複数のバイアス電圧を提供するための、複数の抵抗器をさらに具備してなり、前記少なくとも一つのダイオードは前記ラダー内の少なくとも一つの抵抗器に接続される請求項１の装置。
9. 前記複数の抵抗器は、前記複数のバイアス電圧うちの少なくとも一つの調整可能なバイアス電圧（adjustable bias voltage）を提供するための少なくとも一つの可変抵抗器を具備してなる請求項８の装置。
10. 前記増幅器は、前記ラダー内の前記複数の抵抗器に結合された複数のキャパシタ、前記スタック内の各トランジスタに対しての一つのキャパシタをさらに具備してなり、各キャパシタは前記スタック内の関連したトランジスタのゲートから見て低インピーダンスを提供する請求項８の装置。
11. 前記複数のトランジスタは、金属酸化膜半導体（ＭＯＳ）トランジスタを具備してなる請求項１の装置。
12. 前記複数のトランジスタは、Ｎチャネル金属酸化膜半導体（ＮＭＯＳ）トランジスタを具備してなる請求項１の装置。
13. 前記少なくともダイオードは、各々がダイオードのように結合された少なくとも一つのＮＭＯＳトランジスタを具備してなる請求項１２の装置。
14. 前記増幅器は、前記スタック内に結合された少なくとも三つのトランジスタを具備してなる請求項１の装置。
15. 前記アンプは、入力無線周波数（ＲＦ）信号を受信し、そして、出力ＲＦ信号を提供するためのパワーアンプである請求項１の装置。
16. スタック内に結合され（coupled in a stack）、入力信号を受信および増幅し、そして、出力信号を提供する複数の金属酸化膜半導体（ＭＯＳ）トランジスタ、および
    前記スタック内の少なくとも一つのＭＯＳトランジスタに動作可能なように結合された少なくとも一つのダイオード結合（diode-connected）ＭＯＳトランジスタ、各ダイオード結合ＭＯＳトランジスタは前記スタック内の関連したＭＯＳトランジスタに可変バイアス電圧を提供する
    を具備してなる増幅器を具備してなる集積回路。
17. 前記少なくとも一つのダイオード結合ＭＯＳトランジスタは、前記スタック内の単一のＭＯＳトランジスタに動作可能なように結合された単一のダイオード結合ＭＯＳトランジスタを具備してなり、前記単一のＭＯＳトランジスタは入力信号を受信し、そして、前記入力信号に対しての信号ゲインを提供する請求項１６の集積回路。
18. 前記少なくとも一つのダイオード結合ＭＯＳトランジスタは、前記スタック内の各ＭＯＳトランジスタに対して一つのダイオード結合ＭＯＳトランジスタを具備してなり、各ダイオード結合ＭＯＳトランジスタは前記スタック内の関連したＭＯＳトランジスタに動作可能なように結合される請求項１６の集積回路。
19. 前記増幅器は、さらに、前記少なくとも一つのダイオード結合ＭＯＳトランジスタと前記スタック内の前記少なくとも一つＭＯＳトランジスタとの間に結合された少なくとも一つの抵抗器を具備してなる請求項１６の集積回路。
20. 入力信号を増幅する方法であって、
    出力信号を取得するために、スタック内に結合された（coupled in a stack）複数のトランジスタで前記入力信号を増幅すること、および
    前記スタック内の少なくとも一つのトランジスタに対して少なくとも一つの可変バイアス電圧を少なくとも一つのダイオードに基づいて発生すること
    を具備してなる方法。
21. 前記少なくとも一つの可変バイアス電圧を発生することは、前記スタック内の単一のトランジスタに対して単一の可変バイアス電圧を単一のダイオードに基づいて発生することを具備してなり、前記単一のトランジスタは、入力信号を受信し、そして、前記入力信号に対しての信号ゲインを提供する請求項２０の方法。
22. 前記少なくとも一つの可変バイアス電圧を発生することは、複数のダイオードに基づいて、前記スタック内の複数のトランジスタに対しての複数の可変バイアス電圧、前記スタック内の各トランジスタに対しての一つの可変バイアス電圧を発生することを具備してなる請求項２０の方法。
23. 前記少なくとも一つのトランジスタと前記少なくとも一つのダイオードとの間に結合された少なくとも一つの抵抗器で、前記スタック内の前記少なくとも一つのトランジスタからの漏れ（leakage）を制御することをさらに具備してなる請求項２０の方法。
24. ラダー内に結合された（coupled in a ladder）複数の抵抗器で、前記スタック内の複数のトランジスタに対して複数のバイアス電圧を発生することをさらに具備してなる請求項２０の方法。
25. 入力信号を増幅するための装置であって、
    出力信号を取得するために前記入力信号を増幅するための手段、前記増幅するための手段は、スタック内に結合された複数のトランジスタを具備すること、および
    前記スタック内の少なくとも一つのトランジスタに対して少なくとも一つの可変バイアス電圧を発生するための手段、前記発生するための手段は、前記スタック内の前記少なくとも一つのトランジスタに動作可能なように結合された少なくとも一つのダイオードを具備すること。

Images