KR101431925B1 - 입력 신호를 증폭하는 장치, 직접회로 및 방법 - Google Patents

입력 신호를 증폭하는 장치, 직접회로 및 방법 Download PDF

Info

Publication number
KR101431925B1
KR101431925B1 KR1020127006959A KR20127006959A KR101431925B1 KR 101431925 B1 KR101431925 B1 KR 101431925B1 KR 1020127006959 A KR1020127006959 A KR 1020127006959A KR 20127006959 A KR20127006959 A KR 20127006959A KR 101431925 B1 KR101431925 B1 KR 101431925B1
Authority
KR
South Korea
Prior art keywords
diode
stack
transistor
coupled
input signal
Prior art date
Application number
KR1020127006959A
Other languages
English (en)
Other versions
KR20120061894A (ko
Inventor
위 자오
나단 엠 플레처
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20120061894A publication Critical patent/KR20120061894A/ko
Application granted granted Critical
Publication of KR101431925B1 publication Critical patent/KR101431925B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0283—Reducing the number of DC-current paths
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

증폭기들의 선형성을 개선시키는 기술들이 설명되었다. 예시적인 설계에서, 증폭기 (예를 들어, 파워 증폭기) 는 적층으로 커플링된 복수의 트랜지스터들 및 적어도 하나의 다이오드를 포함할 수도 있다. 복수의 트랜지스터들은 입력 신호를 수신 및 증폭하고, 출력 신호를 제공할 수도 있다. 적어도 하나의 다이오드는 적층 내의 적어도 하나의 트랜지스터에 동작가능하게 커플링될 수도 있다. 각각의 다이오드는 적층 내의 연관된 트랜지스터에 가변 바이어스 전압을 제공할 수도 있다. 각각의 다이오드는 높은 입력 파워에서 다이오드 양단에 보다 낮은 전압 강하를 가질 수도 있고, 높은 입력 파워에서 연관된 트랜지스터에 보다 높은 바이어스 전압을 제공할 수도 있다. 적어도 하나의 트랜지스터는, 적어도 하나의 다이오드로부터 생긴 보다 높은 바이어스 전압으로 인해, 높은 입력 파워에서 보다 높은 이득을 가질 수도 있다. 보다 높은 이득은 증폭기의 선형성을 개선시킬수도 있다.

Description

입력 신호를 증폭하는 장치, 직접회로 및 방법 {METHOD, INTEGRATED CIRCUIT AND APPARATUS FOR AMPLIFYING AN INPUT SIGNAL}
35 U.S.C. §119 하의 우선권 주장
본 특허 출원은 양수인에게 양도되고 본원에 참고문헌으로 명시적으로 포함되는, 발명의 명칭을 "DIODE BASED BIAS CIRCUIT FOR STACKED PA"로 하는, 2009년 8월 19일 출원된 미국 가출원 제 61/235,317 호를 우선권으로 주장한다.
분야
본 출원은 일반적으로 전자 기술에 관한 것이고, 더욱 상세하게는 증폭기에 관한 것이다.
증폭기들은 신호 증폭을 제공하기 위해 보통 다양한 전자 장치에 사용된다. 다른 종류의 증폭기들은 다른 용도들로 이용 가능하다. 예를 들어, 휴대 전화와 같은 무선 통신 장치는 양방향 통신을 위해 송신기 및 수신기를 포함할 수도 있다. 송신기는 구동 증폭기 (DA) 및 파워 증폭기 (PA) 를 포함할 수도 있고, 수신기는 저잡음 증폭기 (LNA) 를, 그리고 송신기와 수신기는 가변 이득 증폭기 (VGA) 를 포함할 수도 있다.
파워 증폭기에 있어서 선형성은 중요한 설계 목표다. 파워 증폭기는 요구되는 선형성을 충족시키기 위해 충분히 큰 트랜지스터들을 이용하고, 적절한 바이어싱을 적용하여 설계될 수도 있다. 파워 증폭기는 여분의 선형성 마진을 가질 수도 있는데, 이를 통해 파워 증폭기의 효율을 향상시키고 전류 소비를 줄일 수도 있다. 여분의 선형성 마진은 트랜지스터 크기를 줄이는데 사용될 수도 있고, 칩의 가격뿐만 아니라 공간의 절약을 이끌어낼 수도 있다. 따라서 좋은 선형성을 갖는 파워 증폭기가 매우 바람직할 수도 있다.
도 1 은 무선 통신 장치의 블록 다이어그램을 도시한다.
도 2 는 적층된 트랜지스터들로 이루어진 파워 증폭기를 도시한다.
도 3 및 도 4 는 적층된 트랜지스터들 및 다이오드-기반 바이어싱을 갖는 2 개의 파워 증폭기들을 도시한다.
도 5a 및 5b 는 다이오드-기반 바이어싱이 있는 경우 및 없는 경우의 게이트-소스 전압 및 트랜지스터의 이득에 대한 플롯을 도시한다.
도 6 은 적층된 트랜지스터들 및 다이오드-기반 바이어싱을 갖는 다른 파워 증폭기를 도시한다.
도 7 은 다이오드-기반 바이어싱이 있는 경우 및 없는 경우의 파워 증폭기의 성능에 대한 플롯을 도시한다.
도 8 은 신호를 증폭하는 프로세스를 도시한다.
후술되는 상세한 설명은 본 개시의 예시적 설계의 설명으로서 의도된 것이며 본 개시가 실시될 수 있는 유일한 예시적인 설계를 나타내도록 의도된 것은 아니다. 본원에서, 단어 "예시적인"은 "예, 예시 또는 예증으로서 역할을 하는 것"을 의미한다. 여기에서 "예시적으로" 설명되는 임의의 설계는, 다른 설계들에 비해 반드시 바람직하거나 유익한 것으로 해석될 필요는 없다. 상세한 설명은 본 발명의 예시적 설계들의 완전한 이해를 제공하기 위한 구체적인 상세를 포함한다. 본 발명의 예시적 설계들은 이러한 구체적인 상세 없이도 실시될 수도 있음은 당업자에게 자명할 것이다. 일부 실례에서, 널리 공지된 구조 및 장치는 여기에 나타낸 예시적 설계들의 신규성을 모호하게 하지 않기 위해서 블록 다이어그램 형태로 도시된다.
본원에는 증폭기의 선형성을 개선시키는 기술에 대해 설명되어 있다. 이 기술들은 파워 증폭기들, 구동 증폭기들, LNA들, VGA들 등 다양한 종류의 증폭기들에 사용될 수도 있다. 이 기술들은 무선 통신 장치들, 휴대 전화들, 휴대 정보 단말기 (PDA) 들, 휴대용 기기들, 무선 모뎀들, 휴대용 컴퓨터들, 무선 전화들, 블루투스 장치들, 소비자 전자 장치들 등과 같은 다양한 전자 기기들에 사용될 수도 있다. 이하에서는, 명확성을 위해 무선 통신 장치에 사용되는 증폭기들을 위한 기술의 사용에 대해 설명한다.
도 1 은 무선 통신 장치 (100) 의 예시적인 설계의 블록 다이어그램을 도시한다. 이러한 예시적인 설계에서, 무선 장치 (100) 는 데이터 프로세서 (110) 와 트랜시버 (120) 를 포함한다. 트랜시버 (120) 는 양방향 무선 통신을 지원하는 송신기 (130) 와 수신기 (150) 를 포함한다. 일반적으로, 무선 장치 (100) 는 임의의 개수의 통신 시스템들과 임의의 개수의 주파수 대역들에 대하여 임의의 개수의 송신기들과 임의의 개수의 수신기들을 포함한다.
송신 경로에서, 데이터 프로세서 (110) 는 송신될 데이터를 프로세싱하고 송신기 (130) 에 아날로그 출력 신호를 제공한다. 송신기 (130) 에서, 그 아날로그 출력 신호는 증폭기 (Amp) (132) 에 의해 증폭되고, 디지털-아날로그 변환에 의해 생긴 이미지를 제거하기 위해 저역통과 필터 (134) 를 통해 필터링 되고, VGA (136) 에 의해 증폭되고, 믹서 (138) 에 의해 기저대역으로부터 라디오 주파수 (RF) 로 업컨버팅 된다. 업컨버팅된 신호는 필터 (140) 에 의해 필터링되고, 나아가 구동 증폭기 (142) 와 파워 증폭기 (144) 에 의해 증폭되고, 스위치들/듀플렉서들 (146) 을 거쳐, 안테나 (148) 를 통해 송신된다.
수신 경로에서, 안테나 (148) 는 기지국 및/또는 다른 송신국으로부터 신호를 수신하고 수신된 신호를 제공하는데, 이는 스위치들/듀플렉서들 (146) 을 거쳐 수신기 (150) 로 제공된다. 수신기 (150) 에서, 수신된 신호는 LNA (152) 에 의해 증폭되고, 대역통과 필터 (154) 에 의해 필터링되고, 믹서 (156) 에 의해 RF 로부터 기저대역으로 다운컨버팅된다. 다운컨버팅된 신호는 VGA (158) 에 의해 증폭되고, 저역통과 필터 (160) 에 의해 필터링되고, 증폭기 (162) 에 의해 증폭되어 아날로그 입력 신호를 획득하고, 이는 데이터 프로세서 (110) 로 제공된다.
도 1 은 직접-변환 구조를 구현하는 송신기 (130) 와 수신기 (150) 를 도시하는데, 이 직접-변환 구조에서의 주파수는 하나의 스테이지에서 RF 와 기저대역 사이에서 신호를 변환한다. 송신기 (130) 및/또는 수신기 (150) 는 슈퍼헤테로다인 (super-heterodyne) 구조 역시 구현할 수 있는데, 이 슈퍼헤테로다인 구조에서의 주파수는 RF 와 기저대역 사이에서 신호를 변환한다. 국부 발진기 (LO) 생성기 (170) 는 송신 및 수신 LO 신호를 생성하고 믹서들 (138 및 156) 에 각각 제공한다. 위상 고정 루프 (PLL) (172) 는 데이터 프로세서 (110) 로부터 제어 정보를 수신하고, 적절한 주파수에서 송신 및 수신 LO 신호를 생성하기 위해 제어 신호를 LO 생성기 (170) 에 제공한다.
도 1 은 트랜시버의 예시적인 설계를 도시한다. 일반적으로, 송신기 (130) 및 수신기 (150) 에서의 신호 컨디셔닝 (conditioning) 은 증폭기, 필터, 믹서 등의 하나 이상의 스테이지들에 의해 수행될 수도 있다. 이들 회로는 도 1 에 도시된 구성과는 다르게 배열될 수도 있다. 또한, 도 1 에 도시되지 않은 다른 회로들 역시 송신기 및 수신기에 사용될 수도 있다. 예를 들어, 도 1 에 있는 다양한 능동 회로들에 매칭되도록 매칭회로들이 이용될 수도 있다. 도 1 에 있는 일부 회로들은 생략될 수도 있다. 트랜시버 (120) 의 전체 또는 일부는 하나 이상의 아날로그 집적 회로 (IC) , RF IC (RFIC) , 혼합 신호 IC 등으로 구현될 수도 있다. 예를 들어, 송신기 (130) 내의 증폭기 (132) 에서부터 파워 증폭기 (144) 까지는 RFIC 로 구현될 수도 있다. 구동 증폭기 (142) 와 파워 증폭기 (144) 는 또한 RFIC 외부의 다른 IC 상에 구현될 수도 있다.
데이터 프로세서 (110) 는 무선 장치 (100) 의 다양한 기능들을 수행할 수도 있는데, 예를 들어, 송신 및 수신된 데이터를 프로세싱할 수도 있다. 메모리 (112) 는 데이터 프로세서 (110) 를 위해 프로그램 코드들 및 데이터를 저장할 수도 있다. 데이터 프로세서 (110) 는 하나 이상의 어플리케이션 특정 집적 회로 (ASIC) 및/또는 다른 IC 들로 구현될 수도 있다.
본원에서 설명된, 증폭기들의 선형성을 개선시키는 기술들은 도 1 에 도시된 증폭기들과 같은, 다양한 종류의 증폭기들을 위해 사용될 수도 있다. 명확성을 위해, 아래 설명의 대부분은, 예를 들어 도 1 의 파워 증폭기 (144) 와 같은, 파워 증폭기의 선형성을 개선시키는 것에 대한 것이다. 이 기술들은 높은 입력 RF 파워에서 선형성을 개선 시킬 필요가 있을 때 파워 증폭기의 바이어싱을 다양하게 할 수 있다.
도 2 는 적층된 트랜지스터들로 구현된 파워 증폭기 (200) 의 예시적인 설계의 도식적인 다이어그램을 도시한다. 도 2 에 도시된 예시적인 설계에서, 파워 증폭기 (200) 는 적층으로 커플링된 3 개의 N-채널 메탈 옥사이드 반도체 (NMOS) 트랜지스터들 (212, 214 및 216) 로 구현된다. NMOS 트랜지스터 (212) 는 저항 (232) 의 일단에 커플링된 게이트 및 회로 접지에 커플링된 소스를 가진다. NMOS 트랜지스터 (214) 는 저항 (234) 의 일단에 커플링된 게이트 및 NMOS 트랜지스터 (212) 의 드레인에 커플링된 소스를 가진다. NMOS 트랜지스터 (216) 는 저항 (236) 의 일단에 커플링된 게이트, NMOS 트랜지스터 (214) 의 드레인에 커플링된 소스, 및 출력 RF 신호 (RFout) 를 제공하는 드레인을 가진다. 저항들 (232, 234 및 236) 의 타단은 노드들 (A, B 및 C) 에 각각, 커플링된다. 커패시터 (224) 는 NMOS 트랜지스터 (214) 의 게이트와 회로 접지 사이에 커플링된다. 커패시터 (226) 는 NMOS 트랜지스터 (216) 의 게이트와 회로 접지 사이에 커플링된다. 부하 (218) 는 전원 (Vdd) 과 NMOS 트랜지스터 (216) 의 드레인 사이에 커플링된다. 부하 (218) 는 인덕터, 커패시터, MOS 트랜지스터, 및/또는 다른 회로들을 포함할 수도 있다. AC-커플링 커패시터 (222) 는 입력 RF 신호 (RFin) 를 수신하는 일단 및 NMOS 트랜지스터 (212) 의 게이트에 커플링된 타단을 가진다.
바이어스 회로 (250) 는 NMOS 트랜지스터 (212, 214 및 216) 를 위한 바이어스 전압을 생성한다. 도 2 에 도시된 예시적인 설계에서, 바이어스 회로 (250) 는 Vdd 와 회로 접지 사이에 있고 직렬로 커플링된 네 개의 저항들 (252, 254, 256 및 258) 에 의해 형성된 저항 래더 (ladder) 를 포함한다. 저항 (252) 의 상단은 노드 A 에 커플링되고 제 1 바이어스 전압 (Vbias1) 을 제공한다. 저항 (254) 의 상단은 노드 B 에 커플링되고 제 2 바이어스 전압 (Vbias2) 을 제공한다. 저항 (256) 위 상단은 노드 C 에 커플링되고 제 3 바이어스 전압 (Vbias3) 을 제공한다. 커패시터들 (262, 264 및 266) 은 노드들 A, B 및 C 에 각각 커플링된 일단을 가지고, 회로 접지에 커플링된 타단을 가진다.
NMOS 트랜지스터 (212) 는 RFin 신호에 대해 신호 증폭을 제공하는 이득 트랜지스터이다. NMOS 트랜지스터 (214 및 216) 는 신호증폭 뿐만이 아니라 RFout 신호를 위한 신호 구동도 제공한다. 개선된 신뢰도는 적층으로 커플링된 다수의 NMOS 트랜지스터들을 이용하여 달성될 수도 있다. RFout 신호는 각각의 NMOS 트랜지스터의 브레이크다운 전압을 초과할 수도 있는 큰 전압 스윙을 가질 수도 있다. RFout 신호의 전압 스윙은 NMOS 트랜지스터들 (212, 214 및 216) 에 걸쳐 거의 동등하게 분할 또는 분배될 수도 있다. 각각의 NMOS 트랜지스터는 전압 스윙의 부분만을 관찰할 수도 있는데, 이는 좋은 정확도를 달성하기 위해 NMOS 트랜지스터의 브레이크다운 전압보다 적어야 한다. 깊은 서브-마이크론 IC 프로세스들로 제작되고 낮은 브레이크다운 전압들을 가지는 트랜지스터들로 구현된, 고주파수 증폭기들에 대해 적층된 트랜지스터들의 사용이 특히 바람직하다. 적층된 트랜지스터들은 신뢰도를 향상시키기 위해 브레이크다운 전압을 필수적으로 배가시킬 수 있다.
저항들 (232, 234 및 236) 은 NMOS 트랜지스터들 (212, 214 및 216) 에 대해 각각 분리를 제공한다. 저항들 (232, 234 및 236) 은 NMOS 트랜지스터들 (212, 214 및 216) 로부터 바이어스 회로 (250) 까지 너무 많은 RF 신호가 누설되어 파워 증폭기 (200) 의 이득을 낮추는 원인이 될 수도 있는 것을 방지한다. 저항들 (232, 234 및 236) 은 (도 2 에 도시된 바와 같이) 고정된 값들을 가질 수도 있고 또는 조절 가능한 값들 (도 2 에는 도시되지 않음) 을 가질 수도 있다. 두 경우 모두, NMOS 트랜지스터들 (212, 214 및 216) 과 바이어스 회로 (250) 사이에서 바람직한 양의 분리를 제공하기 위해 저항들 (232, 234 및 236) 의 값들이 선택될 수도 있다. 커패시터들 (224 및 226) 은 NMOS 트랜지스터들 (214 및 216) 의 게이트들에 각각 적절한 RF 신호 강도를 제공한다.
바이어스 회로 (250) 는 NMOS 트랜지스터들 (212, 214 및 216) 을 위해 적절한 바이어스 전압들을 생성한다. 저항들 (252, 254, 256 및 258) 은 NMOS 트랜지스터들 (212, 214 및 216) 에 요망되는 Vbias1, Vbias2 및 Vbias3 전압들을 얻기 위해 각각 선택될 수도 있는데, 예를 들어, NMOS 트랜지스터들을 위해 요망되는 이득을 얻고 NMOS 트랜지스터들에 걸쳐 요망되는 전압 분할을 달성하기 위해 선택될 수도 있다. 커패시터들 (262, 264 및 266) 은 NMOS 트랜지스터들 (212, 214 및 216) 의 게이트들에서 바이어스 회로 (250) 를 바라본, 낮은 RF 임피던스를 각각 제공한다. 커패시터들 (262, 264 및 266) 의 크기는 NMOS 트랜지스터들 (212, 214 및 216) 로부터 누설된 RF 신호들에 대해 요망되는 임피던스를 제공하도록 선택될 수도 있다.
도 2 는 파워 증폭기 (200) 내의 NMOS 트랜지스터들을 위해 바이어스 전압들을 생성하는 저항 래더를 구현하는 바이어스 회로 (250) 의 예시적인 설계를 도시한다. 바이어스 회로는 파워 증폭기를 위해 요망되는 바이어스 전압들을 생성할 수 있는 다른 예시적인 설계들로 구현될 수도 있다.
도 2 는 적층으로 커플링된 3 개의 NMOS 트랜지스터들로 이루어진 파워 증폭기 (200) 의 예시적인 설계를 도시한다. 일반적으로, 파워 증폭기는 적층으로 커플링된 임의의 개수의 NMOS 트랜지스터들로 구현된다. 적층으로 커플링되는 NMOS 트랜지스터들의 개수는 예상되는 RFout 신호의 최대 전압 스윙, 각 NMOS 트랜지스터의 브레이크다운 전압, 및/또는 다른 요소들에 기초하여 결정될 수도 있다.
파워 증폭기 (200) 는 작은 브레이크다운 전압을 가지는 NMOS 트랜지스터들을 이용하여 큰 RFout 신호를 다룰 수도 있다. 그러나, 파워 증폭기 (200) 는 어떤 동작 시나리오들에서는 비교적 열악한 선형성 성능을 가질 수도 있다. NMOS 트랜지스터 (212) 의 이득은 통상적으로 높은 입력 RF 파워에서 감소한다. NMOS 트랜지스터 (212) 의 더 낮은 이득은 높은 입력 RF 파워에서의 파워 증폭기 (200) 의 선형성을 더 좋지 않게 만들 수도 있으며, 이는 바람직하지 않을 수도 있다.
도 3 은 적층된 트랜지스터들로 구현되고 이득 트랜지스터를 위한 다이오드-기반 바이어싱을 가지는, 파워 증폭기 (202) 의 예시적인 설계의 도식적인 다이어그램을 도시한다. 파워 증폭기 (202) 는 위의 도 2 의 파워 증폭기 (200) 에 대해 전술된 바와 같이 커플링되는, NMOS 트랜지스터들 (212, 214 및 216), 부하 (218), 커패시터들 (222, 224 및 226), 저항들 (232, 234 및 236), 및 바이어스 회로 (250) 를 포함한다. 파워 증폭기 (202) 는 다이오드 구성으로 커플링된 NMOS 트랜지스터 (242) 를 더 포함한다. NMOS 트랜지스터 (242) 는 드레인에 커플링된 게이트와 노드 A 에 커플링된 드레인을 가진다. 저항 (232) 은 NMOS 트랜지스터 (212) 의 게이트에 커플링된 일단과 NMOS 트랜지스터 (242) 의 소스에 커플링된 타단을 가진다. NMOS 트랜지스터 (242) 는 대칭적 구조로 구현될 수도 있고, NMOS (242) 트랜지스터의 소스와 드레인은 교환이 가능할 수도 있다.
다이오드-연결된 NMOS 트랜지스터 (242) 는 Vgs_diode1 의 게이트-소스 전압을 가진다. 저항 (232) 양단의 전압 강하는 무시될 수도 있다. NMOS 트랜지스터 (212) 의 게이트 전압 (Vg1) 은 다음과 같이 표현될 수도 있다;
Vg1 = Vbias1 - Vgs_diode1. 식 (1)
다이오드-연결된 NMOS 트랜지스터 (242) 의 Vgs_diode1 전압은 입력 RF 파워에 종속적이다. NMOS 트랜지스터 (212) 로부터 바이어스 회로 (250) 로 누설되는 RF 전류의 양은 입력 RF 파워에 종속적이다 (예를 들어, 비례한다). 입력 RF 파워가 높은 경우, 다이오드-연결된 NMOS 트랜지스터 (242) 는 NMOS 트랜지스터 (212) 로부터 바이어스 회로 (250) 로 누설되는 RF 전류를 정류한다. 정류된 RF 전류는 입력 RF 파워가 증가함에 따라 더 작은 Vgs_diode1 전압을 내게 한다. Vbias1 전압은 고정된 전압일 수도 있다. 이 경우에, Vgs_diode1 전압의 감소는 증가된 Vg1 전압을 내게 할 것이다. Vg1 전압이 NMOS 트랜지스터 (212) 의 게이트-소스 (Vgs) 전압과 같으므로, 더 높은 Vg1 전압은 Vgs 전압을 증가시키고, 그에 따라 높은 입력 RF 파워에서 NMOS 트랜지스터 (212) 의 이득도 증가한다. 더 높은 이득은 파워 증폭기 (202) 의 선형성을 개선시킬 수도 있다.
도 4 는 적층된 트랜지스터들로 구현되고 적층 (stack) 내의 각각의 트랜지스터를 위해 다이오드-기반 바이어싱을 갖는, 파워 증폭기 (204) 의 예시적인 설계의 도식화된 다이어그램을 도시한다. 파워 증폭기 (204) 는 도 3 의 파워 증폭기 (202) 의 모든 회로 컴포넌트들을 포함한다. 파워 증폭기 (204) 는 각각 다이오드 구성으로 커플링된, NMOS 트랜지스터들 (244 및 246) 을 더 포함한다. NMOS 트랜지스터 (244) 는 드레인에 커플링된 게이트 및 노드 B 에 커플링된 드레인을 가지고 있다. 저항 (234) 은 NMOS 트랜지스터 (214) 의 게이트에 커플링된 일단과 NMOS 트랜지스터 (244) 의 소스에 커플링된 타단을 가지고 있다. 이와 유사하게, NMOS 트랜지스터 (246) 는 드레인에 커플링된 게이트 및 노드 C 에 커플링된 드레인을 가지고 있다. 저항 (236) 은 NMOS 트랜지스터 (216) 의 게이트에 커플링된 일단과 NMOS 트랜지스터 (246) 의 소스에 커플링된 타단을 가지고 있다.
바이어스 회로 (250) 는 고정된 Vbias1, Vbias2 및 Vbias3 전압들을 제공할 수도 있다. 다이오드-연결된 NMOS 트랜지스터들 (242, 244 및 246) 은 각각 Vgs_diode1, Vgs_diode2 및 Vgs_diode3 의 Vgs 전압을 가질 수도 있으며, 이들은 가변적이고 입력 RF 파워에 종속적일 수도 있다. NMOS 트랜지스터들 (212, 214 및 216) 은 각각 Vg1, Vg2 및 Vg3 의 게이트 전압을 가지며, 이들은 가변적이고 (1) 바이어스 회로 (250) 의 Vbias1, Vbias2 및 Vbias3 전압들 및 (2) 다이오드-연결된 NMOS 트랜지스터들 (242, 244 및 246) 의 Vgs_diode1, Vgs_diode2 및 Vgs_diode3 전압들에 종속적일 수도 있다. 각각의 NMOS 트랜지스터의 Vg 전압은 식 (1) 에서 나타난 것처럼, NMOS 트랜지스터에 적용가능한 Vbias 전압과 Vgs_diode 전압에 기초하여 결정될 수도 있다. 각각의 NMOS 트랜지스터의 Vg 전압은 높은 입력 RF 파워에서 증가할 수도 있으며, 이는 NMOS 트랜지스터의 이득을 개선시킬 수도 있다. NMOS 트랜지스터들 (212, 214 및 216) 의 이득이 높아지면 파워 증폭기 (204) 의 선형성을 개선시킬 수도 있다.
다이오드-기반의 바이어싱을 이용한 파워 증폭기 (202 및 204) 의 선형성 개선은 인접한 채널 파워 비율 (adjacent channel power ratio ; ACPR) 과 같은 다양한 메트릭들로 정량화될 수도 있다. 컴퓨터 시뮬레이션은 도 7 에서 도시된 것처럼, 다이오드-기반의 바이어싱이 사용된 경우, ACPR 이 코드 분할 다중 접속 (CDMA) 신호를 개선시킴을 나타낸다.
도 5a 는 다이오드-기반의 바이어싱이 있는 경우와 없는 경우의 NMOS 트랜지스터 (212) 의 Vgs 전압에 대한 플롯을 도시한다. 다이오드-기반의 바이어싱의 효과는 도 3 의 하나만의 NMOS 트랜지스터보다 도 4 의 3 개의 NMOS 트랜지스터들에 적용되는 경우에 더 강하다. 도 5a 에서, 수평축은 RFin 신호의 입력 RF 파워를 나타내고 dBm 의 단위로 주어진다. 수직축은 NMOS 트랜지스터 (212) 의 Vgs 전압을 나타내고 Volts (V) 의 단위로 주어진다. 플롯 (510) 은 도 2 에서, 다이오드-기반의 바이어싱이 없는 경우, NMOS 트랜지스터 (212) 의 Vgs 전압을 도시한다. 플롯 (512) 는 도 4 에서, 다이오드-연결된 NMOS 트랜지스터 (242) 에 의해 제공된 다이오드-기반 바이어싱이 있는 경우, NMOS 트랜지스터 (212) 의 Vgs 전압을 도시한다. 도 5a 에서 도시된 것처럼, NMOS 트랜지스터 (212) 의 Vgs 전압은 다이오드-기반의 바이어싱이 없는 경우 비교적 일정하고, 다이오드-기반의 바이어싱이 사용된 경우 입력 RF 파워가 증가함에 따라 증가한다.
도 5b 는 다이오드-기반의 바이어싱이 있는 경우와 없는 경우의 NMOS 트랜지스터 (212) 의 이득에 대한 플롯을 도시한다. 도 5b 에서, 수평축은 입력 RF 파워를 나타내고 dBm 의 단위로 주어진다. 수직축은 NMOS 트랜지스터 (212) 의 이득을 나타내고 데시벨 (dB) 의 단위로 주어진다. 플롯 (520) 은 도 2 에서, 다이오드-기반의 바이어싱이 없는 경우, NMOS 트랜지스터 (212) 의 이득을 도시한다. 플롯 (522) 은 도 4 에서, 다이오드-연결된 NMOS 트랜지스터 (242) 에 의해 제공된 다이오드-기반의 바이어싱이 있는 경우, NMOS 트랜지스터 (212) 의 이득을 도시한다. 도 5b 에서 도시된 것처럼, NMOS 트랜지스터 (212) 의 이득은 다이오드-기반의 바이어싱이 없는 경우 높은 입력 RF 파워에서 가파르게 줄어들고, 다이오드-기반의 바이어싱이 사용된 경우 높은 입력 RF 파워에서 살짝 정점을 찍는다.
다이오드-연결된 NMOS 트랜지스터 (242) 는 도 5a 에서 도시된 것처럼, 높은 입력 RF 파워에서 NMOS 트랜지스터 (212) 의 Vgs 전압을 증가시킬 수 있다. NMOS 트랜지스터 (242) 의 크기는, NMOS 트랜지스터 (212) 의 크기보다 작을 수도 있고, 높은 입력 RF 파워에서 NMOS 트랜지스터 (212) 의 Vgs 전압을 소망하는 만큼 증가시키기 위해 선택될 수도 있다. 더 작은 크기의 NMOS 트랜지스터 (242) 는, 낮은 입력 RF 파워에서 NMOS 트랜지스터 (242) 의 Vgs 전압이 증가하는 것과 NMOS 트랜지스터 (212) 의 Vgs 전압이 감소하는 것을 방지할 수도 있다. RF 전류에서 소정 양의 변화가 주어졌을 때, NMOS 트랜지스터 (242) 의 Vgs 전압의 변화는 NMOS 트랜지스터 (212) 의 그것보다 훨씬 더 클 수도 있다. 다수의 다이오드-연결된 NMOS 트랜지스터들은, 높은 입력 RF 파워에서 NMOS 트랜지스터 (212) 의 Vgs 전압을 더 증가시키기 위해 직렬로 커플링될 수도 있다.
커패시터 (262) 의 크기 및 다이오드-연결된 NMOS 트랜지스터들 (242) 의 크기는 함께 선택될 수도 있다. 일반적으로, 더 큰 커패시터 (262) 는 더 작은 NMOS 트랜지스터 (242) 를 위해 선택될 수도 있고, 반대 또한 같다.
도 6 은 적층된 트랜지스터들로 구현되고 다이오드-기반 바이어싱을 갖는, 파워 증폭기 (206) 의 예시적인 설계의 도식화된 다이어그램을 도시한다. 파워 증폭기 (206) 는 도 4 의 파워 증폭기 (204) 내의 모든 회로 컴포넌트들을 포함하되, 다음과 같은 차이가 있다. 파워 증폭기 (206) 는 도 4 의 고정 저항들 (232, 234 및 236) 대신 가변 저항들 (632, 634 및 636) 을 포함한다. 파워 증폭기 (206) 는 도 4 의 바이어스 회로 (250) 내의 고정 저항들 (252, 254, 256 및 258) 대신 가변 저항들 (652, 654, 656 및 658) 을 포함한다.
가변 저항들 (652, 654, 656 및 658) 은 NMOS 트랜지스터들 (212, 214 및 216) 을 위한 소망된 바이어스 전압들을 얻기 위해, 예를 들어 다양한 IC 프로세스, 온도, 전원 전압 등을 고려하여 조절될 수도 있다. 연관된 다이오드-연결된 NMOS 트랜지스터로 인해, 가변 저항들 (632, 634 및 636) 은 각각의 NMOS 트랜지스터의 이득 개선의 범위를 다양하게 하기 위해 (예를 들어, 개별적으로) 조절될 수도 있다. 이는 파워 증폭기 (206) 의 이득 및 선형성 모두를 개선시킬 수도 있다.
도 3, 도 4 및 도 6 은 적층으로 커플링된 3 개의 NMOS 트랜지스터들로 이루어진 파워 증폭기들의 예시적인 설계들을 도시한다. 일반적으로, 본원에서 설명된 기술들은 적층으로 커플링된 임의의 개수의 트랜지스터들 (예를 들어, 2 개, 3 개, 4 개 또는 그 이상의 트랜지스터들) 로 이루어진 증폭기들에 대해 사용될 수도 있다. 다이오드-기반 바이어싱은 적층 내의 적어도 하나의 트랜지스터에 대해 사용될 수도 있다. 예를 들어, 다이오드-기반 바이어싱은 (예를 들어, 도 3 에 도시된 것처럼) 적층 내의 이득 트랜지스터만을 위해, 또는 (예를 들어, 도 4 에 도시된 것처럼) 적층 내의 각각의 트랜지스터를 위해 사용될 수도 있다.
도 3, 도 4 및 도 6 은 다이오드-기반 바이어싱을 위해 다이오드-연결된 NMOS 트랜지스터들이 사용되는 예시적인 설계들을 도시한다. 다른 예시적인 설계들에서, 다이오드-연결된 P-채널 메탈 옥사이드 반도체 (PMOS) 트랜지스터들이 다이오드-기반 바이어싱을 위해 사용될 수도 있다. 예를 들어, 도 3 에서, 다이오드-연결된 NMOS 트랜지스터 (242) 는, 노드 A 에 커플링된 소스와 저항 (232) 에 커플링된 게이트 및 드레인을 가진, 다이오드-연결된 PMOS 트랜지스터로 대체될 수도 있다. 다른 몇 가지 예시적인 설계에서, 다이오드-기반 바이어싱을 위해 핀 다이오드가 사용될 수도 있다. 예를 들어, 도 3 에서, 다이오드-연결된 NMOS 트랜지스터 (242) 는 노드 A 에 커플링된 애노드와 저항 (232) 에 커플링된 캐소드를 가진, 핀 다이오드로 대체될 수도 있다. 다이오드-기반 바이어싱은 또한 다른 회로 컴포넌트들로 구현될 수도 있다.
도 3, 도 4 및 도 6 은 NMOS 트랜지스터들로 구현된 파워 증폭기들의 예시적인 설계들을 도시한다. 일반적으로, 본원에서 설명된 기술들은 다양한 종류의 트랜지스터들로 구현된 증폭기들을 위해 사용될 수도 있다. 예를 들어, 다이오드-기반 바이어싱은 PMOS 트랜지스터, 바이폴라 접합 트랜지스터 (BJT), 헤테로접합 바이폴라 트랜지스터 (HBT), 고 전자 이동도 트랜지스터 (HEMT), 갈륨 비소 (GaAs) 트랜지스터들 등으로 구현된 증폭기를 위해 사용될 수도 있다. 기술들은 상보적 메탈 옥사이드 반도체 (CMOS), 실리콘-온-절연체 (SOI) 등과 같이 다양한 IC 프로세스 기술들로 제작된 증폭기들을 위해 사용될 수도 있다.
적층된 트랜지스터들로 구현되고 다이오드-기반 바이어싱을 갖는 증폭기들 (예를 들어, 도 3, 도 4 및 도 6 에 도시된 것과 같은) 은 다른 증폭기들에 비해 특정 장점들을 가질 수도 있다. 다이오드-기반 바이어싱은 아날로그 회로에 기초한 선형화를 제공할 수 있으며 이는 간단하고 유용하다. DC 바이어싱 경로에서 다이오드를 가지는 적층 내의 각각의 트랜지스터를 위해, 다이오드-기반 바이어싱은 DC 바이어스 전압을 증가시킬 수 있고, 높은 입력 RF 파워에서의 RF 이득을 증가시킬 수 있다. 다이오드-기반 바이어싱은 증폭기의 선형성을 상당히 개선시킬 수도 있는데, 위에서 설명한 다른 이점들을 제공할 수도 있다.
다이오드-기반 바이어싱은 전류 소비를 줄이는 한편 선형성을 개선시킬 수도 있다. 증폭기는 더 높은 이득과 더 양호한 선형성을 얻기 위해 더 많은 전류로 바이어싱될 수도 있다. 그러나, 증폭기는, 더 높은 이득이 필요하지 않은 경우, 예를 들어, 낮은 입력 RF 파워에서도 항상 더 많은 바이어스 전류를 소비하게 될 것이다. 다이오드-기반 바이어싱은 높은 입력 RF 파워에서, 이득이 다이나믹하게 증가하도록 하여, 높은 입력 RF 파워를 위해 더 많은 바이어스 전류가 필요할 때만 사용되도록 한다.
도 7 은 다이오드-기반 바이어싱이 있는 경우와 없는 경우의 파워 증폭기의 선형성 성능의 플롯을 도시한다. 도 7 에서, 수평축은 출력 파워 레벨 (Pout) 을 나타내고, dBm 의 단위로 주어진다. 수직축은 ACPR 을 나타내고, dBc/30 kHz 의 단위로 주어진다. 플롯 (710) 은 다이오드-기반 바이어싱이 없는 파워 증폭기의 ACPR 을 도시한다. 플롯 (720) 은 다이오드-기반 바이어싱이 있는 파워 증폭기의 ACPR 을 도시한다. 도 7 에 도시된 것처럼, ACPR 은 다이오드-기반 바이어싱의 사용에 의해 모든 출력 파워 레벨에 걸쳐 개선될 수도 있다.
다이오드-기반 바이어싱을 갖는 파워 증폭기는 몇몇 시나리오에서 유리하게 사용될 수도 있다. 첫째로, 파워 증폭기는 효율을 떨어뜨리지 않고도 ACPR 또는 선형성을 개선시키기 위해 사용될 수도 있다. 예를 들어, 도 7 의 23 dBm 의 출력 파워 레벨에서, ACPR 은 다이오드-기반 바이어싱이 없는 경우 -50 dBc/30kHz 정도이고 다이오드-기반 바이어싱이 있는 경우 -52 dBc/30kHz 정도가 될 수도 있다. 출력 파워 레벨이 같기 때문에 두 경우의 효율은 비슷할 수도 있다. 그러나, 다이오드-기반 바이어싱이 된 경우 더 양호한 ACPR 을 얻을 수도 있다. 둘째로, 파워 증폭기는, 더 양호한 효율을 가지면서 같은 ACPR 또는 선형성을 달성하기 위해 사용될 수도 있다. 예를 들어, 도 7 의 -50 dBc/30kHz 의 ACPR 레벨에서, 출력 파워 레벨은 다이오드-기반 바이어싱이 없는 경우 23 dBm 정도이고 다이오드-기반 바이어싱이 있는 경우 23.5 dBm 정도가 될 수도 있다. 통상적으로 효율은 출력 파워 레벨이 높을수록 높다. 파워 증폭기는 선형성과 효율성 사이의 트레이드오프에 기초하여 설계될 수도 있다. 일단 파워 증폭기가 설계되면, 소망된 출력 파워 레벨을 얻기 위해 동작할 수도 있다. 이 출력 파워 레벨에서 파워 증폭기의 선형성과 효율성은 파워 증폭기의 설계에 종속적일 수도 있다.
예시적인 설계에서, 장치 (예를 들어, 무선 장치, 집적 회로 등) 는 증폭기 (예를 들어, 파워 증폭기) 를 포함할 수도 있다. 증폭기는 적층으로 커플링된 복수의 트랜지스터들 (예를 들어, 도 3 또는 도 4 의 NMOS 트랜지스터들 (212, 214 및 216)) 과 적어도 하나의 다이오드 (예를 들어, 도 3 의 다이오드-연결된 NMOS 트랜지스터 (242) 또는 도 4 의 다이오드-연결된 NMOS 트랜지스터들 (242, 244 및 246)) 를 포함할 수도 있다. 복수의 트랜지스터들은 입력 신호를 수신하고 증폭하여 출력 신호를 제공할 수도 있다. 적어도 하나의 다이오드는 적층 내의 적어도 하나의 트랜지스터에 (예를 들어, 간접적으로) 동작가능하게 커플링될 수도 있다. 각각의 다이오드는 적층 내의 연관된 트랜지스터에 가변 바이어스 전압 (예를 들어, 도 3 의 Vg1) 을 제공할 수도 있다.
예시적인 설계에서, 단일의 다이오드는, 예를 들어 도 3 에 도시된 것처럼, 적층 내의 단일의 트랜지스터에 동작가능하게 커플링될 수도 있다. 단일의 트랜지스터는 입력 신호를 수신하고 그 입력 신호에 대해 신호 이득을 제공하는 이득 트랜지스터일 수도 있다. 다른 예시적인 설계에서, 하나의 다이오드는, 예를 들어 도 4 에 도시된 것처럼, 적층 내의 각각의 트랜지스터에 동작가능하게 커플링될 수도 있다. 일반적으로, 하나 이상의 다이오드들은 적층 내의 트랜지스터들의 전부 또는 서브세트에 동작가능하게 커플링될 수도 있다. 어느 경우든, 각각의 다이오드는 입력 파워가 증가함에 따라, 다이오드 양단에 감소된 전압 강하를 가질 수도 있고, 입력 파워가 증가함에 따라 연관된 트랜지스터에 증가된 바이어스 전압을 제공할 수도 있다. 적어도 하나의 다이오드에 동작가능하게 커플링된 적어도 하나의 트랜지스터는, 적어도 하나의 다이오드로부터의 증가된 바이어스 전압으로 인해, 증가된 입력 파워에서 증가된 이득을 가질 수도 있다.
증폭기는 적층 내의 적어도 하나의 트랜지스터와 적어도 하나의 다이오드 사이에 커플링된 적어도 하나의 저항 (예를 들어, 저항들 (232, 234 및 236)) 을 더 포함할 수도 있다. 각각의 저항은 (예를 들어, 도 3 및 도 4 에서 도시된 바와 같은) 고정 저항 또는 (예를 들어, 도 6 에서 도시된 바와 같은) 가변 저항일 수도 있다.
증폭기는 래더로 커플링된 복수의 저항들 (예를 들어, 도 3 및 도 4의 저항들 (252 내지 258)) 을 더 포함할 수도 있다. 복수의 저항들은 적층 내의 복수의 트랜지스터들에 대해 복수의 바이어스 전압들 (예를 들어, Vbias1, Vbias2 및 Vbias3) 을 제공할 수도 있다. 적어도 하나의 다이오드는 래더 내의 적어도 하나의 저항에 커플링될 수도 있다. 복수의 저항들은, 예를 들어 IC 프로세스, 온도, 전원 등에서의 변화를 고려하기 위해, 조절 가능한 바이어스 전압들을 제공하기 위해 적어도 하나의 가변 저항을 포함할 수도 있다. 증폭기는 래더 내의 복수의 저항들에 커플링된 복수의 커패시터들 (예를 들어, 도 3 및 도 4 의 커패시터들 (262, 264 및 266)) 을 더 포함할 수도 있다. 각각의 커패시터는 적층 내의 연관된 트랜지스터의 게이트에서 바라본 낮은 임피던스를 제공할 수도 있다.
예시적인 설계에서, 복수의 트랜지스터들은 MOS 트랜지스터들, 예를 들어 도 3 및 도 4 에 도시된 바와 같은 NMOS 트랜지스터들 또는 PMOS 트랜지스터들을 더 포함할 수도 있다. 복수의 트랜지스터들은 또한 다른 종류의 트랜지스터들로 구현될 수도 있다. 예시적인 설계에서, 적어도 하나의 다이오드는 각각이 다이오드로서 커플링된 적어도 하나의 NMOS 트랜지스터를 포함할 수도 있다. 적어도 하나의 다이오드는 또한 다른 종류의 다이오드들로 구현될 수도 있다.
예시적인 설계에서, 집적 회로는 증폭기 (예를 들어, 파워 증폭기) 를 포함할 수도 있다. 증폭기는 적층으로 커플링된 복수의 MOS 트랜지스터들 및 적어도 하나의 다이오드-연결된 MOS 트랜지스터를 포함할 수도 있다. 복수의 MOS 트랜지스터들은 입력 신호를 수신 및 증폭하고 출력 신호를 제공할 수도 있다. 적어도 하나의 다이오드-연결된 MOS 트랜지스터는 적층 내의 적어도 하나의 MOS 트랜지스터에 동작가능하게 커플링될 수도 있다. 각각의 다이오드-연결된 MOS 트랜지스터는 적층 내의 연관된 MOS 트랜지스터에 가변 바이어스 전압을 제공할 수도 있다. 예시적인 설계에서, 단일의 다이오드-연결된 MOS 트랜지스터는, 예를 들어 도 3 에서 도시된 것처럼, 적층 내의 단일의 MOS 트랜지스터 (예를 들어, 이득 MOS 트랜지스터) 에 동작가능하게 커플링될 수도 있다. 다른 예시적인 설계에서, 하나의 다이오드-연결된 MOS 트랜지스터는, 예를 들어 도 4 에서 도시된 것처럼, 적층 내의 각각의 MOS 트랜지스터에 동작가능하게 커플링될 수도 있다. 증폭기는 적어도 하나의 다이오드-연결된 MOS 트랜지스터와 적층 내의 적어도 하나의 MOS 트랜지스터 사이에 커플링된 적어도 하나의 저항을 더 포함할 수도 있다.
도 8 은 신호를 증폭하는 프로세스 (800) 의 예시적인 설계를 도시한다. 출력 신호를 얻기 위해, 입력 신호는 적층으로 커플링된 복수의 트랜지스터들에 의해 증폭될 수도 있다 (블록 812). 예를 들어, 래더로 커플링된 복수의 저항들에 의해, 적층 내의 복수의 트랜지스터들을 위한 복수의 바이어스 전압들이 생성될 수도 있다 (블록 814). 적층 내의 적어도 하나의 트랜지스터를 위한 적어도 하나의 가변 바이어스 전압은 적어도 하나의 다이오드에 기초하여 생성될 수도 있다 (블록 816). 일 예시적인 설계에서, 적층 내의 단일의 트랜지스터를 위한 단일의 가변 바이어스 전압은, 단일의 다이오드 및 저항 래더로부터의 고정된 바이어스 전압에 기초하여 생성될 수도 있다. 다른 예시적인 설계에서, 적층 내의 복수의 트랜지스터들을 위한 복수의 가변 바이어스 전압들은 복수의 다이오드들에 기초하여 생성될 수도 있고, 적층 내의 각각의 트랜지스터마다 하나의 가변 바이어스 전압이 생성된다. 적층 내의 적어도 하나의 트랜지스터로부터 생기는 누설은 적어도 하나의 트랜지스터와 적어도 하나의 다이오드 사이에 커플링된 적어도 하나의 저항에 의해 제어 (예를 들어, 저감) 될 수도 있다 (블록 818).
본원에서 설명된 증폭기들은 IC, 아날로그 IC, RFIC, 혼합된-신호 IC, ASIC, 인쇄 회로 기판 (PCB), 전자 장치 등 상에서 구현될 수도 있다. 증폭기들은 또한 CMOS, NMOS, PMOS, BJT, 바이폴라-CMOS (BiCMOS), 실리콘 게르마늄 (SiGe), GaAs 등과 같은 다양한 IC 프로세스 기술들로 제조될 수도 있다.
본원에서 설명된 증폭기들을 구현하는 장치는 더 큰 장치의 일부 또는 독립된 장치일 수도 있다. 장치는 (ⅰ) 독립된 IC, (ⅱ) 데이터 및/또는 명령들을 저장하기 위한 메모리 IC 를 포함할 수도 있는, 하나 이상의 IC 들의 세트, (ⅲ) RF 수신기 (RFR) 또는 RF 송신기/수신기 (RTR) 와 같은 RFIC, (ⅳ) 이동국 모뎀 (MSM) 과 같은 ASIC, (ⅴ) 다른 장치들 내에 내장될 수도 있는 모듈, (ⅵ) 수신기, 휴대 전화, 무선 장치, 핸드셋, 또는 이동형 장치, (ⅶ) 기타 등일 수도 있다.
하나 이상의 예시적인 설계에서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수도 있다. 소프트웨어로 구현되는 경우, 이 기능들은 하나 이상의 명령 또는 코드로 컴퓨터-판독가능 매체 상에 저장되거나 컴퓨터-판독가능 매체를 통해 송신될 수도 있다. 컴퓨터-판독가능 매체는 컴퓨터 프로그램을 한 장소에서 다른 곳으로 전송하는 것을 용이하게 하는 임의의 매체를 포함하는, 컴퓨터 저장 매체 및 통신 매체를 모두 포함한다. 저장 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체일 수도 있다. 한정적이 아닌 예시로서, 이러한 컴퓨터-판독가능 매체는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 저장 디스크, 자기 저장 디스크 또는 다른 자기 저장 장치들, 또는 컴퓨터에 의해 액세스될 수 있고 명령 또는 데이터 구조들의 형태로 소망된 프로그램 코드를 운반하거나 저장하기 위해 사용될 수 있는, 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 연결이 적절하게 컴퓨터-판독가능 매체로 불린다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유 케이블, 트위스티드 페어, 디지털 가입자 회선 (DSL), 또는 적외선, 라디오, 마이크로파와 같은 무선 기술들을 이용하여 웹사이트, 서버, 또는 다른 원격 소스로부터 송신되는 경우, 이 동축 케이블, 광섬유 케이블, 트위스티드 페어, DSL, 또는 적외선, 라디오, 마이크로파와 같은 무선 기술들은 매체의 정의에 포함된다. 본원에서 사용된 디스크라는 표현은, 콤팩트 디스크 (CD), 레이저 디스크, 광학 디스크, DVD, 플로피 디스크 및 블루레이 디스크를 포함하는데, 디스크 (disk ) 가 데이터를 자기적으로 재생한다면, 디스크 (disc) 는 레이저를 이용해 데이터를 광학적으로 재생한다. 위에서 언급된 조합들 역시 컴퓨터-판독가능 매체의 범위에 포함된다.
상기의 본 개시의 설명은 당업자가 본 개시를 만들고 사용하는 것을 가능하게 하기 위하여 제공된다. 본 개시에 대한 다양한 변형이 당업자에게 쉽게 명백할 것이고, 여기에 정의된 일반적인 원리들은 본 개시의 범위를 벗어나지 않고 다른 변화들에 적용될 수도 있다. 그러므로, 본 개시는 여기에 설명된 예들 및 설계들로 한정되는 것을 의도하는 것이 아니고, 본원에 개시된 원리 및 신규한 특성들과 일관되는 가장 넓은 범위와 일치되도록 의도된다.

Claims (25)

  1. 입력 신호를 수신 및 증폭하고 출력 신호를 제공하는 적층으로 커플링된 복수의 트랜지스터들, 및
    상기 적층 내의 적어도 하나의 트랜지스터의 게이트에 동작가능하게 직렬로 커플링된, 가변 전압 강하를 가지는 적어도 하나의 다이오드로서, 각각의 다이오드는 상기 적층 내의 연관된 트랜지스터에 가변 바이어스 전압을 제공하는, 상기 적어도 하나의 다이오드를 포함하는, 입력 신호를 증폭하는 장치.
  2. 제 1 항에 있어서,
    상기 적어도 하나의 다이오드는 상기 적층 내의 단일의 트랜지스터에 동작가능하게 커플링된 단일의 다이오드를 포함하고, 상기 단일의 트랜지스터는 상기 입력 신호를 수신하고 상기 입력 신호에 대한 신호 이득을 제공하는, 입력 신호를 증폭하는 장치.
  3. 제 1 항에 있어서,
    상기 적어도 하나의 다이오드는 상기 적층 내의 각각의 트랜지스터에 대해 하나씩의 다이오드를 포함하고, 각각의 다이오드는 상기 적층 내의 연관된 트랜지스터에 동작가능하게 커플링된, 입력 신호를 증폭하는 장치.
  4. 제 1 항에 있어서,
    각각의 다이오드는 입력 파워가 증가함에 따라, 상기 다이오드 양단에 감소된 전압 강하를 가지고, 상기 입력 파워가 증가함에 따라, 상기 연관된 트랜지스터에 증가된 바이어스 전압을 제공하는, 입력 신호를 증폭하는 장치.
  5. 제 4 항에 있어서,
    상기 적어도 하나의 트랜지스터는 상기 적어도 하나의 다이오드로부터의 상기 증가된 바이어스 전압으로 인해 상기 증가된 입력 파워에서 증가된 이득을 가지는, 입력 신호를 증폭하는 장치.
  6. 제 1 항에 있어서,
    상기 적층 내의 상기 적어도 하나의 트랜지스터와 상기 적어도 하나의 다이오드 사이에 커플링된 적어도 하나의 저항을 더 포함하는, 입력 신호를 증폭하는 장치.
  7. 제 6 항에 있어서,
    상기 적어도 하나의 저항의 각각은 가변 저항인, 입력 신호를 증폭하는 장치.
  8. 제 1 항에 있어서,
    상기 적층 내의 상기 복수의 트랜지스터들에 복수의 바이어스 전압을 제공하기 위한, 래더 (ladder) 로 커플링된 복수의 저항들을 더 포함하고, 상기 적어도 하나의 다이오드는 상기 래더 내의 적어도 하나의 저항에 커플링되는, 입력 신호를 증폭하는 장치.
  9. 제 8 항에 있어서,
    상기 복수의 저항들은 상기 복수의 바이어스 전압들 중에 적어도 하나의 조절 가능한 바이어스 전압을 제공하기 위한 적어도 하나의 가변 저항을 포함하는, 입력 신호를 증폭하는 장치.
  10. 제 8 항에 있어서,
    상기 래더 내의 상기 복수의 저항들에 커플링된 복수의 커패시터들을 더 포함하고, 상기 적층 내의 각각의 트랜지스터에 대해 하나의 커패시터가 있고, 각각의 커패시터는 상기 적층 내의 연관된 트랜지스터의 게이트에서 본 낮은 임피던스를 제공하는, 입력 신호를 증폭하는 장치.
  11. 제 1 항에 있어서,
    상기 복수의 트랜지스터들은 메탈 옥사이드 반도체 (MOS) 트랜지스터들을 포함하는, 입력 신호를 증폭하는 장치.
  12. 제 1 항에 있어서,
    상기 복수의 트랜지스터들은 N-채널 메탈 옥사이드 반도체 (NMOS) 트랜지스터들을 포함하는, 입력 신호를 증폭하는 장치.
  13. 제 12 항에 있어서,
    상기 적어도 하나의 다이오드는 다이오드로서 각각 커플링된 적어도 하나의 NMOS 트랜지스터를 포함하는, 입력 신호를 증폭하는 장치.
  14. 제 1 항에 있어서,
    상기 입력 신호를 증폭하는 장치는 적층으로 커플링된 적어도 3 개의 트랜지스터들을 포함하는, 입력 신호를 증폭하는 장치.
  15. 제 1 항에 있어서,
    상기 입력 신호를 증폭하는 장치는 입력 라디오 주파수 (RF) 신호를 수신하고 출력 RF 신호를 제공하기 위한 파워 증폭기인, 입력 신호를 증폭하는 장치.
  16. 입력 신호를 수신 및 증폭하고 출력 신호를 제공하는 적층으로 커플링된 복수의 메탈 옥사이드 반도체 (MOS) 트랜지스터들, 및
    상기 적층 내의 적어도 하나의 MOS 트랜지스터의 게이트에 동작가능하게 직렬로 커플링된, 가변 전압 강하를 가지는 적어도 하나의 다이오드-연결된 MOS 트랜지스터로서, 각각의 다이오드-연결된 MOS 트랜지스터는 상기 적층 내의 연관된 MOS 트랜지스터에 가변 바이어스 전압을 제공하는, 상기 적어도 하나의 다이오드-연결된 MOS 트랜지스터를 포함하는, 입력 신호를 증폭하는 집적 회로.
  17. 제 16 항에 있어서,
    상기 적어도 하나의 다이오드-연결된 MOS 트랜지스터는 상기 적층 내의 단일의 MOS 트랜지스터에 동작가능하게 커플링된 단일의 다이오드-연결된 MOS 트랜지스터를 포함하고, 상기 단일의 MOS 트랜지스터는 상기 입력 신호를 수신하고 상기 입력 신호에 대한 신호 이득을 제공하는, 입력 신호를 증폭하는 집적 회로.
  18. 제 16 항에 있어서,
    상기 적어도 하나의 다이오드-연결된 MOS 트랜지스터는 상기 적층 내의 각각의 MOS 트랜지스터에 대해 하나씩의 다이오드-연결된 MOS 트랜지스터를 포함하고, 각각의 다이오드-연결된 MOS 트랜지스터는 상기 적층 내의 연관된 MOS 트랜지스터에 동작가능하게 커플링된, 입력 신호를 증폭하는 집적 회로.
  19. 제 16 항에 있어서,
    상기 적층 내의 상기 적어도 하나의 다이오드-연결된 MOS 트랜지스터와 상기 적어도 하나의 MOS 트랜지스터 사이에 커플링된 적어도 하나의 저항을 더 포함하는, 입력 신호를 증폭하는 집적 회로.
  20. 입력 신호를 증폭하는 방법으로서,
    출력 신호를 얻기 위해 적층으로 커플링된 복수의 트랜지스터들을 이용하여 상기 입력 신호를 증폭하는 단계; 및
    상기 적층 내의 적어도 하나의 트랜지스터의 게이트에 동작가능하게 직렬로 커플링된, 가변 전압 강하를 가지는 적어도 하나의 다이오드에 기반하여 상기 적층 내의 적어도 하나의 트랜지스터를 위해 적어도 하나의 가변 바이어스 전압을 생성하는 단계를 포함하는, 입력 신호를 증폭하는 방법.
  21. 제 20 항에 있어서,
    상기 적어도 하나의 가변 바이어스 전압을 생성하는 단계는 단일의 다이오드에 기반하여 상기 적층 내의 단일의 트랜지스터를 위해 단일의 가변 바이어스 전압을 생성하는 단계를 포함하고, 상기 단일의 트랜지스터는 상기 입력 신호를 수신하고 상기 입력 신호에 대한 신호 이득을 제공하는, 입력 신호를 증폭하는 방법.
  22. 제 20 항에 있어서,
    상기 적어도 하나의 가변 바이어스 전압을 생성하는 단계는 복수의 다이오드들에 기반하여 상기 적층 내의 상기 복수의 트랜지스터들을 위해 복수의 가변 바이어스 전압을 생성하는 단계를 포함하고, 상기 적층 내의 각각의 트랜지스터에 대해 하나씩의 가변 바이어스 전압을 생성하는, 입력 신호를 증폭하는 방법.
  23. 제 20 항에 있어서,
    상기 적어도 하나의 트랜지스터와 상기 적어도 하나의 다이오드 사이에 커플링된 적어도 하나의 저항을 이용하여, 상기 적층 내의 상기 적어도 하나의 트랜지스터로부터의 누설을 제어하는 단계를 더 포함하는, 입력 신호를 증폭하는 방법.
  24. 제 20 항에 있어서,
    래더 (ladder) 로 커플링된 복수의 저항들을 이용하여 상기 적층 내의 상기 복수의 트랜지스터들을 위한 복수의 바이어스 전압들을 생성하는 단계를 더 포함하는, 입력 신호를 증폭하는 방법.
  25. 입력 신호를 증폭하는 장치로서,
    출력 신호를 얻기 위해 상기 입력 신호를 증폭하는 수단으로서, 적층으로 커플링된 복수의 트랜지스터들을 포함하는, 상기 입력 신호를 증폭하는 수단; 및
    상기 적층 내의 적어도 하나의 트랜지스터를 위해 적어도 하나의 가변 바이어스 전압을 생성하는 수단으로서, 상기 적층 내의 상기 적어도 하나의 트랜지스터의 게이트에 동작가능하게 직렬로 커플링된, 가변 전압 강하를 가지는 적어도 하나의 다이오드를 포함하는, 상기 적어도 하나의 가변 바이어스 전압을 생성하는 수단을 포함하는, 입력 신호를 증폭하는 장치.
KR1020127006959A 2009-08-19 2010-08-19 입력 신호를 증폭하는 장치, 직접회로 및 방법 KR101431925B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US23531709P 2009-08-19 2009-08-19
US61/235,317 2009-08-19
US12/711,858 US8847689B2 (en) 2009-08-19 2010-02-24 Stacked amplifier with diode-based biasing
US12/711,858 2010-02-24
PCT/US2010/046023 WO2011022551A1 (en) 2009-08-19 2010-08-19 Stacked amplifier with diode-based biasing

Publications (2)

Publication Number Publication Date
KR20120061894A KR20120061894A (ko) 2012-06-13
KR101431925B1 true KR101431925B1 (ko) 2014-08-19

Family

ID=43604863

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127006959A KR101431925B1 (ko) 2009-08-19 2010-08-19 입력 신호를 증폭하는 장치, 직접회로 및 방법

Country Status (6)

Country Link
US (1) US8847689B2 (ko)
EP (1) EP2467935B1 (ko)
JP (1) JP5420768B2 (ko)
KR (1) KR101431925B1 (ko)
CN (1) CN102484452B (ko)
WO (1) WO2011022551A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190052672A (ko) * 2016-09-16 2019-05-16 피세미 코포레이션 적층형 트랜지스터 증폭기에 대한 바디 타이(body tie) 최적화

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8330093B2 (en) * 2009-11-17 2012-12-11 Sharp Kabushiki Kaisha Apparatus and method for preventing charge pumping in series connected diode stacks
US8698558B2 (en) * 2011-06-23 2014-04-15 Qualcomm Incorporated Low-voltage power-efficient envelope tracker
US10243519B2 (en) 2012-12-28 2019-03-26 Psemi Corporation Bias control for stacked transistor configuration
US9667195B2 (en) 2012-12-28 2017-05-30 Peregrine Semiconductor Corporation Amplifiers operating in envelope tracking mode or non-envelope tracking mode
US11128261B2 (en) 2012-12-28 2021-09-21 Psemi Corporation Constant Vds1 bias control for stacked transistor configuration
US9716477B2 (en) 2012-12-28 2017-07-25 Peregrine Semiconductor Corporation Bias control for stacked transistor configuration
US9397639B2 (en) * 2013-03-14 2016-07-19 Boston Scientific Neuromodulation Corporation Integrated circuitry for generating a clock signal in an implantable medical device
CN103269205B (zh) * 2013-06-04 2016-07-06 苏州英诺迅科技有限公司 一种功率放大器
US9219447B2 (en) * 2013-09-11 2015-12-22 Qualcomm Incorporated Wideband bias circuits and methods
US9350300B2 (en) 2014-01-28 2016-05-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Power amplifier
US9374055B2 (en) 2014-02-27 2016-06-21 Analog Devices, Inc. Hybrid translinear amplifier
US9438170B2 (en) * 2014-09-15 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Power amplifier
US9667200B2 (en) * 2014-12-23 2017-05-30 Skyworks Solutions, Inc. Peak detecting cascode for breakdown protection
US9698734B2 (en) * 2015-02-15 2017-07-04 Skyworks Solutions, Inc. Power amplification system with adjustable common base bias
US9825597B2 (en) 2015-12-30 2017-11-21 Skyworks Solutions, Inc. Impedance transformation circuit for amplifier
CN105515543A (zh) * 2016-01-26 2016-04-20 广东工业大学 一种具有最优匹配的堆叠的射频功率放大器
CN105743443A (zh) * 2016-01-26 2016-07-06 广东工业大学 一种高线性度的堆叠结构的射频功率放大器
CN105515540B (zh) * 2016-01-26 2019-01-25 广东工业大学 一种基于正反馈的堆叠结构的射频功率放大器
CN105515542B (zh) * 2016-01-26 2019-01-25 广东工业大学 一种堆叠结构的射频功率放大器
CN105743447A (zh) * 2016-01-26 2016-07-06 广东工业大学 堆叠结构的射频功率放大器
CN105515541A (zh) * 2016-01-26 2016-04-20 广东工业大学 一种两级堆叠结构的射频功率放大器
WO2017173119A1 (en) * 2016-04-01 2017-10-05 Skyworks Solutions, Inc. Multi-mode stacked amplifier
US10062670B2 (en) 2016-04-18 2018-08-28 Skyworks Solutions, Inc. Radio frequency system-in-package with stacked clocking crystal
US10250199B2 (en) 2016-09-16 2019-04-02 Psemi Corporation Cascode amplifier bias circuits
US9837965B1 (en) 2016-09-16 2017-12-05 Peregrine Semiconductor Corporation Standby voltage condition for fast RF amplifier bias recovery
US9843293B1 (en) 2016-09-16 2017-12-12 Peregrine Semiconductor Corporation Gate drivers for stacked transistor amplifiers
CN106330107B (zh) * 2016-09-26 2018-07-03 深圳市华讯方舟卫星通信有限公司 低噪声放大电路
CN108111132A (zh) * 2016-11-24 2018-06-01 北京遥感设备研究所 一种Ka波段线性化功放组件
US10038413B2 (en) * 2016-12-13 2018-07-31 Globalfoundries Inc. Fully depleted silicon on insulator power amplifier
US10454432B2 (en) * 2016-12-29 2019-10-22 Skyworks Solutions, Inc. Radio frequency amplifiers with an injection-locked oscillator driver stage and a stacked output stage
TWI800014B (zh) 2016-12-29 2023-04-21 美商天工方案公司 前端系統及相關裝置、積體電路、模組及方法
CN108322195A (zh) * 2017-01-16 2018-07-24 天津大学（青岛）海洋工程研究院有限公司 一种具有静电放电保护电路的功率放大器
US9960737B1 (en) 2017-03-06 2018-05-01 Psemi Corporation Stacked PA power control
US10277168B2 (en) 2017-03-06 2019-04-30 Psemi Corporation Stacked power amplifier power control
US10515924B2 (en) 2017-03-10 2019-12-24 Skyworks Solutions, Inc. Radio frequency modules
US9948252B1 (en) * 2017-04-06 2018-04-17 Psemi Corporation Device stack with novel gate capacitor topology
US9921594B1 (en) * 2017-04-13 2018-03-20 Psemi Corporation Low dropout regulator with thin pass device
US10680605B2 (en) * 2018-02-28 2020-06-09 Infineon Technologies Ag Bias circuit and method for a high-voltage RF switch
US10483968B2 (en) * 2018-02-28 2019-11-19 Samsung Electro-Mechanics Co., Ltd. Apparatus and method for determining optimum stack number of RF switch
CN109167574A (zh) * 2018-09-11 2019-01-08 西安交通大学 堆叠式功率放大器及其动态偏置网络
CN109167579A (zh) * 2018-09-20 2019-01-08 天津大学 一种高输出功率高效率的功率放大器
US11082021B2 (en) 2019-03-06 2021-08-03 Skyworks Solutions, Inc. Advanced gain shaping for envelope tracking power amplifiers
JP2020155974A (ja) 2019-03-20 2020-09-24 株式会社村田製作所 電力増幅回路
JP2020161859A (ja) 2019-03-25 2020-10-01 株式会社村田製作所 電力増幅回路
US10795392B1 (en) * 2019-04-16 2020-10-06 Novatek Microelectronics Corp. Output stage circuit and related voltage regulator
CN110768630B (zh) * 2019-09-26 2023-05-26 广州慧智微电子股份有限公司 一种射频功率放大器幅度调制对幅度调制的补偿电路
US11444576B2 (en) 2019-09-27 2022-09-13 Skyworks Solutions, Inc. Power amplifier bias modulation for multi-level supply envelope tracking
US11855595B2 (en) 2020-06-05 2023-12-26 Skyworks Solutions, Inc. Composite cascode power amplifiers for envelope tracking applications
US11482975B2 (en) 2020-06-05 2022-10-25 Skyworks Solutions, Inc. Power amplifiers with adaptive bias for envelope tracking applications
US20220321062A1 (en) * 2021-03-31 2022-10-06 Macom Technology Solutions Holdings, Inc. High voltage stacked transistor amplifier
CN118648236A (zh) * 2022-02-04 2024-09-13 Qorvo美国公司 用于功率放大器的偏置电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060226910A1 (en) * 2005-03-24 2006-10-12 Oki Electric Industry Co., Ltd Bias circuit for a wideband amplifier driven with low voltage

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3622899A (en) 1969-05-08 1971-11-23 Hewlett Packard Co High-voltage power amplifier circuit
US3603892A (en) 1969-10-10 1971-09-07 John E Guisinger High voltage transistor amplifier with constant current load
JPS4876456A (ko) 1972-01-14 1973-10-15
US3832643A (en) 1972-09-21 1974-08-27 Raytheon Co Minimal dissipation power controller
US3986132A (en) 1975-10-22 1976-10-12 Rca Corporation Series energized transistor amplifier
DE2705604C3 (de) 1976-02-12 1979-12-20 Hitachi, Ltd., Tokio NF-Leistungsverstärker
NL8001410A (nl) 1980-03-10 1981-10-01 Philips Nv Versterkerschakeling.
FR2587157B1 (fr) 1985-09-06 1987-11-20 Thomson Csf Dispositif de commutation de tension
US4672664A (en) 1985-12-16 1987-06-09 Gte Communication Systems, Inc. Telephone line monitor amplifier
US4900955A (en) 1987-05-06 1990-02-13 Sanders Associates, Inc. Voltage sharing circuit
JPH01254014A (ja) 1988-04-04 1989-10-11 Toshiba Corp 電力増幅器
US4897617A (en) 1989-02-28 1990-01-30 The United States Of America As Represented By The Secretary Of The Air Force Domino effect amplifier
FR2702897B1 (fr) 1993-03-19 1995-04-28 Valeo Electronique Amplificateur à fréquence intermédiaire embarqué, récepteur embarqué de signaux comme une télécommande.
JP3377675B2 (ja) 1996-03-19 2003-02-17 シャープ株式会社 高周波増幅回路
US6091295A (en) 1997-06-27 2000-07-18 The Whitaker Corporation Predistortion to improve linearity of an amplifier
EP1099306A1 (en) 1999-05-14 2001-05-16 Koninklijke Philips Electronics N.V. A high-voltage level tolerant transistor circuit
JP3607855B2 (ja) 1999-07-19 2005-01-05 シャープ株式会社 電力増幅器
DE69906725D1 (de) 1999-08-31 2003-05-15 St Microelectronics Srl Hochgenaue Vorspannungsschaltung für eine CMOS Kaskodenstufe, insbesondere für rauscharme Verstärker
US6292060B1 (en) 1999-09-13 2001-09-18 Chartered Semiconductor Manufacturing Ltd. Technique to generate negative conductance in CMOS tuned cascode RF amplifiers
US6215358B1 (en) * 1999-09-16 2001-04-10 Samsung Electronics Co., Ltd. Temperature compensated bias network for a power amplifier and method of operation
JP3514720B2 (ja) 2000-09-21 2004-03-31 シャープ株式会社 電力増幅器および無線通信装置
US6392492B1 (en) 2001-06-28 2002-05-21 International Business Machines Corporation High linearity cascode low noise amplifier
AU2002347529A1 (en) 2001-12-07 2003-06-17 Koninklijke Philips Electronics N.V. A low noise electronic circuit
US7253690B1 (en) 2002-09-11 2007-08-07 Marvell International, Ltd. Method and apparatus for an LNA with high linearity and improved gain control
US6778016B2 (en) 2002-11-04 2004-08-17 Koninklijke Philips Eletronics N.V. Simple self-biased cascode amplifier circuit
US7023281B1 (en) 2004-07-23 2006-04-04 Analog Devices, Inc. Stably-biased cascode networks
DE102004039620B4 (de) 2004-08-06 2006-10-12 Atmel Germany Gmbh Integrierte Schaltung, die eine vorgegebene Spannungsfestigkeit besitzt
DE102004056435A1 (de) * 2004-11-23 2006-06-01 Universität Stuttgart Leistungsverstärker zum Verstärken von Hochfrequenz(HF)-Signalen
US7541875B2 (en) * 2007-05-11 2009-06-02 Intel Corporation High-linearity low noise amplifier and method
US20090085664A1 (en) 2007-09-29 2009-04-02 Po-Tang Yang Power amplifier having an adaptive amplifying mechanism
US7911279B2 (en) * 2008-11-26 2011-03-22 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Amplifier with bias circuit providing improved linearity
US7911280B2 (en) * 2009-07-13 2011-03-22 Sony Ericsson Mobile Communications Ab Amplifier stage

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060226910A1 (en) * 2005-03-24 2006-10-12 Oki Electric Industry Co., Ltd Bias circuit for a wideband amplifier driven with low voltage

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190052672A (ko) * 2016-09-16 2019-05-16 피세미 코포레이션 적층형 트랜지스터 증폭기에 대한 바디 타이(body tie) 최적화
KR102532344B1 (ko) * 2016-09-16 2023-05-16 피세미 코포레이션 적층형 트랜지스터 증폭기에 대한 바디 타이(body tie) 최적화

Also Published As

Publication number Publication date
CN102484452A (zh) 2012-05-30
US20110043284A1 (en) 2011-02-24
CN102484452B (zh) 2015-06-24
US8847689B2 (en) 2014-09-30
JP5420768B2 (ja) 2014-02-19
JP2013502847A (ja) 2013-01-24
EP2467935B1 (en) 2014-09-17
WO2011022551A1 (en) 2011-02-24
EP2467935A1 (en) 2012-06-27
KR20120061894A (ko) 2012-06-13

Similar Documents

Publication Publication Date Title
KR101431925B1 (ko) 입력 신호를 증폭하는 장치, 직접회로 및 방법
KR101365353B1 (ko) 신호 증폭 장치, 신호 증폭 집적 회로 및 신호 증폭 방법
US8514015B2 (en) Amplifier with programmable off voltage
US8686796B2 (en) RF power amplifiers with improved efficiency and output power
US8022772B2 (en) Cascode amplifier with protection circuitry
US7936217B2 (en) High-linearity complementary amplifier
US8666338B2 (en) Multi-mode bypass driver amplifier with tunable load matching
US8536947B2 (en) Class AB amplifier with resistive level-shifting circuitry
US9024689B2 (en) Electronic system—radio frequency power amplifier and method for self-adjusting bias point

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190624

Year of fee payment: 6