JP2005260889A - 差動信号受信回路 - Google Patents

Abstract

【課題】 通常の差動増幅回路を用いることなく、差動入力信号から所望の二値化信号を検出し、出力することが可能な差動信号受信回路を提供する。
【解決手段】 １ａ，１ｂは電圧増幅部であり、２ａ，２ｂは信号二値化部であり、３は信号検出部である。本図に示すように、外部から入力される差動入力信号Ｖｉｎ１，Ｖｉｎ２は、それぞれ前記信号入力部１ａ，１ｂに入力される。前記信号入力部１ａ，１ｂは、それぞれ入力された電圧を増幅して、前記信号二値化部２ａ，２ｂに出力する。そして受信された信号はそれぞれ前記信号二値化部２ａ，２ｂによって二値化される。前記信号二値化部２ａ，２ｂによって二値化された信号が前記信号検出部３に送られる。前記信号検出部３では、それぞれの二値化信号を元に差動信号を検出し、その結果としてＶｏｕｔを出力する。
【選択図】 図１

Description

本発明は、高周波な一対の信号入力に対応して差動増幅し、二値化した信号を出力する差動信号受信回路に関する。

従来、高速シリアル伝送においては、差動信号を用いた伝送方式が一般的である。従って、データ受信部では、一対の差動信号を受信し、それを元に二値化されたデータを復元することが必要である。差動信号から二値化データを得るために、一般的に差動増幅回路が用いられる。受信した差動信号を二値化レベルまで増幅することで、二値化データを復元することができる。
また、近年、高速シリアル伝送は高速化が進み、データ信号の周波数帯域はＧＨｚ帯まで及んでいる。そのため、受信回路の差動増幅回路には良好な高周波特性が求められている。

このような、高周波特性の良い差動増幅回路としては、以下の文献に示すように、様々な方法が提案されている。
例えば、回路構成が簡単で、高周波特性を改善する帰還型差動増幅回路に関する技術が示されている。これによれば、差動増幅回路の入力段の前段にそれぞれ演算増幅器からなる帰還回路を持ち、入力電圧は前記演算回路の非反転入力端子に接続され、前記差動増幅回路のエミッタ（ソース）電圧を前記演算回路の反転入力端子に接続する。こうように差動増幅回路に入力される電圧に帰還をかけることで、差動増幅回路としての高周波特性を改善することが可能である（特許文献１参照）。

また、例えば、出力段にプッシュプル型の出力バッファを持つことにより、差動増幅回路の高周波特性を改善する技術が示されている。これによれば、プッシュプル回路の出力バッファのエミッタ（ソース）と差動入力信号の一端を高周波バイパスコンデンサを介して接続することで、入力信号によって出力バッファのエミッタ電位が変化し、高周波でもプッシュプル動作を維持することが可能となり、高周波特性を改善することができる（特許文献２参照）。

また、例えば、差動増幅回路に流す電流量を制御するトランジスタのゲートを差動増幅回路の出力部に接続することで差動増幅回路に帰還ループを導入し、差動増幅回路に流れる電流量を決めるトランジスタのゲート電位を差動増幅回路の出力電位から得て、その結果として、差動増幅回路自体に帰還をかけて、高周波特性を改善することが可能な差動増幅器に関する技術が示されている（特許文献３参照）。
特開平８−２６５０６４号公報 特開平１１−１５０４２８号公報 特開２００１−２７４６４１号公報

上記に示す方法は、いずれも差動増幅回路に帰還回路を組み合わせることで差動増幅回路の高周波特性を改善しようとするものである。しかしながら、入力信号が高周波になれば、やがて差動増幅回路自身の持つ高周波特性の限界を越えてしまい、所望の二値化出力を得ることができなくなってしまうという問題がある。
また、差動増幅回路が高速で動作するためには絶えず大電流を流しつづける必要があり、そのために消費電力の増大を招いてしまうという問題がある。

本発明は上記事情を鑑みてなされたものであり、通常の差動増幅回路を用いることなく、差動入力信号から所望の二値化信号を検出し、出力することが可能な差動信号受信回路を提供することを目的とする。

前記課題を解決するために、請求項１記載の発明は、一対の差動信号を受信する差動信号受信回路であって、個々の差動信号の電圧を入力として受け、増幅して出力する電圧増幅部と、増幅された個々の差動信号を入力し、二値化して、二値化出力として出力する信号二値化部と、個々の二値化出力を元に、同相信号を除去し差動信号を検出する信号検出部と、を有することを特徴とする。

請求項２記載の発明は、一対の差動信号を受信する差動信号受信回路であって、個々の差動信号の電流を入力として受け、増幅して出力する電流増幅部と、増幅された個々の差動信号を入力し、二値化して、二値化出力として出力する信号二値化部と、個々の二値化出力を元に、同相信号を除去し差動信号を検出する信号検出部と、を有することを特徴とする。

請求項３記載の発明は、請求項１記載の発明において、前記電圧増幅部の出力を元に、回路に帰還をかける帰還回路を有することを特徴とする。

請求項４記載の発明は、請求項２記載の発明において、前記電流増幅部の出力を元に、回路に帰還をかける帰還回路を有することを特徴とする。

請求項５記載の発明は、請求項１または３に記載の発明において、前記信号検出部において、送信元の二値化信号を正しく復元し、二値化データ出力として出力するホールド回路を有することを特徴とする。

請求項６記載の発明は、請求項２または４に記載の発明において、前記信号検出部において、送信元の二値化信号を正しく復元し、二値化データ出力として出力するホールド回路を有することを特徴とする。

請求項７記載の発明は、請求項５記載の発明において、前記ホールド回路から出力される二値化データ出力を受信し、制御信号を前記電圧増幅部に入力することで出力デューティを所望の値に制御する第１のデューティ制御部を有することを特徴とする。

請求項８記載の発明は、請求項６記載の発明において、前記ホールド回路から出力される二値化データ出力を受信し、制御信号を前記電流増幅部に入力することで出力デューティを所望の値に制御する第１のデューティ制御部を有することを特徴とする。

請求項９記載の発明は、請求項５記載の発明において、個々の前記二値化回路から出力される二値化データ出力を受信し、制御信号を前記電圧増幅部に入力することで出力デューティを所望の値に制御する第２のデューティ制御部を有することを特徴とする。

請求項１０記載の発明は、請求項６記載の発明において、個々の前記二値化回路から出力される二値化データ出力を受信し、制御信号を前記電流増幅部に入力することで出力デューティを所望の値に制御する第２のデューティ制御部を有することを特徴とする。

請求項１１記載の発明は、請求項１，３，５，７，９のいずれか１項に記載の発明において、前記差動信号を受信し、同相ノイズを除去して差動信号を出力するノイズ除去部を有することを特徴とする。

請求項１２記載の発明は、請求項２，４，６，８，１０のいずれか１項に記載の発明において、前記差動信号を受信し、同相ノイズを除去して差動信号を出力するノイズ除去部を有することを特徴とする。

請求項１３記載の発明は、請求項１，３，５，７，９のいずれか１項に記載の発明において、内部回路を入力部の過大な電流放電から保護する静電気保護回路と、前記静電気保護回路の寄生容量を打ち消し、前記差動入力信号を受信して同相ノイズを除去し、差動信号を出力する第２のノイズ除去部と、を有することを特徴とする。

請求項１４記載の発明は、請求項２，４，６，８，１０のいずれか１項に記載の発明において、内部回路を入力部の過大な電流放電から保護する静電気保護回路と、前記静電気保護回路の寄生容量を打ち消し、前記差動入力信号を受信して同相ノイズを除去し、差動信号を出力する第２のノイズ除去部と、を有することを特徴とする。

本発明によれば、一対の差動信号を受信する差動信号受信回路であって、個々の差動信号の電圧を入力として受け、増幅して出力する電圧増幅部と、増幅された個々の差動信号を入力し、二値化して、二値化出力として出力する信号二値化部と、個々の二値化出力を元に、同相信号を除去し差動信号を検出する信号検出部と、を有することにより、受信した差動信号を通常の差動増幅回路を用いることなく、良好な高周波特性を持つ回路構成のみを用いて検出することが可能となり、高周波特性の改善につながり、また二値化信号はデジタル的に処理されるために、チップ面積の縮小・消費電力の削減につながり、コスト削減を実現することが可能である。

以下に示す実施例１は、本発明によってもたらされる効果を実現するための基本構成であり、最も好ましい実施形態の１つである。また、実施例２以降は、更なる効果をもたらすための実施形態であり、いずれの実施例も最良の実施形態であると言える。そのため、実施の状況に応じて、適切な実施例を用いることが可能である。
以下に、添付図面を参照しながら、本発明の実施形態を説明する。

第１の実施例は、本発明によってもたらされる効果を実現するための基本構成となる実施例であり、最初に、差動信号が電圧信号である場合について説明する。
図１は、本発明の第１の実施例である電圧差動信号受信回路の構成を示した図である。
１ａ，１ｂは電圧増幅部であり、２ａ，２ｂは信号二値化部であり、３は信号検出部である。
本図に示すように、外部から入力される差動入力信号Ｖｉｎ１，Ｖｉｎ２は、それぞれ電圧差動受信回路の電圧増幅部１ａ，１ｂに入力される。前記電圧増幅部１ａ，１ｂは、それぞれ入力された電圧を増幅して、信号二値化部２ａ，２ｂに出力する。そして増幅された信号は、それぞれ信号二値化部２ａ，２ｂによって二値化される。信号二値化部２ａ，２ｂによって二値化された信号が信号検出部３に送られる。信号検出部３では、それぞれの二値化信号を元に差動信号を検出し、その結果としてＶｏｕｔを出力する。
このような回路構成にすることにより、前記差動入力信号Ｖｉｎ１，Ｖｉｎ２はそれぞれ、まず二値化され、デジタル信号として扱うことが可能になる。

図２は、電圧差動信号受信回路における電圧増幅部の回路を例示した図であり、前記電圧増幅部１ａ，１ｂの実施例としては、本図に示すような回路が挙げられる。
外部から入力される差動入力信号Ｖｉｎは、入力トランジスタＭ１２のゲートに入力される。入力トランジスタＭ１２のソースは接地され、ドレインには電流源１３が接続されている。従って、図２の回路は通常のソース接地回路を構成しており、前記入力信号Ｖｉｎが反転増幅された信号がドレイン側に表れる。また、前記二値化部２ａ，２ｂの実施例としては、インバータを数個直列に繋ぐ構成が挙げられる。
このようにすることで、二値化に用いる過程は単純なソース接地回路とインバータ回路のみで構成することが可能であり、トランジスタの持つ周波数特性を最大限に引き出すことが可能となる。

また、差動信号を検出する前記信号検出部３の一例としては、入力Ａ，Ｂが異なるとき（差動信号）にのみ１を返し、Ａ，Ｂが同じ（同相信号）ならば０を返すＥＯＲ回路が挙げられる。信号の差分を取る前に入力をデジタル信号とすることにより、小さいトランジスタを用いて高速に信号を扱うことが可能であり、消費電力の軽減化やチップサイズ縮小化の側面からも有用である。

次に、差動信号が電流信号である場合について説明する。
図３は、本発明の第１の実施例である電流差動信号受信回路の構成を示した図である。
４ａ，４ｂは電流増幅部であり、２ａ，２ｂは信号二値化部であり、３は信号検出部である。電流増幅部４では、入力された電流信号を電圧信号に変換する機構を有する。
一般に、電流増幅による方法は、電圧増幅に比べて高周波特性が良いことが特徴である。従って、このような構成とすることで、より高周波において差動信号を検出することが可能である。

図４は、電流差動信号受信回路における電流増幅部の回路を例示した図であり、前記電流増幅部４ａ，４ｂの実施例としては、本図に示すような回路が挙げられる。
ＰｃｈトランジスタＭ４０のゲート・ドレインとＮｃｈトランジスタＭ４１のドレインを接続し、その出力電位をＶｏｕｔとする。さらに、前記ＮｃｈトランジスタＭ４１のソースと電流源４２が接続された構成になっており、入力電流Ｉｉｎはこのノードに入力される。前記ＰｃｈトランジスタＭ４０のソースと前記電流源４２の一端はそれぞれ電源、グランドに接続されている。前記ＮｃｈトランジスタＭ４１のゲートは適当な電位Ｖｃで接続されているものとする。本図に示す回路はゲート接地型増幅回路になっている。

第２の実施例は、前記実施例１の増幅部に帰還回路が設けられた実施例であり、最初に、差動信号が電圧信号である場合について説明する。
図５は、本発明の第２の実施例である電圧差動信号受信回路の構成を示した図である。
１ａ，１ｂは電圧増幅部であり、５ａ，５ｂは帰還回路であり、２ａ，２ｂは信号二値化部であり、３は信号検出部である。帰還回路５ａ，５ｂにより、電圧増幅部１ａ，１ｂの高周波特性が更に改善されることが期待される。

図６は、電圧差動信号受信回路における電圧増幅部及び帰還回路の回路を例示した図であり、電圧増幅部１ａ，１ｂと帰還回路５ａ，５ｂの一例としては、本図のような回路構成が挙げられる。
外部から入力される差動入力信号Ｖｉｎは、入力トランジスタＭ１２のゲートに入力される。前記入力トランジスタＭ１２のソースは抵抗１４を通して接地され、ドレインには電流源１３が接続されている。また、出力端子Ｖｏｕｔのあるノードは帰還抵抗１５によってトランジスタＭ１２のソースと接続されている。このようにすることで、通常のソース接地回路よりも高周波特性を改善することが可能である。

次に、差動信号が電流信号である場合について説明する。
図７は、本発明の第２の実施例である電流差動信号受信回路の構成を示した図である。
４ａ，４ｂは電流増幅部であり、５ａ，５ｂは帰還回路であり、２ａ，２ｂは信号二値化部であり、３は信号検出部である。帰還回路５ａ，５ｂにより、電流増幅部４ａ，４ｂの高周波特性が更に改善されることが期待される。

図８は、電流差動信号受信回路における電流増幅部及び帰還回路の回路を例示した図であり、前記電流増幅部４ａ，４ｂと前記帰還回路５ａ，５ｂの一例としては、本図のような回路構成が挙げられる。
本図に示すように、前記帰還回路５の信号入力部では、電流源５０とＮｃｈトランジスタＭ５１のドレイン、さらにＮｃｈトランジスタＭ５２のゲートをそれぞれ接続し、その電位をそれぞれ信号二値化部２への出力とする。さらに前記ＮｃｈトランジスタＭ５１のソースと前記ＮｃｈトランジスタＭ５２のドレインがそれぞれ接続された構成になっており、入力信号はこのノードに入力される。前記電流源５０の一端と前記ＮｃｈトランジスタＭ５２のソースはそれぞれ電源、グランドに接続されている。前記ＮｃｈトランジスタＭ５１のゲートはそれぞれ適当な電位Ｖｃで接続されているものとする。この帰還回路５の信号入力部はゲート接地型増幅回路になっている。
このような構成にすることで、各出力電位によって前記ＮｃｈトランジスタＭ５２が流そうとする電流が変化し、回路に帰還の効果が加味されるので、さらに周波数特性は良好なものとなる。

実施例３は、前記実施例１にホールド回路が設けられた実施例であり、最初に、差動信号が電圧信号である場合について説明する。
図９は、本発明の第３の実施例である電圧差動信号受信回路の構成を示した図である。
１ａ，１ｂは電圧増幅部であり、２ａ，２ｂは信号二値化部であり、６はホールド回路である。ホールド回路６は２つの入力Ａ、Ｂに対して出力Ｚを返す論理回路であり、その論理テーブルを図１０に示す。図１０に示すように、入力Ａ，Ｂが異なる値となったときにある値を出力し、Ａ、Ｂが同じ値になったときは値をホールドする。

図１１は、電圧差動信号受信回路におけるホールド回路の動作を示した図であり、電圧増幅部１ａ，１ｂが受信した差動信号を信号二値化部２ａ，２ｂでそれぞれ二値化し、ホールド回路６に入力したときの動作を示している。
通常のデータ伝送において、前記ホールド回路６の出力Ｚは、送信元の二値化信号を復元している。また、受信した差動信号に同相ノイズが乗った場合にも、前記ホールド回路６はノイズを除去し、元の信号を復元していることがわかる。このような構成にすることで、通常の差動増幅器を用いることなく、論理演算的な処理によって、差動信号を二値化することが可能である。

図１２は、電圧差動信号受信回路におけるホールド回路を例示した図であり、論理回路を用いたホールド回路６の回路構成例としては、本図のようなものが挙げられる。
本図では、前記ホールド回路６はインバータ６００，６０１，６０２，６０３とスイッチ６０４，６０５からなるラッチ回路とＸＯＲ回路６０６とで構成されており、ＸＯＲ回路６０６の出力が１のときに、にスイッチ６０４がオフ、スイッチ６０５がオンされる。逆にＸＯＲ回路６０６の出力が０のときに、スイッチ６０４はオン、スイッチ６０５がオフされる。
従って、この回路は、入力ＡとＢが異なる値であれば入力Ａを出力Ｚにスルーし、入力ＡとＢが同じ値であれば、出力Ｚを保持することになり、図１１で示すような所望の出力を得ることが可能である。

図１３は、電圧差動信号受信回路におけるホールド回路をトランジスタレベルで構成した例を示す図である。
本図では、前記ホールド回路６は２つのＰｃｈトランジスタ６１０，６１１と、Ｎｃｈトランジスタ６１２，６１３とを直列に繋いだ構成になっており、６１４はインバータであり、それぞれのトランジスタのゲートに入力Ａの反転と入力Ｂを入力する。
この回路を用いれば図１２に示したものよりも簡単な回路構成で所望の出力を得ることが可能である。

次に、差動信号が電流信号である場合について説明する。
図１４は、本発明の第３の実施例である電流差動信号受信回路の構成を示した図である。
４ａ，４ｂは電流増幅部であり、２ａ，２ｂは信号二値化部であり、６はホールド回路である。ホールド回路６は２つの入力Ａ、Ｂに対して出力Ｚを返す論理回路であり、その論理テーブルは図１０に示した通りである。図１０に示すように、入力Ａ，Ｂが異なる値となったときにある値を出力し、Ａ、Ｂが同じ値になったときは値をホールドする。
また、電流差動信号受信回路におけるホールド回路の動作例は図１１に示したものと同様であるため、説明を省略する。
また、電流差動信号受信回路におけるホールド回路の回路例は、図１２、図１３に示したものと同様であるため、説明を省略する。
このように、電流増幅入力を用いることで、さらに高周波特性の良い二値化回路を構成することが可能である。

第４の実施例は、前記実施例２にホールド回路が設けられた実施例であり、最初に、差動信号が電圧信号である場合について説明する。
図１５は、本発明の第４の実施例である電圧差動信号受信回路の構成を示した図である。
１ａ，１ｂは電圧増幅部であり、５ａ，５ｂは帰還回路であり、２ａ，２ｂは信号二値化部であり、６はホールド回路である。ホールド回路６は２つの入力Ａ、Ｂに対して出力Ｚを返す論理回路であり、その論理テーブルは図１０に示した通りである。図１０に示すように、入力Ａ，Ｂが異なる値となったときにある値を出力し、Ａ、Ｂが同じ値になったときは値をホールドする。
また、電流差動信号受信回路におけるホールド回路の動作例は図１１に示したものと同様であるため、説明を省略する。
また、電流差動信号受信回路におけるホールド回路の回路例は、図１２、図１３に示したものと同様であるため、説明を省略する。
このように、電圧増幅部に帰還回路を用いることで、さらに高周波特性の良い二値化回路を構成することが可能である。

次に、差動信号が電流信号である場合について説明する。
図１６は、本発明の第４の実施例である電流差動信号受信回路の構成を示した図である。
４ａ，４ｂは電流増幅部であり、５ａ，５ｂは帰還回路であり、２ａ，２ｂは信号二値化部であり、６はホールド回路である。ホールド回路６は２つの入力Ａ、Ｂに対して出力Ｚを返す論理回路であり、その論理テーブルは図１０に示した通りである。図１０に示すように、入力Ａ，Ｂが異なる値となったときにある値を出力し、Ａ、Ｂが同じ値になったときは値をホールドする。
また、電流差動信号受信回路におけるホールド回路の動作例は図１１に示したものと同様であるため、説明を省略する。
また、電流差動信号受信回路におけるホールド回路の回路例は、図１２、図１３に示したものと同様であるため、説明を省略する。
このように、電流増幅部に帰還回路を用いることで、さらに高周波特性の良い二値化回路を構成することが可能である。

第５の実施例は、前記実施例３に第１のデューティ制御部が設けられた実施例であり、最初に、差動信号が電圧信号である場合について説明する。
図１７は、本発明の第５の実施例である電圧差動信号受信回路の構成を示した図である。
１ａ，１ｂは電圧増幅部であり、２ａ，２ｂは信号二値化部であり、６はホールド回路であり、７はデューティ制御部である。デューティ制御部７の出力は、制御信号として電圧増幅部の１ａ，１ｂの信号入力部に入力（１ａでは、下方から入力；１ｂでは、上方から入力）される。
これによって、出力信号のデューティ所望の値にするように制御することが可能であり、高周波特性のよい二値化回路を構成することが可能である。
例えば、図２の回路を電圧増幅部に用いた場合、制御信号によって電流源１１の電流量を制御することで、所望のデューティを得ることが可能となる。

一般に、差動信号を用いた高速シリアル伝送方式においては、８ｂ／１０ｂ変換されたデータが用いられる。８ｂ／１０ｂ変換されたデータは、デューティが５０％になるという性質を持つ。しかし、受信した差動信号を二値化する際には、デバイスや温度のばらつきによって入力回路やインバータのスレッシュ電圧が決まるために、復元された二値化信号のデューティが崩れてしまう（図１８中、二値化信号１，２）。
そこで、前記デューティ制御部７を導入することで、図１８中のＶｔｈを制御し、デューティをおよそ５０％に復元された二値化信号を得ることが可能である。
また、前記デューティ制御部７の構成としては様々な方法が考えられるが、一例としてはローパスフィルタを用いて出力電圧の平均を取り、コンパレータ等によって基準電位と比較する方法が挙げられる。

次に、差動信号が電流信号である場合について説明する。
図１９は、本発明の第５の実施例である電流差動信号受信回路の構成を示した図である。
４ａ，４ｂは電流増幅部であり、２ａ，２ｂは信号二値化部であり、６はホールド回路であり、７はデューティ制御部である。デューティ制御部７の出力は、制御信号として電流増幅部４ａ，４ｂの信号入力部に入力（４ａでは、下方から入力；４ｂでは、上方から入力）される。
これによって、出力信号のデューティ所望の値にするように制御することが可能であり、高周波特性のよい二値化回路を構成することが可能である。

第６の実施例は、前記実施例４に第１のデューティ制御部が設けられた実施例であり、最初に、差動信号が電圧信号である場合について説明する。
図２０は、本発明の第６の実施例である電圧差動信号受信回路の構成を示した図である。
１ａ，１ｂは電圧増幅部であり、５ａ，５ｂは帰還回路であり、２ａ，２ｂは信号二値化部であり、６はホールド回路であり、７はデューティ制御部である。デューティ制御部７の出力は、制御信号として電圧増幅部の１ａ，１ｂの信号入力部に入力（１ａでは、下方から入力；１ｂでは、上方から入力）され、更に、電圧増幅部１ａ，１ｂの各々に帰還回路５ａ，５ｂを設けることにより、回路に帰還をかけている。
これによって、出力信号のデューティ所望の値にするように制御することが可能であり、また、電圧増幅部に帰還回路を用いることで、更に高周波特性の良い二値化回路を構成することが可能である。

次に、差動信号が電流信号である場合について説明する。
図２１は、本発明の第６の実施例である電流差動信号受信回路の構成を示した図である。
４ａ，４ｂは電流増幅部であり、５ａ，５ｂは帰還回路であり、２ａ，２ｂは信号二値化部であり、６はホールド回路であり、７はデューティ制御部である。デューティ制御部７の出力は、制御信号として電流増幅部の４ａ，４ｂの信号入力部に入力（４ａでは、下方から入力；４ｂでは、上方から入力）され、更に、電流増幅部４ａ，４ｂの各々に帰還回路５ａ，５ｂを設けることにより、回路に帰還をかけている。
これによって、出力信号のデューティ所望の値にするように制御することが可能であり、また、電流増幅部に帰還回路を用いることで、更に高周波特性の良い二値化回路を構成することが可能である。

第７の実施例は、前記実施例３に第２のデューティ制御部が設けられた実施例であり、最初に、差動信号が電圧信号である場合について説明する。
図２２は、本発明の第７の実施例である電圧差動信号受信回路の構成を示した図である。
１ａ，１ｂは電圧増幅部であり、２ａ，２ｂは信号二値化部であり、６はホールド回路であり、８ａ，８ｂはデューティ制御部である。
デューティ制御部８ａの出力は、制御信号として電圧増幅部１ａの信号入力部に入力される。また、デューティ制御部８ｂの出力は、制御信号として電圧増幅部１ｂの信号入力部に入力される。
本図に示すように、差動信号の各々の出力結果にデューティ制御をかけることでも、デューティを所望の値とする制御を行うことが可能である。

次に、差動信号が電流信号である場合について説明する。
図２３は、本発明の第７の実施例である電流差動信号受信回路の構成を示した図である。
４ａ，４ｂは電流増幅部であり、２ａ，２ｂは信号二値化部であり、６はホールド回路であり、８ａ，８ｂはデューティ制御部である。
デューティ制御部８ａの出力は、制御信号として電流増幅部４ａの信号入力部に入力される。また、デューティ制御部８ｂの出力は、制御信号として電流増幅部４ｂの信号入力部に入力される。
本図に示すように、差動信号の各々の出力結果にデューティ制御をかけることでも、デューティを所望の値とする制御を行うことが可能であり、特に、電流増幅入力を用いることで、更に高周波性の良い二値化回路を構成することが可能である。

第８の実施例は、前記実施例４に第２のデューティ制御部が設けられた実施例であり、最初に、差動信号が電圧信号である場合について説明する。
図２４は、本発明の第８の実施例である電圧差動信号受信回路の構成を示した図である。
１ａ，１ｂは電圧増幅部であり、５ａ，５ｂは帰還回路であり、２ａ，２ｂは信号二値化部であり、６はホールド回路であり、８ａ，８ｂはデューティ制御部である。
デューティ制御部８ａの出力は、制御信号として電圧増幅部１ａの信号入力部に入力され、更に、電圧増幅部１ａに帰還回路５ａを設けることにより、回路に帰還をかけている。
また、デューティ制御部８ｂの出力については、前記デューティ制御部８ａの出力についての説明と同様であるので、説明を省略する。

本図に示すように、差動信号の各々の出力結果にデューティ制御をかけることでも、デューティを所望の値とする制御を行うことが可能であり、更に、電圧増幅部に帰還回路を用いることで、更に高周波性の良い二値化回路を構成することが可能である。

次に、差動信号が電流信号である場合について説明する。
図２５は、本発明の第８の実施例である電流差動信号受信回路の構成を示した図である。
４ａ，４ｂは電圧増幅部であり、５ａ，５ｂは帰還回路であり、２ａ，２ｂは信号二値化部であり、６はホールド回路であり、８ａ，８ｂはデューティ制御部である。
デューティ制御部８ａの出力は、制御信号として電流増幅部４ａの信号入力部に入力され、更に、電流増幅部４ａに帰還回路５ａを設けることにより、回路に帰還をかけている。
また、デューティ制御部８ｂについては、前記デューティ制御部８ａの出力についての説明と同様であるので、説明を省略する。

本図に示すように、差動信号の各々の出力結果にデューティ制御をかけることでも、デューティを所望の値とする制御を行うことが可能であり、更に、電流増幅部に帰還回路を用いることで、更に高周波性の良い二値化回路を構成することが可能である。

実施例９は、前記実施例１に第１のノイズ除去部が設けられた実施例であり、最初に、差動信号が電圧信号である場合について説明する。
図２６は、本発明の第９の実施例である電圧差動信号受信回路の構成を示した図である。
１ａ，１ｂは電圧増幅部であり、２ａ，２ｂは信号二値化部であり、３は信号検出部であり、９はノイズ除去部である。
本図に示すように、外部から入力される差動入力信号Ｖｉｎ１，Ｖｉｎ２は、ノイズ除去部９により同相ノイズを除去され、その後それぞれ電圧増幅部１ａ，１ｂに入力される。前記電圧増幅部１ａ，１ｂは、入力された電圧を増幅して信号二値化部２ａ，２ｂに出力する。そして受信された信号はそれぞれ信号二値化部２ａ，２ｂによって二値化される。前記信号二値化部２ａ，２ｂによって二値化された信号が信号検出部３に送られる。信号検出部３では、それぞれの二値化信号を元に差動信号を検出し、その結果としてＶｏｕｔを出力する。
このような回路構成にすることにより、前記受信信号Ｖｉｎ１，Ｖｉｎ２は同相ノイズを除去された後、それぞれまず二値化され、デジタル信号として扱うことが可能になる。

図２７は、電圧差動信号受信回路における電圧増幅部の回路を例示した図であり、前記電圧増幅部１ａ，１ｂの実施例としては、本図に示すような回路が挙げられる。
外部から入力される差動入力信号Ｖｉｎは、入力トランジスタＭ１２のゲートに入力される。前記入力トランジスタＭ１２のソースは接地され、ドレインには電流源１３が接続されている。従って、図２７の回路は通常のソース接地回路を構成しており、前記入力信号Ｖｉｎが反転増幅された信号がドレイン側に表れる。また、前記二値化部２ａ，２ｂの実施例としては、インバータを数個直列に繋ぐ構成が挙げられる。
こうすることで、二値化に用いる過程は単純なソース接地回路とインバータ回路のみで構成することが可能であり、トランジスタの持つ周波数特性を最大限に引き出すことが可能となる。

また、差動信号を検出する前記信号検出部３の一例としては、入力Ａ，Ｂが異なるとき（差動信号）にのみ１を返し、Ａ，Ｂが同じ（同相信号）ならば０を返すＥＯＲ回路が挙げられる。信号の差分を取る前に入力をデジタル信号とすることにより、小さいトランジスタを用いて高速に信号を扱うことが可能であり、消費電力の軽減化やチップサイズ縮小化の側面からも有用である。

また、同相ノイズを除去するノイズ除去部９の構成例としては、近接した２つのインダクタに入力Ｖｉｎ１，Ｖｉｎ２を通すバランの構成が挙げられる。これを実際にＩＣチップ上で実現する時の一例を図２８に示す。
図２８は、電圧差動信号受信回路におけるノイズ除去部の構成を例示した図である。
本図に示すように、異なるメタル配線層を用いて２つのスパイラルインダクタを同じ場所に作る。
このようにすることによって、２つのインダクタは、電流の流れる向きが互いに逆（差動信号）の場合は互いの磁界を打ち消しあうが、同じ向きに電流が流れる（同相信号）場合には磁界を強めあい、インピーダンスが高くなるので、その結果として同相信号は減衰して除去されることになる。この構成は、通常のＩＣ上でも容易に実現可能でありながら、同相除去に優れた効果を示している。

次に、差動信号が電流信号である場合について説明する。
図２９は、本発明の第９の実施例である電流差動信号受信回路の構成を示した図である。
４ａ，４ｂは電流増幅部であり、２ａ，２ｂは信号二値化部であり、３は信号検出部であり、９はノイズ除去部である。
本図に示すように、外部から入力される差動入力信号Ｉｉｎ１，Ｉｉｎ２は、ノイズ除去部９により同相ノイズを除去され、その後それぞれ電流増幅部４ａ，４ｂに入力される。一般に、電流増幅による方法は電圧増幅による方法に比べ、高周波特性が良いことが特徴である。
従って、本図に示すような構成とすることで、より高周波において差動信号を検出することが可能である。

図３０は、電流差動信号受信回路における電流増幅部の回路を例示した図であり、前記電流増幅部４ａ，４ｂの実施例としては、本図に示すような回路が挙げられる。
ＰｃｈトランジスタＭ４０のゲート・ドレインとＮｃｈトランジスタＭ４１のドレインを接続し、その出力電位をＶｏｕｔとする。さらに、前記ＮｃｈトランジスタＭ４１のソースと電流源４２が接続された構成になっており、入力電流Ｉｉｎはこのノードに入力される。前記ＰｃｈトランジスタＭ４０のソースと前記電流源４２の一端はそれぞれ電源、グランドに接続されている。前記ＮｃｈトランジスタＭ４１のゲートは適当な電位Ｖｃで接続されているものとする。本図に示す回路はゲート接地型増幅回路になっている。

実施例１０は、前記実施例２に第１のノイズ除去部が設けられた実施例であり、最初に、差動信号が電圧信号である場合について説明する。
図３１は、本発明の第１０の実施例である電圧差動信号受信回路の構成を示した図である。
１ａ，１ｂは電圧増幅部であり、５ａ，５ｂは帰還回路であり、２ａ，２ｂは信号二値化部であり、３は信号検出部であり、９はノイズ除去部である。
本図に示すように、外部から入力される差動入力信号Ｖｉｎ１，Ｖｉｎ２は、ノイズ除去部９により同相ノイズを除去され、その後それぞれ電圧増幅部１ａ，１ｂに入力される。また、帰還回路５ａ，５ｂにより、電圧増幅部１ａ，１ｂの高周波特性はさらに改善されることが期待される。

図３２は、電圧差動信号受信回路における電圧増幅部及び帰還回路の回路を例示した図であり、電圧増幅部１ａ，１ｂと帰還回路５ａ，５ｂの一例としては、本図のような回路構成が挙げられる。
外部から入力される差動入力信号Ｖｉｎは、入力トランジスタＭ１２のゲートに入力される。前記入力トランジスタＭ１２のソースは抵抗１４を通して接地され、ドレインには電流源１３が接続されている。また、出力端子Ｖｏｕｔのあるノードは帰還抵抗１５によってトランジスタＭ１２のソースと接続されている。このようにすることによって、通常のソース接地回路よりも高周波特性を改善することが可能である。

次に、差動信号が電流信号である場合について説明する。
図３３は、本発明の第１０の実施例である電流差動信号受信回路の構成を示した図である。
４ａ，４ｂは電流増幅部であり、５ａ，５ｂは帰還回路であり、２ａ，２ｂは信号二値化部であり、３は信号検出部であり、９はノイズ除去部である。
本図に示すように、外部から入力される差動入力信号Ｉｉｎ１，Ｉｉｎ２は、ノイズ除去部９により同相ノイズを除去され、その後それぞれ電流増幅部４ａ，４ｂに入力される。また、帰還回路５ａ，５ｂにより、電流増幅部４ａ，４ｂの高周波特性はさらに改善されることが期待される。

図３４は、電流差動信号受信回路における電流増幅部及び帰還回路の回路を例示した図であり、前記電流増幅部４ａ，４ｂと前記帰還回路５ａ，５ｂの一例としては、本図のような回路構成が挙げられる。
本図に示すように、帰還回路５の信号入力部では、電流源５０とＮｃｈトランジスタＭ５１のドレイン、さらにＮｃｈトランジスタＭ５２のゲートをそれぞれ接続し、その電位をそれぞれ信号二値化部２への出力とする。さらに前記ＮｃｈトランジスタＭ５１のソースと前記ＮｃｈトランジスタＭ５２のドレインがそれぞれ接続された構成になっており、入力信号はこのノードに入力される。前記電流源５０の一端と前記ＮｃｈトランジスタＭ５２のソースはそれぞれ電源、グランドに接続されている。前記ＮｃｈトランジスタＭ５１のゲートはそれぞれ適当な電位Ｖｃで接続されているものとする。この帰還回路５の信号入力部はゲート接地型増幅回路になっている。
このような構成にすることで、各出力電位によって前記ＮｃｈトランジスタＭ５２が流そうとする電流が変化し、回路に帰還の効果が加味されるので、さらに周波数特性は良好なものとなる。

実施例１１は、前記実施例３に第１のノイズ除去部が設けられた実施例であり、最初に、差動信号が電圧信号である場合について説明する。
図３５は、本発明の第１１の実施例である電圧差動信号受信回路の構成を示した図である。
１ａ，１ｂは電圧増幅部であり、２ａ，２ｂは信号二値化部であり、６はホールド回路であり、９はノイズ除去部である。
本図に示すように、外部から入力される差動入力信号Ｖｉｎ１，Ｖｉｎ２は、ノイズ除去部９により同相ノイズを除去され、その後それぞれ電圧増幅部１ａ，１ｂに入力される。また、前記ホールド回路６は２つの入力Ａ、Ｂに対して出力Ｚを返す論理回路であり、その論理テーブルを図１０に示す。図１０に示すように、入力Ａ，Ｂが異なる値となったときにある値を出力し、Ａ、Ｂが同じ値になったときは値をホールドする。

前記電圧増幅部１ａ，１ｂが受信した差動信号を前記信号二値化部２ａ，２ｂでそれぞれ二値化し、前記ホールド回路６に入力したときの動作を図１１に示す。図１１の詳細については、前記第３の実施例にて説明しているので、説明を省略する。
また、前記ホールド回路６の回路構成例としては図１２のものが挙げられる。図１２の詳細については、前記第３の実施例にて説明しているので、説明を省略する。

次に、差動信号が電流信号である場合について説明する。
図３６は、本発明の第１１の実施例である電流差動信号受信回路の構成を示した図である。
４ａ，４ｂは電流増幅部であり、２ａ，２ｂは信号二値化部であり、６はホールド回路であり、９はノイズ除去部である。
本図に示すように、外部から入力される差動入力信号Ｉｉｎ１，Ｉｉｎ２は、ノイズ除去部９により同相ノイズを除去され、その後それぞれ電流増幅部４ａ，４ｂに入力される。また、ホールド回路６は２つの入力Ａ、Ｂに対して出力Ｚを返す論理回路であり、その論理テーブルは図１０に示した通りである。図１０に示すように、入力Ａ，Ｂが異なる値となったときにある値を出力し、Ａ、Ｂが同じ値になったときは値をホールドする。

また、電流差動信号受信回路におけるホールド回路の動作例は図１１に示したものと同様であるため、説明を省略する。
また、電流差動信号受信回路におけるホールド回路の回路例は、図１２、図１３に示したものと同様であるため、説明を省略する。
このように、電流増幅入力を用いることで、さらに高周波特性の良い二値化回路を構成することが可能である。

実施例１２は、前記実施例４に第１のノイズ除去部が設けられた実施例であり、最初に、差動信号が電圧信号である場合について説明する。
図３７は、本発明の第１２の実施例である電圧差動信号受信回路の構成を示した図である。
１ａ，１ｂは電圧増幅部であり、５ａ，５ｂは帰還回路であり、２ａ，２ｂは信号二値化部であり、６はホールド回路であり、９はノイズ除去部である。
本図に示すように、外部から入力される差動入力信号Ｖｉｎ１，Ｖｉｎ２は、ノイズ除去部９により同相ノイズを除去され、その後それぞれ電圧増幅部１ａ，１ｂに入力される。また、ホールド回路６は２つの入力Ａ、Ｂに対して出力Ｚを返す論理回路であり、その論理テーブルは図１０に示した通りである。

また、電流差動信号受信回路におけるホールド回路の動作例は図１１に示したものと同様であるため、説明を省略する。
また、電流差動信号受信回路におけるホールド回路の回路例は、図１２、図１３に示したものと同様であるため、説明を省略する。
このように、電圧増幅部に帰還回路を用いることで、さらに高周波特性の良い二値化回路を構成することが可能である。

次に、差動信号が電流信号である場合について説明する。
図３８は、本発明の第１２の実施例である電流差動信号受信回路の構成を示した図である。
４ａ，４ｂは電流増幅部であり、５ａ，５ｂは帰還回路であり、２ａ，２ｂは信号二値化部であり、６はホールド回路であり、９はノイズ除去部である。
本図に示すように、外部から入力される差動入力信号Ｉｉｎ１，Ｉｉｎ２は、ノイズ除去部９により同相ノイズを除去され、その後それぞれ電流増幅部４ａ，４ｂに入力される。また、ホールド回路６は２つの入力Ａ、Ｂに対して出力Ｚを返す論理回路であり、その論理テーブルは図１０に示した通りである。

また、電流差動信号受信回路におけるホールド回路の動作例は図１１に示したものと同様であるため、説明を省略する。
また、電流差動信号受信回路におけるホールド回路の回路例は、図１２、図１３に示したものと同様であるため、説明を省略する。
このように、電流増幅部に帰還回路を用いることで、さらに高周波特性の良い二値化回路を構成することが可能である。

実施例１３は、前記実施例５に第１のノイズ除去部が設けられた実施例であり、最初に、差動信号が電圧信号である場合について説明する。
図３９は、本発明の第１３の実施例である電圧差動信号受信回路の構成を示した図である。
１ａ，１ｂは電圧増幅部であり、２ａ，２ｂは信号二値化部であり、６はホールド回路であり、７はデューティ制御部であり、９はノイズ除去部である。
本図に示すように、外部から入力される差動入力信号Ｖｉｎ１，Ｖｉｎ２は、ノイズ除去部９により同相ノイズを除去され、その後それぞれ電圧増幅部１ａ，１ｂに入力される。また、デューティ制御部７の出力は、制御信号として電圧増幅部の１ａ，１ｂの信号入力部に入力（１ａでは、下方から入力；１ｂでは、上方から入力）される。
これによって、出力信号のデューティ所望の値にするように制御することが可能であり、高周波特性のよい二値化回路を構成することが可能である。
例えば、図２の回路を電圧増幅部に用いた場合、制御信号によって電流源１１の電流量を制御することで、所望のデューティを得ることが可能となる。

一般に、差動信号を用いた高速シリアル伝送方式においては、８ｂ／１０ｂ変換されたデータが用いられる。８ｂ／１０ｂ変換されたデータは、デューティが５０％になるという性質を持つ。しかし、受信した差動信号を二値化する際には、デバイスや温度のばらつきによって入力回路やインバータのスレッシュ電圧が決まるために、復元された二値化信号のデューティが崩れてしまう（図１８中、二値化信号１，２）。
そこで、前記デューティ制御部７を導入することで、図１８中のＶｔｈを制御し、デューティをおよそ５０％に復元された二値化信号を得ることが可能である。
また、前記デューティ制御部７の構成としては様々な方法が考えられるが、一例としてはローパスフィルタを用いて出力電圧の平均を取り、コンパレータ等によって基準電位と比較する方法が挙げられる。

次に、差動信号が電流信号である場合について説明する。
図４０は、本発明の第１３の実施例である電流差動信号受信回路の構成を示した図である。
４ａ，４ｂは電流増幅部であり、２ａ，２ｂは信号二値化部であり、６はホールド回路であり、７はデューティ制御部であり、９はノイズ除去部である。
本図に示すように、外部から入力される差動入力信号Ｉｉｎ１，Ｉｉｎ２は、ノイズ除去部９により同相ノイズを除去され、その後それぞれ電流増幅部４ａ，４ｂに入力される。また、デューティ制御部７の出力は、制御信号として電流増幅部４ａ，４ｂの信号入力部に入力（４ａでは、下方から入力；４ｂでは、上方から入力）される。
これによって、出力信号のデューティ所望の値にするように制御することが可能であり、高周波特性のよい二値化回路を構成することが可能である。

実施例１４は、前記実施例６に第１のノイズ除去部が設けられた実施例であり、最初に、差動信号が電圧信号である場合について説明する。
図４１は、本発明の第１４の実施例である電圧差動信号受信回路の構成を示した図である。
１ａ，１ｂは電圧増幅部であり、５ａ，５ｂは帰還回路であり、２ａ，２ｂは信号二値化部であり、６はホールド回路であり、７はデューティ制御部であり、９はノイズ除去部である。
本図に示すように、外部から入力される差動入力信号Ｖｉｎ１，Ｖｉｎ２は、ノイズ除去部９により同相ノイズを除去され、その後それぞれ電圧増幅部１ａ，１ｂに入力される。また、デューティ制御部７の出力は、制御信号として電圧増幅部の１ａ，１ｂの信号入力部に入力（１ａでは、下方から入力；１ｂでは、上方から入力）され、更に、電圧増幅部１ａ，１ｂの各々に帰還回路５ａ，５ｂを設けることにより、回路に帰還をかけている。
これによって、出力信号のデューティ所望の値にするように制御することが可能であり、また、電圧増幅部に帰還回路を用いることで、更に高周波特性の良い二値化回路を構成することが可能である。

次に、差動信号が電流信号である場合について説明する。
図４２は、本発明の第１４の実施例である電流差動信号受信回路の構成を示した図である。
４ａ，４ｂは電流増幅部であり、５ａ，５ｂは帰還回路であり、２ａ，２ｂは信号二値化部であり、６はホールド回路であり、７はデューティ制御部であり、９はノイズ除去部である。
本図に示すように、外部から入力される差動入力信号Ｉｉｎ１，Ｉｉｎ２は、ノイズ除去部９により同相ノイズを除去され、その後それぞれ電流増幅部４ａ，４ｂに入力される。また、デューティ制御部７の出力は、制御信号として電流増幅部の４ａ，４ｂの信号入力部に入力（４ａでは、下方から入力；４ｂでは、上方から入力）され、更に、電流増幅部４ａ，４ｂの各々に帰還回路５ａ，５ｂを設けることにより、回路に帰還をかけている。
これによって、出力信号のデューティ所望の値にするように制御することが可能であり、また、電流増幅部に帰還回路を用いることで、更に高周波特性の良い二値化回路を構成することが可能である。

実施例１５は、前記実施例７に第１のノイズ除去部が設けられた実施例であり、最初に、差動信号が電圧信号である場合について説明する。
図４３は、本発明の第１５の実施例である電圧差動信号受信回路の構成を示した図である。
１ａ，１ｂは電圧増幅部であり、２ａ，２ｂは信号二値化部であり、６はホールド回路であり、８ａ，８ｂはデューティ制御部であり、９はノイズ除去部である。
本図に示すように、外部から入力される差動入力信号Ｖｉｎ１，Ｖｉｎ２は、ノイズ除去部９により同相ノイズを除去され、その後それぞれ電圧増幅部１ａ，１ｂに入力される。また、デューティ制御部８ａの出力は、制御信号として電圧増幅部１ａの信号入力部に入力され、デューティ制御部８ｂの出力は、制御信号として電圧増幅部１ｂの信号入力部に入力される。
本図に示すように、差動信号の各々の出力結果にデューティ制御をかけることでも、デューティを所望の値とする制御を行うことが可能である。

次に、差動信号が電流信号である場合について説明する。
図４４は、本発明の第１５の実施例である電流差動信号受信回路の構成を示した図である。
４ａ，４ｂは電流増幅部であり、２ａ，２ｂは信号二値化部であり、６はホールド回路であり、８ａ，８ｂはデューティ制御部であり、９はノイズ除去部である。
本図に示すように、外部から入力される差動入力信号Ｉｉｎ１，Ｉｉｎ２は、ノイズ除去部９により同相ノイズを除去され、その後それぞれ電流増幅部４ａ，４ｂに入力される。また、デューティ制御部８ａの出力は、制御信号として電流増幅部４ａの信号入力部に入力される。また、デューティ制御部８ｂの出力は、制御信号として電流増幅部４ｂの信号入力部に入力される。
本図に示すように、差動信号の各々の出力結果にデューティ制御をかけることでも、デューティを所望の値とする制御を行うことが可能であり、特に、電流増幅入力を用いることで、更に高周波性の良い二値化回路を構成することが可能である。

実施例１６は、前記実施例８に第１のノイズ除去部が設けられた実施例であり、最初に、差動信号が電圧信号である場合について説明する。
図４５は、本発明の第１６の実施例である電圧差動信号受信回路の構成を示した図である。
１ａ，１ｂは電圧増幅部であり、５ａ，５ｂは帰還回路であり、２ａ，２ｂは信号二値化部であり、６はホールド回路であり、８ａ，８ｂはデューティ制御部であり、９はノイズ除去部である。
本図に示すように、外部から入力される差動入力信号Ｖｉｎ１，Ｖｉｎ２は、ノイズ除去部９により同相ノイズを除去され、その後それぞれ電圧増幅部１ａ，１ｂに入力される。また、デューティ制御部８ａの出力は、制御信号として電圧増幅部１ａの信号入力部に入力され、更に、電圧増幅部１ａに帰還回路５ａを設けることにより、回路に帰還をかけている。
また、デューティ制御部８ｂの出力については、前記デューティ制御部８ａの出力についての説明と同様であるので、説明を省略する。

本図に示すように、差動信号の各々の出力結果にデューティ制御をかけることでも、デューティを所望の値とする制御を行うことが可能であり、更に、電圧増幅部に帰還回路を用いることで、更に高周波性の良い二値化回路を構成することが可能である。

次に、差動信号が電流信号である場合について説明する。
図４６は、本発明の第１６の実施例である電流差動信号受信回路の構成を示した図である。
４ａ，４ｂは電圧増幅部であり、５ａ，５ｂは帰還回路であり、２ａ，２ｂは信号二値化部であり、６はホールド回路であり、８ａ，８ｂはデューティ制御部であり、９はノイズ除去部である。
本図に示すように、外部から入力される差動入力信号Ｉｉｎ１，Ｉｉｎ２は、ノイズ除去部９により同相ノイズを除去され、その後それぞれ電流増幅部４ａ，４ｂに入力される。また、デューティ制御部８ａの出力は、制御信号として電流増幅部４ａの信号入力部に入力され、更に、電流増幅部４ａに帰還回路５ａを設けることにより、回路に帰還をかけている。
また、デューティ制御部８ｂについては、前記デューティ制御部８ａの出力についての説明と同様であるので、説明を省略する。

本図に示すように、差動信号の各々の出力結果にデューティ制御をかけることでも、デューティを所望の値とする制御を行うことが可能であり、更に、電流増幅部に帰還回路を用いることで、更に高周波性の良い二値化回路を構成することが可能である。

実施例１７は、前記実施例１に静電気保護回路（以下、「ＥＳＤ保護回路」という）と、第２のノイズ除去部が設けられた実施例であり、最初に、差動信号が電圧信号である場合について説明する。
図４７は、第１７の実施例である電圧差動信号受信回路の構成を示した図である。
１ａ，１ｂは電圧増幅部であり、２ａ，２ｂは信号二値化部であり、３は信号検出部であり、１０はノイズ除去部であり、１１ａ，１１ｂはＥＳＤ保護回路である。
本図に示すように、外部から入力される差動入力信号Ｖｉｎ１，Ｖｉｎ２は、ノイズ除去部１０により同相ノイズを除去され、その後それぞれ電圧増幅部１ａ，１ｂの信号入力部に入力される。前記電圧増幅部１ａ，１ｂは、入力された電圧を増幅して信号二値化部２ａ，２ｂに出力する。そして受信された信号はそれぞれ二値化部２ａ，２ｂによって二値化される。

前記信号二値化部２ａ，２ｂによって二値化された信号が信号検出部３に送られる。信号検出部３では、それぞれの二値化信号を元に差動信号を検出し、その結果としてＶｏｕｔを出力する。この回路は、ＥＳＤ保護回路１１ａ，１１ｂによって、外部からの静電気などによる過大な電流放電から保護されている。
このような回路構成にすることにより、前記受信信号Ｖｉｎ１，Ｖｉｎ２は同相ノイズを除去された後それぞれまず二値化され、デジタル信号として扱うことが可能になる。

図４８は、電圧差動信号受信回路における電圧増幅部の回路を例示した図であり、前記電圧増幅部１ａ，１ｂの実施例としては、本図に示すような回路が挙げられる。
外部から入力される差動入力信号Ｖｉｎは、入力トランジスタＭ１２のゲートに入力される。前記入力トランジスタＭ１２のソースは接地され、ドレインには電流源１３が接続されている。従って、本図の回路は通常のソース接地回路を構成しており、前記入力信号Ｖｉｎが反転増幅された信号がドレイン側に表れる。また、前記二値化部２ａ，２ｂの実施例としては、インバータを数個直列に繋ぐ構成が挙げられる。
こうすることで、二値化に用いる過程は単純なソース接地回路とインバータ回路のみで構成することが可能であり、トランジスタの持つ周波数特性を最大限に引き出すことが可能となる。

また、差動信号を検出する前記信号検出部３の一例としては、入力Ａ，Ｂが異なるとき（差動信号）にのみ１を返し、Ａ，Ｂが同じ（同相信号）ならば０を返すＥＯＲ回路が挙げられる。信号の差分を取る前に入力をデジタル信号とすることにより、小さいトランジスタを用いて高速に信号を扱うことが可能であり、消費電力の軽減化やチップサイズ縮小化の側面からも有用である。

ＥＳＤ保護回路１１ａ，１１ｂに用いられる回路で一般的に知られているものとして、図４９のような構成が挙げられる。
本図においてＭ１０１はＰｃｈトランジスタであり、Ｍ１０２はＮｃｈトランジスタである。それぞれのトランジスタのドレインが信号入力部Ｖｉｎに接続され、ソースとゲートは、ＰｃｈトランジスタＭ１０１は電源に、ＮｃｈトランジスタＭ１０２はグランドにそれぞれ接続される。
このようなダイオード接続を用いた回路構成とすることで、外部からのノイズ、例えば人体にたまった静電気などにより、Ｖｉｎが電源電圧よりも高い電圧となった場合には、ＰｃｈトランジスタＭ１０１はドレイン電圧がゲート電圧より高くなるのでオン状態になり、電流はＰｃｈトランジスタＭ１０１を通って電源部に抜け、半導体の内部回路の過大電流を防ぐことが可能である。
同様に、Ｖｉｎがグランド電位よりも低くなると、ＮｃｈトランジスタＭ１０２がオン状態となるので、グランド側からＮｃｈトランジスタＭ１０２を通して電流が流れ、半導体の内部回路の過大電流を防ぐことが可能である。

しかしながら、静電気によるノイズでは、瞬間的にではあるが数キロボルトの電圧が印加されるため、ＥＳＤ保護回路に用いるトランジスタはそれに耐えられるだけの大きなサイズが必要となる。その結果、これらのトランジスタＭ１０１，Ｍ１０２の寄生容量は、数ピコファラド程度の容量となってしまう。高周波信号を扱う場合では、この寄生容量によってインピーダンス整合が崩れ、入力信号特性が劣化してしまうことが問題となる。

それに対し、本発明ではノイズ除去部１０においてＥＳＤ保護回路１１ａ，１１ｂとインピーダンス整合を取り、入力信号特性の劣化を防ぐ。そのような効果をもつノイズ除去部１０の構成例としては、近接した２つのインダクタに入力Ｖｉｎ１，Ｖｉｎ２を通すバランの構成が挙げられる。これを実際にＩＣチップ上で実現するときの一例を図５０に示す。
本図に示すように、異なるメタル配線層を用いて２つのスパイラルインダクタを同じ場所に作る。こうすることで、２つのインダクタは、電流の流れる向きが互いに逆（差動信号）の場合は互いの磁界を打ち消しあうが、同じ向きに電流が流れる（同相信号）場合には磁界を強めあい、インピーダンスが高くなるので、その結果として同相信号は減衰して除去されることになる。この構成は、通常のＩＣ上でも容易に実現可能でありながら、同相除去に優れた効果を示す。

電信方程式の考え方によれば、高周波帯において伝送線路の特性インピーダンスは、
√（Ｌ／Ｃ）
である。この考えに基づけば、図４７の回路でＥＳＤ保護回路１０ａ，１０ｂの持つ寄生容量がＣｐであり、受信回路の特性インピーダンスをＺ０とした場合に、ノイズ除去部１０で用いるバランのインダクタンスＬｂを
√（Ｌｂ／Ｃｐ）＝Ｚ０
となる値に設定することで、入力部の特性インピーダンスをＺ０とすることが可能であり、インピーダンス不整合による信号の劣化を防ぐことが可能となる。

次に差動信号が電流信号である場合について説明する。
図５１は、第１７の実施例である電流差動信号受信回路の構成を示した図である。
４ａ，４ｂは電流増幅部であり、２ａ，２ｂは信号二値化部であり、３は信号検出部であり、１０はノイズ除去部であり、１１ａ，１１ｂはＥＳＤ保護回路である。
一般に、電流増幅による方法は電圧増幅に比べ高周波特性が良いことが特徴である。従って、このような構成とすることにより、より高周波において差動信号を検出することが可能である。

図５２は、電流差動信号受信回路における電流増幅部の回路を例示した図であり、前記電流増幅部４ａ，４ｂの実施例としては、本図に示すような回路が挙げられる。
ＰｃｈトランジスタＭ４０のゲート・ドレインとＮｃｈトランジスタＭ４１のドレインを接続し、その出力電位をＶｏｕｔとする。さらに、前記ＮｃｈトランジスタＭ４１のソースと電流源４２が接続された構成になっており、入力電流Ｉｉｎはこのノードに入力される。前記ＰｃｈトランジスタＭ４０のソースと前記電流源４２の一端はそれぞれ電源、グランドに接続されている。前記ＮｃｈトランジスタＭ４１のゲートは適当な電位Ｖｃで接続されているものとする。本図に示す回路はゲート接地型増幅回路になっている。

実施例１８は、前記実施例２にＥＳＤ保護回路と第２のノイズ除去部が設けられた実施例であり、最初に、差動信号が電圧信号である場合について説明する。
図５３は、本発明の第１８の実施例である電圧差動信号受信回路の構成を示した図である。
１ａ，１ｂは電圧増幅部であり、５ａ，５ｂは帰還回路であり、２ａ，２ｂは信号二値化部であり、３は信号検出部であり、９はノイズ除去部であり、１０ａ，１０ｂはＥＳＤ保護回路である。帰還回路５ａ，５ｂにより、電圧増幅部１ａ，１ｂの高周波特性はさらに改善されることが期待される。

電圧増幅部１ａ，１ｂと帰還回路５ａ，５ｂの一例としては、図５４のような回路構成が挙げられる。外部から入力される差動入力信号Ｖｉｎは、入力トランジスタＭ１２のゲートに入力される。前記入力トランジスタＭ１２のソースは抵抗１４を通して接地され、ドレインには電流源１３が接続されている。また、出力端子Ｖｏｕｔのあるノードは帰還抵抗１５によってトランジスタＭ１２のソースと接続されている。こうようにすることで、通常のソース接地回路よりも高周波特性を改善することが可能である。

次に差動信号が電流信号である場合について説明する。
図５５は、第１８の実施例である電流差動信号受信回路の構成を示した図である。
４ａ，４ｂは電流増幅部であり、５ａ，５ｂは帰還回路であり、２ａ，２ｂは信号二値化部であり、３は信号検出部であり、１０はノイズ除去部であり、１１ａ，１１ｂはＥＳＤ保護回路である。帰還回路５ａ，５ｂにより、電流増幅部4a,4bの高周波特性はさらに改善されることが期待される。

図５６は、電流差動信号受信回路における電流増幅部及び帰還回路の回路を例示した図であり、前記電流増幅部４ａ，４ｂと前記帰還回路５ａ，５ｂの一例としては、本図のような回路構成が挙げられる。
本図に示すように、前記帰還回路５の信号入力部では、電流源５０とＮｃｈトランジスタＭ５１のドレイン、さらにＮｃｈトランジスタＭ５２のゲートをそれぞれ接続し、その電位をそれぞれ信号二値化部２への出力とする。さらに前記ＮｃｈトランジスタＭ５１のソースと前記ＮｃｈトランジスタＭ５２のドレインがそれぞれ接続された構成になっており、入力信号はこのノードに入力される。前記電流源５０の一端と前記ＮｃｈトランジスタＭ５２のソースはそれぞれ電源、グランドに接続されている。前記ＮｃｈトランジスタＭ５１のゲートはそれぞれ適当な電位Ｖｃで接続されているものとする。この帰還回路５の信号入力部はゲート接地型増幅回路になっている。
このような構成にすることで、各出力電位によって前記ＮｃｈトランジスタＭ５２が流そうとする電流が変化し、回路に帰還の効果が加味されるので、さらに周波数特性は良好なものとなる。

実施例１９は、前記実施例３にＥＳＤ保護回路と第２のノイズ除去部が設けられた実施例であり、最初に、差動信号が電圧信号である場合について説明する。
図５７は、本発明の第１９の実施例である電圧差動信号受信回路の構成を示した図である。
１ａ，１ｂは電圧増幅部であり、２ａ，２ｂは信号二値化部であり、６はホールド回路であり、１０はノイズ除去部であり、１１ａ，１１ｂはＥＳＤ保護回路である。前記ホールド回路６は２つの入力Ａ、Ｂに対して出力Ｚを返す論理回路であり、その論理テーブルを図１０に示す。図１０に示すように、入力Ａ，Ｂが異なる値となったときにある値を出力し、Ａ、Ｂが同じ値になったときは値をホールドする。
前記電圧増幅部１ａ，１ｂが受信した差動信号を前記信号二値化部２ａ，２ｂでそれぞれ二値化し、前記ホールド回路６に入力したときの動作を図１１に示す。図１１の詳細については、前記第３の実施例にて説明しているので、説明を省略する。
また、前記ホールド回路６の回路構成例としては図１２のものが挙げられる。図１２の詳細については、前記第３の実施例にて説明しているので、説明を省略する。

次に、差動信号が電流信号である場合について説明する。
図５８は、本発明の第１９の実施例である電流差動信号受信回路の構成を示した図である。
４ａ，４ｂは電流増幅部であり、２ａ，２ｂは信号二値化部であり、６はホールド回路であり、１０はノイズ除去部であり、１１ａ，１１ｂはＥＳＤ保護回路である。
ホールド回路６は２つの入力Ａ、Ｂに対して出力Ｚを返す論理回路であり、その論理テーブルは図１０に示した通りである。図１０に示すように、入力Ａ，Ｂが異なる値となったときにある値を出力し、Ａ、Ｂが同じ値になったときは値をホールドする。
また、電流差動信号受信回路におけるホールド回路の動作例は図１１に示したものと同様であるため、説明を省略する。
また、電流差動信号受信回路におけるホールド回路の回路例は、図１２、図１３に示したものと同様であるため、説明を省略する。
このように、電流増幅入力を用いることで、さらに高周波特性の良い二値化回路を構成することが可能である。

実施例２０は、前記実施例４にＥＳＤ保護回路と第２のノイズ除去部が設けられた実施例であり、最初に、差動信号が電圧信号である場合について説明する。
図５９は、本発明の第２０の実施例である電圧差動信号受信回路の構成を示した図である。
１ａ，１ｂは電圧増幅部であり、５ａ，５ｂは帰還回路であり、２ａ，２ｂは信号二値化部であり、６はホールド回路であり、１０はノイズ除去部であり、１１ａ，１１ｂはＥＳＤ保護回路である。ホールド回路６は２つの入力Ａ、Ｂに対して出力Ｚを返す論理回路であり、その論理テーブルは図１０に示した通りである。
また、電流差動信号受信回路におけるホールド回路の動作例は図１１に示したものと同様であるため、説明を省略する。
また、電流差動信号受信回路におけるホールド回路の回路例は、図１２、図１３に示したものと同様であるため、説明を省略する。
このように、電圧増幅部に帰還回路を用いることで、さらに高周波特性の良い二値化回路を構成することが可能である。

次に、差動信号が電流信号である場合について説明する。
図６０は、本発明の第２０の実施例である電流差動信号受信回路の構成を示した図である。
４ａ，４ｂは電流増幅部であり、５ａ，５ｂは帰還回路であり、２ａ，２ｂは信号二値化部であり、６はホールド回路であり、９はノイズ除去部である。ホールド回路６は２つの入力Ａ、Ｂに対して出力Ｚを返す論理回路であり、その論理テーブルは図１０に示した通りである。
また、電流差動信号受信回路におけるホールド回路の動作例は図１１に示したものと同様であるため、説明を省略する。
また、電流差動信号受信回路におけるホールド回路の回路例は、図１２、図１３に示したものと同様であるため、説明を省略する。
このように、電流増幅部に帰還回路を用いることで、さらに高周波特性の良い二値化回路を構成することが可能である。

実施例２１は、前記実施例５にＥＳＤ保護回路と第２のノイズ除去部が設けられた実施例であり、最初に、差動信号が電圧信号である場合について説明する。
図６１は、本発明の第２１の実施例である電圧差動信号受信回路の構成を示した図である。
１ａ，１ｂは電圧増幅部であり、２ａ，２ｂは信号二値化部であり、６はホールド回路であり、７はデューティ制御部であり、１０はノイズ除去部であり、１１ａ，１１ｂはＥＳＤ保護回路である。
デューティ制御部７の出力は、制御信号として電圧増幅部の１ａ，１ｂの信号入力部に入力される。これによって、出力信号のデューティ所望の値にするように制御することが可能であり、高周波特性のよい二値化回路を構成することが可能である。
例えば、図２の回路を電圧増幅部に用いた場合、制御信号によって電流源１３の電流量を制御することで、所望のデューティを得ることが可能となる。

一般に、差動信号を用いた高速シリアル伝送方式においては、８ｂ／１０ｂ変換されたデータが用いられる。８ｂ／１０ｂ変換されたデータは、デューティが５０％になるという性質を持つ。しかし、受信した差動信号を二値化する際には、デバイスや温度のばらつきによって入力回路やインバータのスレッシュ電圧が決まるために、復元された二値化信号のデューティが崩れてしまう（図１８中、二値化信号１，２）。
そこで、前記デューティ制御部７を導入することで、図１８中のＶｔｈを制御し、デューティをおよそ５０％に復元された二値化信号を得ることが可能である。
また、前記デューティ制御部７の構成としては様々な方法が考えられるが、一例としてはローパスフィルタを用いて出力電圧の平均を取り、コンパレータ等によって基準電位と比較する方法が挙げられる。

次に、差動信号が電流信号である場合について説明する。
図６２は、本発明の第２１の実施例である電流差動信号受信回路の構成を示した図である。
４ａ，４ｂは電流増幅部であり、２ａ，２ｂは信号二値化部であり、６はホールド回路であり、７はデューティ制御部であり、１０はノイズ除去部であり、１１ａ，１１ｂはＥＳＤ保護回路である。
デューティ制御部７の出力は、制御信号として電流増幅部４ａ，４ｂの信号入力部に入力される。これによって、出力信号のデューティ所望の値にするように制御することが可能であり、高周波特性のよい二値化回路を構成することが可能である。

実施例２２は、前記実施例６にＥＳＤ保護回路と第２のノイズ除去部が設けられた実施例であり、最初に、差動信号が電圧信号である場合について説明する。
図６３は、本発明の第２２の実施例である電圧差動信号受信回路の構成を示した図である。
１ａ，１ｂは電圧増幅部であり、５ａ，５ｂは帰還回路であり、２ａ，２ｂは信号二値化部であり、６はホールド回路であり、７はデューティ制御部であり、１０はノイズ除去部であり、１１ａ，１１ｂはＥＳＤ保護回路である。
デューティ制御部７の出力は、制御信号として電圧増幅部の１ａ，１ｂの信号入力部に入力（１ａでは、下方から入力；１ｂでは、上方から入力）され、更に、電圧増幅部１ａ，１ｂの各々に帰還回路５ａ，５ｂを設けることにより、帰還をかけている。
これによって、出力信号のデューティ所望の値にするように制御することが可能であり、また、電圧増幅部に帰還回路を用いることで、更に高周波特性の良い二値化回路を構成することが可能である。

次に、差動信号が電流信号である場合について説明する。
図６４は、本発明の第２２の実施例である電流差動信号受信回路の構成を示した図である。
４ａ，４ｂは電流増幅部であり、５ａ，５ｂは帰還回路であり、２ａ，２ｂは信号二値化部であり、６はホールド回路であり、７はデューティ制御部であり、１０はノイズ除去部であり、１１ａ，１１ｂはＥＳＤ保護回路である。
デューティ制御部７の出力は、制御信号として電流増幅部の４ａ，４ｂの信号入力部に入力（４ａでは、下方から入力；４ｂでは、上方から入力）され、更に、電流増幅部４ａ，４ｂの各々に帰還回路５ａ，５ｂを設けることにより、帰還をかけている。
これによって、出力信号のデューティ所望の値にするように制御することが可能であり、また、電流増幅部に帰還回路を用いることで、更に高周波特性の良い二値化回路を構成することが可能である。

実施例２３は、前記実施例７にＥＳＤ保護回路と第２のノイズ除去部が設けられた実施例であり、最初に、差動信号が電圧信号である場合について説明する。
図６５は、本発明の第２３の実施例である電圧差動信号受信回路の構成を示した図である。
１ａ，１ｂは電圧増幅部であり、２ａ，２ｂは信号二値化部であり、６はホールド回路であり、８ａ，８ｂはデューティ制御部であり、１０はノイズ除去部であり、１１ａ，１１ｂはＥＳＤ保護回路である。
デューティ制御部８ａの出力は、制御信号として電圧増幅部１ａの信号入力部に入力され、デューティ制御部８ｂの出力は、制御信号として電圧増幅部１ｂの信号入力部に入力される。
本図に示すように、差動信号の各々の出力結果にデューティ制御をかけることでも、デューティを所望の値とする制御を行うことが可能である。

次に、差動信号が電流信号である場合について説明する。
図６６は、本発明の第２３の実施例である電流差動信号受信回路の構成を示した図である。
４ａ，４ｂは電流増幅部であり、２ａ，２ｂは信号二値化部であり、６はホールド回路であり、８ａ，８ｂはデューティ制御部であり、１０はノイズ除去部であり、１１ａ，１１ｂはＥＳＤ保護回路である。
デューティ制御部８ａの出力は、制御信号として電流増幅部４ａの信号入力部に入力される。また、デューティ制御部８ｂの出力は、制御信号として電流増幅部４ｂの信号入力部に入力される。
本図に示すように、差動信号の各々の出力結果にデューティ制御をかけることでも、デューティを所望の値とする制御を行うことが可能であり、特に、電流増幅入力を用いることで、更に高周波性の良い二値化回路を構成することが可能である。

実施例２４は、前記実施例８にＥＳＤ保護回路と第２のノイズ除去部が設けられた実施例であり、最初に、差動信号が電圧信号である場合について説明する。
図６７は、本発明の第２４の実施例である電圧差動信号受信回路の構成を示した図である。
１ａ，１ｂは電圧増幅部であり、５ａ，５ｂは帰還回路であり、２ａ，２ｂは信号二値化部であり、６はホールド回路であり、８ａ，８ｂはデューティ制御部であり、１０はノイズ除去部であり、１１ａ，１１ｂはＥＳＤ保護回路である。
デューティ制御部８ａの出力は、制御信号として電圧増幅部１ａの信号入力部に入力され、更に、電圧増幅部１ａに帰還回路５ａを設けることにより、回路に帰還をかけている。
また、デューティ制御部８ｂの出力については、前記デューティ制御部８ａの出力についての説明と同様であるので、説明を省略する。

本図に示すように、差動信号の各々の出力結果にデューティ制御をかけることでも、デューティを所望の値とする制御を行うことが可能であり、更に、電圧増幅部に帰還回路を用いることで、更に高周波性の良い二値化回路を構成することが可能である。

次に、差動信号が電流信号である場合について説明する。
図６８は、本発明の第２４の実施例である電流差動信号受信回路の構成を示した図である。
４ａ，４ｂは電圧増幅部であり、５ａ，５ｂは帰還回路であり、２ａ，２ｂは信号二値化部であり、６はホールド回路であり、８ａ，８ｂはデューティ制御部であり、１０はノイズ除去部であり、１１ａ，１１ｂはＥＳＤ保護回路である。
デューティ制御部８ａの出力は、制御信号として電流増幅部４ａの信号入力部に入力され、更に、電流増幅部４ａに帰還回路５ａを設けることにより、回路に帰還をかけている。
また、デューティ制御部８ｂについては、前記デューティ制御部８ａの出力についての説明と同様であるので、説明を省略する。

本図に示すように、差動信号の各々の出力結果にデューティ制御をかけることでも、デューティを所望の値とする制御を行うことが可能であり、更に、電流増幅部に帰還回路を用いることで、更に高周波性の良い二値化回路を構成することが可能である。

（効果）
以上の説明から明らかなように、一対の差動信号を受信する差動信号受信回路であって、個々の差動信号の電圧を入力として受け、増幅して出力する電圧増幅部と、増幅された個々の差動信号を入力し、二値化して、二値化出力として出力する信号二値化部と、個々の二値化出力を元に、同相信号を除去し差動信号を検出する信号検出部と、を有することにより、受信した差動信号を通常の差動増幅回路を用いることなく、良好な高周波特性を持つ回路構成のみを用いて検出することが可能となり、高周波特性の改善につながり、また二値化信号はデジタル的に処理されるために、チップ面積の縮小・消費電力の削減につながり、コスト削減を実現することが可能である。

また、一対の差動信号を受信する差動信号受信回路であって、個々の差動信号の電流を入力として受け、増幅して出力する電流増幅部と、増幅された個々の差動信号を入力し、二値化して、二値化出力として出力する信号二値化部と、個々の二値化出力を元に、同相信号を除去し差動信号を検出する信号検出部と、を有することにより、受信した差動信号を通常の差動増幅回路を用いることなく、より良好な高周波特性を持つ回路構成のみを用いて検出することが可能となり、高周波特性の改善につながり、また二値化信号はデジタル的に処理されるために、チップ面積の縮小・消費電力の削減につながり、コスト削減を実現することが可能である。

また、更に、電圧増幅部の出力を元に回路に帰還をかける帰還回路を備えることにより、より高周波特性の良い回路構成として差動信号の検出を行うことが可能となる。

また、更に、電流増幅部の出力を元に回路に帰還をかける帰還回路を備えることにより、より高周波特性の良い回路構成として差動信号の検出を行うことが可能となる。

また、更に、前記信号検出部において送信元の二値化信号を正しく復元し二値化データ出力として出力するホールド回路を備えることにより、受信した差動信号を通常の差動増幅回路を用いることなく、良好な高周波特性を持つ回路構成のみを用いて二値化することが可能となる。

また、更に、前記ホールド回路から出力される前記二値化データ出力を受信し、制御信号を前記信号受信部に入力する事で出力デューティを所望の値に制御する第１のデューティ制御部を備える事により、二値化出力データのデューティが所望の値になるように制御することができ、より正確な二値化出力データを得ることが可能となる。

また、更に、個々の前記二値化回路から出力される前記二値化出力を受信し、制御信号を前記信号受信部に入力する事で出力デューティを所望の値に制御する第２のデューティ制御部を備えることにより、個々の二値化データのデューティが所望の値になるように制御することができ、より正確な二値化出力データを得ることが可能となる。

また、更に、前記差動信号を受信し、同相ノイズを除去して差動信号を出力する第１のノイズ除去部備える事により、受信した差動信号を通常の差動増幅回路を用いることなく、良好な同相信号除去比と高周波特性を持つ回路構成を用いて検出することが可能となり、高周波特性の改善につながり、また二値化信号はデジタル的に処理されるために、チップ面積の縮小・消費電力の削減につながり、コスト削減を実現することが可能である。

また、更に、内部回路を入力部の過大な電流放電から保護する為のＥＳＤ保護回路と、前記ＥＳＤ保護回路の寄生容量を打ち消す効果を持ち、前記差動入力信号を受信して同相ノイズを除去し、差動信号を出力するノイズ除去部と、を備えることにより、ＥＳＤ保護と特性インピーダンスの整合を同時に満たして差動信号を受信することが可能となり、受信信号の特性劣化防止及び回路のＥＳＤ耐性の向上につながり、受信した差動信号を通常の差動増幅回路を用いることなく、良好な同相信号除去比と高周波特性を持つ回路構成を用いて検出することができ、高周波特性の改善につながり、また二値化信号はデジタル的に処理されるために、チップ面積の縮小・消費電力の削減につながり、コスト削減を実現することが可能である。

図６９は、本発明による効果を説明した図である。
本図は、本発明と従来技術の周波数特性をシュミレーションした結果であり、同程度のチップサイズ、消費電力量で比較した、従来の差動増幅回路を用いた回路と本発明の回路とを比較したものである。図において、ｖｄｂ（ｎ（２３））で示した線（上側）が本発明によるもので、ｖｄｂ（ｎ（８））で示した線（下側）が従来のものである。
ゲインが−３ｄＢとなるカットオフ周波数ｆｃで比較すると、従来はｆｃ＝７００ＭＨｚ、本願ではｆｃ＝８３０ＭＨｚとなり、従来と比べて、１８％ほど本発明の方が改善されていることが分かる。

実施例１の電圧差動信号受信回路の構成を示した図である。 電圧差動信号受信回路における電圧増幅部の回路を例示した図である。 実施例１の電流差動信号受信回路の構成を示した図である。 電流差動信号受信回路における電流増幅部の回路を例示した図である。 実施例２の電圧差動信号受信回路の構成を示した図である。 電圧差動信号受信回路における電圧増幅部及び帰還回路の回路を例示した図である。 実施例２の電流差動信号受信回路の構成を示した図である。 電流差動信号受信回路における電流増幅部及び帰還回路の回路を例示した図である。 実施例３の電圧差動信号受信回路の構成を示した図である。 電圧差動信号受信回路におけるホールド回路の入出力を示した論理テーブルである。 電圧差動信号受信回路におけるホールド回路の動作を示した図である。 電圧差動信号受信回路におけるホールド回路を例示した図である。 電圧差動信号受信回路におけるホールド回路をトランジスタレベルで構成した例を示す図である。 実施例３の電流差動信号受信回路の構成を示した図である。 実施例４の電圧差動信号受信回路の構成を示した図である。 実施例４の電流差動信号受信回路の構成を示した図である。 実施例５の電圧差動信号受信回路の構成を示した図である。 受信した差動信号の二値化において、二値化信号のデューティが崩れている様子を示した図である。 実施例５の電流差動信号受信回路の構成を示した図である。 実施例６の電圧差動信号受信回路の構成を示した図である。 実施例６の電流差動信号受信回路の構成を示した図である。 実施例７の電圧差動信号受信回路の構成を示した図である。 実施例７の電流差動信号受信回路の構成を示した図である。 実施例８の電圧差動信号受信回路の構成を示した図である。 実施例８の電流差動信号受信回路の構成を示した図である。 実施例９の電圧差動信号受信回路の構成を示した図である。 電圧差動信号受信回路における電圧増幅部の回路を例示した図である。 電圧差動信号受信回路におけるノイズ除去部の構成を例示した図である。 実施例９の電流差動信号受信回路の構成を示した図である。 電流差動信号受信回路における電流増幅部の回路を例示した図である。 実施例１０の電圧差動信号受信回路の構成を示した図である。 電圧差動信号受信回路における電圧増幅部及び帰還回路の回路を例示した図である。 実施例１０の電流差動信号受信回路の構成を示した図である。 電流差動信号受信回路における電流増幅部及び帰還回路の回路を例示した図である。 実施例１１の電圧差動信号受信回路の構成を示した図である。 実施例１１の電流差動信号受信回路の構成を示した図である。 実施例１２の電圧差動信号受信回路の構成を示した図である。 実施例１２の電流差動信号受信回路の構成を示した図である。 実施例１３の電圧差動信号受信回路の構成を示した図である。 実施例１３の電流差動信号受信回路の構成を示した図である。 実施例１４の電圧差動信号受信回路の構成を示した図である。 実施例１４の電流差動信号受信回路の構成を示した図である。 実施例１５の電圧差動信号受信回路の構成を示した図である。 実施例１５の電流差動信号受信回路の構成を示した図である。 実施例１６の電圧差動信号受信回路の構成を示した図である。 実施例１６の電流差動信号受信回路の構成を示した図である。 実施例１７の電圧差動信号受信回路の構成を示した図である。 電圧差動信号受信回路における電圧増幅部の回路を例示した図である。 電圧差動信号受信回路におけるＥＳＤ保護回路の構成を例示した図である。 電圧差動信号受信回路におけるノイズ除去部の構成を例示した図である。 実施例１７の電流差動信号受信回路の構成を示した図である。 電流差動信号受信回路における電流増幅部の回路を例示した図である。 実施例１８の電圧差動信号受信回路の構成を示した図である。 電圧差動信号受信回路における電圧増幅部及び帰還回路の回路を例示した図である。 実施例１８の電流差動信号受信回路の構成を示した図である。 電流差動信号受信回路における電流増幅部及び帰還回路の回路を例示した図である。 実施例１９の電圧差動信号受信回路の構成を示した図である。 実施例１９の電流差動信号受信回路の構成を示した図である。 実施例２０の電圧差動信号受信回路の構成を示した図である。 実施例２０の電流差動信号受信回路の構成を示した図である。 実施例２１の電圧差動信号受信回路の構成を示した図である。 実施例２１の電流差動信号受信回路の構成を示した図である。 実施例２２の電圧差動信号受信回路の構成を示した図である。 実施例２２の電流差動信号受信回路の構成を示した図である。 実施例２３の電圧差動信号受信回路の構成を示した図である。 実施例２３の電流差動信号受信回路の構成を示した図である。 実施例２４の電圧差動信号受信回路の構成を示した図である。 実施例２４の電流差動信号受信回路の構成を示した図である。 本発明による効果を説明した図である。

符号の説明

１ 電圧増幅部
２ 信号二値化部
３ 信号検出部
４ 電流増幅部
５ 帰還回路
６ ホールド回路
７ デューティ制御部（第１）
８ デューティ制御部（第２）
９ ノイズ除去部（第１）
１０ ノイズ除去部（第２）
１１ ＥＳＤ保護回路

Claims (14)

1. 一対の差動信号を受信する差動信号受信回路であって、
   個々の差動信号の電圧を入力として受け、増幅して出力する電圧増幅部と、
   増幅された個々の差動信号を入力し、二値化して、二値化出力として出力する信号二値化部と、
   個々の二値化出力を元に、同相信号を除去し差動信号を検出する信号検出部と、を有することを特徴とする差動信号受信回路。
2. 一対の差動信号を受信する差動信号受信回路であって、
   個々の差動信号の電流を入力として受け、増幅して出力する電流増幅部と、
   増幅された個々の差動信号を入力し、二値化して、二値化出力として出力する信号二値化部と、
   個々の二値化出力を元に、同相信号を除去し差動信号を検出する信号検出部と、を有することを特徴とする差動信号受信回路。
3. 前記電圧増幅部の出力を元に、回路に帰還をかける帰還回路を有することを特徴とする請求項１記載の差動信号受信回路。
4. 前記電流増幅部の出力を元に、回路に帰還をかける帰還回路を有することを特徴とする請求項２記載の差動信号受信回路。
5. 前記信号検出部において、送信元の二値化信号を正しく復元し、二値化データ出力として出力するホールド回路を有することを特徴とする請求項１または３に記載の差動信号受信回路。
6. 前記信号検出部において、送信元の二値化信号を正しく復元し、二値化データ出力として出力するホールド回路を有することを特徴とする請求項２または４に記載の差動信号受信回路。
7. 前記ホールド回路から出力される二値化データ出力を受信し、制御信号を前記電圧増幅部に入力することで出力デューティを所望の値に制御する第１のデューティ制御部を有することを特徴とする請求項５記載の差動信号受信回路。
8. 前記ホールド回路から出力される二値化データ出力を受信し、制御信号を前記電流増幅部に入力することで出力デューティを所望の値に制御する第１のデューティ制御部を有することを特徴とする請求項６記載の差動信号受信回路。
9. 個々の前記二値化回路から出力される二値化データ出力を受信し、制御信号を前記電圧増幅部に入力することで出力デューティを所望の値に制御する第２のデューティ制御部を有することを特徴とする請求項５記載の差動信号受信回路。
10. 個々の前記二値化回路から出力される二値化データ出力を受信し、制御信号を前記電流増幅部に入力することで出力デューティを所望の値に制御する第２のデューティ制御部を有することを特徴とする請求項６記載の差動信号受信回路。
11. 前記差動信号を受信し、同相ノイズを除去して差動信号を出力する第１のノイズ除去部を有することを特徴とする請求項１，３，５，７，９のいずれか１項に記載の差動信号受信回路。
12. 前記差動信号を受信し、同相ノイズを除去して差動信号を出力する第１のノイズ除去部を有することを特徴とする請求項２，４，６，８，１０のいずれか１項に記載の差動信号受信回路。
13. 内部回路を入力部の過大な電流放電から保護する静電気保護回路と、
    前記静電気保護回路の寄生容量を打ち消し、前記差動入力信号を受信して同相ノイズを除去し、差動信号を出力する第２のノイズ除去部と、を有することを特徴とする請求項１，３，５，７，９のいずれか１項に記載の差動信号受信回路。
14. 内部回路を入力部の過大な電流放電から保護する静電気保護回路と、
    前記静電気保護回路の寄生容量を打ち消し、前記差動入力信号を受信して同相ノイズを除去し、差動信号を出力する第２のノイズ除去部と、を有することを特徴とする請求項２，４，６，８，１０のいずれか１項に記載の差動信号受信回路。

Images