TWI243465B - Selective reference plane bridge(s) on folded package - Google Patents
Selective reference plane bridge(s) on folded package Download PDFInfo
- Publication number
- TWI243465B TWI243465B TW093114647A TW93114647A TWI243465B TW I243465 B TWI243465 B TW I243465B TW 093114647 A TW093114647 A TW 093114647A TW 93114647 A TW93114647 A TW 93114647A TW I243465 B TWI243465 B TW I243465B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- continuous layer
- conductive
- coupled
- plane
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0277—Bendability or stretchability details
- H05K1/028—Bending or folding regions of flexible printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5387—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
Description
1243465 (1) 玫、發明說明 【發明所屬之技術領域】 本發明係相關於電路封裝。 、 【先前技術】 電路晶錠或晶片一般被提供當成個別、預先封裝單元 。典型的晶片具有有著與晶片內部電路系統連接之接點的 · 正面之平面矩形本體。個別晶片典型上裝配到基底或晶片 Φ 載子(基底封裝或支撐電路),然後依序裝配於諸如印刷 電路板等電路面板上。 已發展多晶片模組,其中典型上具有相關功能的幾個 晶片裝附於共有電路面板並且以共有封裝加以保護。此方 法的其中一優點係節省個別晶片封裝所浪費的空間。然而 ,大部分多晶片模組設計利用並排位在平面電路面板表面 上之單一層晶片。在”倒裝片”設計中,晶片的一面面向電 路面板的一面,及晶片上的接點以焊錫球或其他連接元件 Φ 搭接到電路面板。倒裝片設計提供設置一每一晶片佔據的 · 電路面板面積等於或稍微大於晶片面的面積之極小型配置 Ο 除了上述封裝技術之外,也有建議疊層型封裝系統。 在疊層型封裝系統中,晶片裝配於薄膜載子上,薄膜載子 疊層並且連接於基底上。例如,晶片可裝設於一般彈性黏 帶上,而黏帶被疊層於電路面板。諸如上述等彈性基底封 裝典型上具有單一金屬層以提供信號到晶片或自晶片提供 -4 - (2) 1243465 信號到面板。單一金屬層安排路線接觸適用於連接到面板 的基底表面上之構造。 也有建議包含多數晶片的彈性基底。在此配置中’晶 片裝配於彈性基底的第一部位(如、黏帶)及一或多個其 Λ 他晶片裝配於彈性基底的其他部位。然後,彈性基底被彎 折成裝配於彈性基底的晶片可以疊置或堆疊排列對準。 【發明內容】 φ 封裝(如、晶片和基底)的性能評估被用於分類封裝 的性能(如、頻率性能)。當信號頻率被增加時,有助於 基底扮演較重要的角色。例如,主要輸入/輸出(I/O )及 時脈/選通脈衝軌跡爲了信號完整性需要控制的軌跡阻抗 。控制軌跡阻抗的其中一方式係使用基底上的接地平面。 典型上,接地平面是在基底一面各處的一金屬材料覆蓋層 。藉由此可彎折的基底,覆蓋接地平面可影響可彎折性。 【實施方式】 圖1圖示含支撐電路或封裝基底和裝配於上的兩晶片 之封裝的槪要側試圖。在一實施例中,封裝1 〇 〇包括具有 裝配於上的晶片1 1 0和晶片1 2 0之彈性基底1 2 5。在此例 中,晶片Η 0和晶片1 2 0被裝配於基底〗2 5的類似一側。 圖1圖示彎折配置狀態的封裝1 〇 〇 (以倒轉” c,,表示)。 應明白封裝]0 0可包括具有適用於以疊置(堆疊)配置裝 配其他晶片的區域之基底]2 5。例如,經由基底】2 5中的 -5- 1243465 共他弯价v如、三基底的^形等)位可利吊疊置之外的 配置在想要的地方。所示的疊置配置的其中一優點係可經 由利用Z尺寸空間減少封裝]00所佔據的XY區域。 在—實施例中,基底〗2 5是彈性基底。彈性基底專用 的適當材料包括諸如具有厚度25到50微米的KAPTONtm 义酸亞胺材料等聚驢亞胺材料。在此例中,基底〗2 5的第 一側1 3 0包括用以支撐晶片n 〇和晶片〗2 〇和用以電連接 晶片到基底1 2 5的區域。具代表性的是,基底〗2 5包括具 有支撐晶片1 1 〇和晶片〗2 〇的倒裝片搭接到基底〗2 5 (如 、經由焊錫接點)之柵極陣列的區域。在此種例子中,晶 片]1 〇和晶片1 2 0包括在一面各處連接到晶片中的電路系 統之接觸墊片。另外,晶片】1〇和晶片12〇具有位在沿著 一面的一或多個邊緣之接點以使晶片可引線搭接到基底 125° 圖1圖示彎折狀態中的基底]2 5以形成倒轉” c,,當作 支撐疊置晶片的區域。基底;! 2 5包括接受基底的彎折或彎 曲的摺B區115。在一觀點中,摺疊區〗15將基底]25區 分成兩部位。 圖2圖示圖]所示的彈性基底】25之槪要俯視圖。在 此圖式中,彈性基底]2 5是未彎折的或一般是平面配置。 在此實施劍中’基底1 25的表面】30包括一些可將晶片裝 附於基底〗25的裝附點。具代表性的是,圖2圖示各自容 納晶片η 〇和晶片]2 〇的第一裝附點]4 〇和第二裝附點 Μ5。爲了圖解淸楚,在圖2中,第—裝附點]4〇和第二 - 6- 1243465 (4) 裝附點1 4 5 點140和第 參照圖 其內的接點 上的接點, 例中,軌跡 點1 4 5之間 和軌跡1 6 0 145的晶片 圖不在第一 將封裝1 0 0 連接到基底 。在此實施 上的一些接 排在一起或 施例中,所 點。 圖2圖 在一實施例 附點1 4 5之 各處及橫向 在圖2 。在此圖式 一群。另一 被圖示成可見的矩形區。在實例中,第一裝附 一裝附點145不一定需要具有可見的邊界。 2 ’第〜裝附點1 4〇和第二裝附點1 45包括在 。接點1 5 0可各自對應於晶片丨丨〇和晶片]20 作爲電連接各自晶片到基底125用。在一實施 1 5 5和軌跡1 6 0自第一裝附點1 4 0和第二裝附 的各自接點1 5 0延伸。如圖示一般,軌跡1 5 5 可提供電連接在第一裝附點1 4 0和第二裝附點 1 1 〇和晶片1 20之間的電通訊。在此例中,所 裝附點140之其他接點170和軌跡175可用於 電連接到諸如印刷電路板等面板。軌跡1 7 5可 1 2 5的表面1 3 5 (相對面1 3 0 )上之導電接點 例中,接點1 7 0和軌跡1 7 5被圖示成基底1 2 5 點和軌跡的一部分。例如,多數軌跡可被匯流 充作每一晶片的共有電源/接地線。在其他實 有軌跡進行到基底1 2 5的表面1 3 5上之個別接 示未彎折或一般平面(XY)配置的基底125。 中,摺疊區1 15位在第一裝附點140和第二裝 間。軌跡1 5 5和軌跡1 60縱向延伸在基底I 2 5 延伸經過摺疊區I 1 5。 所示的實施例中,軌跡1 5 5和軌跡1 6 0被分開 中,軌跡1 5 5縱向沿著封裝1 2 5的周圍延伸成 方面,如所不’軌跡1 6 0縱向延伸經過基底的 -7- 1243465 (5) 中央或中間區。在一實施例中,軌跡1 6 0對應於傳輸在特 定應用中比軌跡1 5 5所傳輸的信號更容易受阻抗變化的影 響之信號的軌跡。具代表性的是,在此一例中,主要輸入 /輸出(I/O )和時脈/選通脈衝軌跡和其他高速頻率信號( 如、大於5 0兆赫(MHz )可群組化成經過基底〗2 5的中 央部位之軌跡1 6 0。圖2圖示軌跡1 6 0的集合橫向寬度 W2小於基底125的橫向寬度。 圖3圖示含第二表面135的基底]25第二側。圖3圖 示具有一些在表面135上可存取的接點之基底125的第二 表面135。在一實施例中,接點185符合鄰近第一接觸區 1 4 0的區域。在一實施例中,接點1 8 5經由焊錫連接可連 接到諸如印刷電路板等面板。應明白雖然只圖解一些接點 1 8 5,但是一些接點可延伸經過基底1 2 5和在基底1 2 5的 表面I 3 5可看得見。 圖3又圖示對應於接受彎折的基底1 2 5之區域的基底 125之摺疊區115。圖3又圖示參考平面180Α當作在基 底125的第一部位之表面135上或接近表面135的連續本 體,及圖示參考平面180Β當作在基底125的第二部位之 表面135上或接近表面135的連續層。在一實施例中,參 考平面180Α和參考平面Ι80Β在同一平面,可經由單一 覆蓋金屬層加以形成。參考平面1 8 Ο Α及1 8 Ο Β經由一或 多個連接以形成在基底]2 5的表面1 3 5上或接近表面1 3 5 的連續層(如、連I買平面)。如圖所不,在一實施例中, 參考平面1 8 OB延伸經過對應於信號線可延伸在第二裝附 -8- 1243465 (6) 點1 4 5和摺疊部位〗1 5之間的區域之區域(例 信號線可橫跨在晶片Π 0和晶片1 2 0之間的信 。參考平面1 8 Ο A對應於信號線可延伸在第一 ^ 和摺疊部位1 1 5之間的區域之區域。應明白在 中,參考平面I 80A和參考平面1 80B可延伸經 的更多區。 在圖3所示的實施例中,圖示單一橋,橋 此實施例中,橋180C具有橫向寬度W3,在空 對應於基底1 2 5的相對側中之軌跡1 6 0的橫向 見圖2)。由參考平面180A、參考平面180B、 所組成的集合參考平面可經由連接到電路面板 個接點產生接地以形成接地平面。以此方式, 更靈敏的信號可經由軌跡1 6 0在空間上與經過 接地平面橋對準以控制軌跡阻抗變化。 在上述特別參照圖2及圖3所說明的實施 在參考平面180A和參考平面180B之間的單一 方式,與具有等於如所示的參考平面18 0A或| 180B之寬度或基底]25的寬度的橫向寬度W4 比較,經由摺疊區1 1 5可更容易彎折基底1 2 5 的實施例中,在使參考平面橋經過基底1 25的 中央部位,在特定應用中對阻抗變化靈敏的信 路線經過空間上與經過基底1 2 5的橫向寬度之 1 8 0 C對準之軌跡。應明白一或多個橋無需一定 的中央或大約中央,而是可被如此隔開以容納: 如、對應於 號線之區) 裝附點1 4 0 其他實施例 l·過基底1 2 5 1 80C。在 間上對準於 寬度W2 ( 及橋180C 上的一或多 對阻抗變化 摺疊1 1 5的 例中,圖示 橋。以此 I考平面 之參考平面 。在所說明 橫向寬度之 號可被安排 中央的橋 位在基底 靈敏信號的 -9- (7) 1243465 軌跡路線安排之較佳位置。 再次參考圖3,由參考平面180A、參考平面]80B、 及參考平面1 80C所組成的集合參考平面被圖示接近基底 125的表面135或在表面135上。集合參考平面經由面板 連接(如、印刷電路板)可連接到地面。具代表性的是, 圖3圖示或許經由焊錫連接可連接到印刷電路板以使集合 爹考平面可經由面板接地之接點1 8 5 1。圖3又圖示可用 於在封裝125和面板之間攜帶電源或信號的接點ι 8 52, 1853,及1854。如圖所示,接點1852,1853,及1854未直 接接觸參考平面180A,而是以區域19〇(如、抗墊片) 與參考平面1 80A隔離。 圖4圖示圖1所示並且參照圖2及圖3和附文詳細說 明的一部分基底之橫剖面側試圖。尤其是,圖4圖示具有 形成經過表面1 3 0和表面1 3 5之間的基底之接點的一部分 基底1 2 5。具代表性的是,將說明接地的接點。 參照圖4,基底1 2 5包括具有厚度2 5到5 0微米的聚 釀亞胺材料之絕緣本體2 2 5。基底I 2 5的第一表面1 3 0包 括接點和參考及信號軌跡(例如 '見圖2 )。例如,以搭 接到絕緣本體225的銅箔形成接點和參考及信號軌跡。具 代表性的是’適當的銅箔厚度爲1 2微米。例如可藉由以 想&的圖型遮罩銅箔、蝕刻掉未遮罩的銅箔部位、及去除 遮罩以露出想要的接點和軌跡等加以圖型化接點和軌跡。 參照圖4 ’基底]2 5的側]3 5又可包括被圖型化成如 上述的集合參考平面之銅箔。使用圖3的例子,銅箔將在 -10- 1243465 (8) 揺》區上被圖型化成參考平面180A、參考平面]80B、及 参考平面180C。一旦集合參考平面被圖型化,則可藉由 鑽出接點通孔然後以銅材料電鍍通孔當作接觸構造加以形 成到基底1 2 5的表面1 3 0上之軌跡的接點。圖4圖示經由 絕緣本體2 2 5到第一表面1 3 0所形成的接點2 3 0。具代表 性的是,接點23 0在側1 3 5上的厚度爲1 5微米。 圖5爲封裝基底的另一實施例。基底325例如是可彎 折基底。圖5圖不未彎折或一般平面配置的基底325。圖 5圖示對應於基底的接地側之側3 3 5。側3 3 5包括參考平 面380A和參考平面380B各自當作基底325的平面中(
如、包括表面3 3 5上)之第一部位和第二部位上的連續層 。篸考平面380A和參考平面380B經由橋380C和橋 380D連接。在此實施例中,參考平面38〇b延伸當作對應 於裝附點和摺疊部位3 1 5的區域之間的連續層(如、對應 於信號線可橫跨在基底3 2 5的表面上之晶片之間的區域) 。同樣地’梦考平面3 8 Ο A延伸當作對應於裝附點和摺疊 部位3 1 5的區域之間的連續層。橋3 8 0 C和橋3 8 0 D被定 位成在空間上與延伸經過例如基底3 2 5的相對側上之摺疊 區3 1 5的軌跡對準,特別是,在特定應用中容易受阻抗變 化影響的軌跡。橋3 8 0 C和橋3 8 0 D具有被選定成符合爲 在另一側上安排路線的軌跡隔開之軌跡並且使基底可彎折 或摺疊的橫向寬度。具代表性的是,橋3 80C和橋3 8 0D 的一或二者的橫向寬度小於參照圖3和其附文所說明的橋 I 8 0 C之橫向寬度。 -11 - 1243465 Ο) 圖6圖示含諸如印刷電路板等面板的總成之實施例。 總成4 00的面板4 1 0包括上述的封裝1 〇〇之實施例。總成 4〇〇的代表是行動電話。應明白行動電話只是包括使用諸 如上述多晶片模組封裝的背景等封裝的微處理器之適當系 統的其中一例。面板4 ] 0又包括在此例中操作行動電話需 要的其他可能互連零件,諸如電源420、記憶體43 0、及 其他周邊零件。藉由利用可經由可彎折封裝疊置晶片總成 之封裝,可減少晶片封裝或多晶片封裝的XY尺寸。 P9 雖然上文說明特定實施例,但是應明白只要不違背申 請專利範圍的廣泛精神和範圍可進行各種修正和變化。因 此,規格和圖式只可視作圖解說明而非限制。 【圖式簡單說明】 自下面詳細說明、附錄於後的申請專利範圍、及附圖 將可更全面瞭解本發明的實施例之特徵、觀點、及優點, 其中: 圖1爲可具有兩晶片的彎折封裝之槪要側試圖。 圖2爲未彎折狀態的圖1之封裝基底的槪要俯視圖。 圖3爲未彎折狀態的圖1之封裝基底的槪要仰視圖。 圖4爲圖1的一部分基底封裝之橫剖面側試圖。 圖5爲根據另一實施例之可彎折基底封裝的一側之槪 要圖。 圖6爲利用含圖]的可彎折封裝之面板的總成。 - 12- (10) 1243465
主要元件之符號說明 1 0 0 :封裝 1 1 0 :晶片 1 1 5 :摺疊區 1 2 0 :晶片 1 25 :基底 1 30 :第一表面 1 3 5 :表面 1 4 0 :第一裝附點 1 4 5 :第二裝附點 1 5 0 :接點 1 5 5 :軌跡 1 6 0 :軌跡 1 7 〇 :接點 1 7 5 :軌跡 1 8 0 A :參考平面 1 8 0B :參考平面 1 8 0 C · 1 8 5 :接點 1 9 0 : 區域 2 2 5 :絕緣本體 2 3 0 :接點 3 ] 5 :摺疊部位 -13- (11) 1243465 325 :基底 3 3 5 ·•側 380A:參考平面 3 8 Ο B :參考平面 380C :橋 3 8 0D ··橋
4 0 0 :總成 4 1 0 :面板 4 2 0 :電源 43 0 :記憶體 1 8 5 1 :接點 1 8 5 2 :接點 1 8 5 3 :接點 1 8 5 4 :接點
-14 -
Claims (1)
1243465 (1) 捡、申請專利範圍 1 · 一種封裝基底設備,包含: 一基底’具有適合當作至少一積體電路的支撐電路之 尺寸’該基底包含界定第一縱向部位和第二縱向部位之橫 向延伸摺豐區; 複數:導電軌跡’分佈在基底的第一分佈平面和橫向延 伸經過第一部位和第二部位之間的摺疊區; 以導電材料製成的第一連續層在基底的第一部位之第 二分佈平面中’及以導電材料製成的第二連續層在基底的 第一部位之第二分佈平面中; 至少一導電橋’橫向延伸經過第二分佈平面中的摺疊 區並且f禹合於第一連續層和第二連續層,該橋的橫向寬度 小於第一連續層和第二連續層之一的橫向寬度;及 至少一外部可存取接點,耦合於第一連續層和第二連 續層的至少之一。 2.如申請專利範圍第1項之設備,其中橋延伸經過 空間上與小於整個複數導電軌跡部位橫跨摺疊區的第一分 佈平面之區域對準的第二分佈平面之摺疊區。 J *如申請專利範圍第2項之設備,其中複數導電軌 跡可被分類成在特定應用中對阻抗變化靈敏者和對阻抗變 化不靈敏者,及小於整個複數導電軌跡部位者包含對阻抗 變化靈敏者。 4 ·如申請專利範圍第1項之設備,包含彼此橫向隔 開的複數導電橋,及在空間上對準於複數導電軌跡的各自 -15- 1243465 (2) 部位橫跨摺疊區之第一分佈平面的各自區域。 5 ·如申請專利範圍第1項之設備,另外包含在第一 部位上的複數外部可存取接點,其耦合於複數導電軌跡, 且被配置成路由經由各自的複數導電軌跡安排第一部位上 的積體電路裝置之間的信號。 6 ·如申請專利範圍第1項之設備,其中基底包含彈 性材料。 7 ·如申請專利範圍第6項之設備,其中彈性材料包 含聚醯亞胺材料。 8· 一種封裝設備,包含: 一積體電路,包含複數裝置和外部可存取信號電路; 及 一基底’具有適合當作至少一積體電路的支撐電路之 尺寸,該基底包含: 界定第一縱向部位和第二縱向部位之橫向延伸摺疊區 辛复婁纟_電軌跡’分佈在基底的第一分佈平面和耦合於 積體電路和橫向延伸經過第一部位和第二部位之間的摺疊 區; 導電材料之第一連續層在基底的第一部位之第二分佈 平面中’及導電材料之第二連續層在基底的第二部位之第 二分佈平面中;及 $ /少~導電橋’其橫向寬度小於第一連續層和第二連 續if之一的橫向寬度,和橫向延伸經過第二分佈平面中的 -16- (3) 1243465 摺疊區並且耦合於第一連續層和第二連續層。 9·如申請專利範圍帛8項之設冑,其中該基底另外 包含耦合於第一連續層和第二連續層的至少之一的至少一 外部可存取接點。 1 〇 ·如申請專利範圍第8項之設備,其中基底經由第 一複數外部可存取接點耦合於積體電路,及基底另外包含 耦I合於導電軌跡的第二複數外部可存取接點。 1 1 ·如申g靑專利範圍第8項之設備,其中橋延伸經過 在空間上與小於整個複數導電軌跡部位橫跨摺疊區的第一 分佈平面之區域對準的第二分佈平面之摺疊區。 12·如申請專利範圍第8項之設備,其中積體電路包 a耦I合於基底的第一部位之第一積體電路,及該設備包含 親合於基底的第二部位之第二積體電路。 】3 •—種電路總成設備,包含: 一外殻; 一印刷電路板,耦合並且位在外殼內; 一 β裝’耦I合於印刷電路板,基底封裝包含一積體電 路和一基底,該基底包含: 一第一縱向部位和第二縱向部位,由基底中的摺疊加 以界定, Μ數導笔軌跡,分佈在基底的第一分佈牛面和耦合於 積體電路和橫向延伸經過第一部位和第二部位之間, 導電材料的第一連續層在基底的第一部位之第二分佈 平面中’及導電材料的第二連續層在基底的第二部位之第 - 17- (4) 1243465 二分佈平面中’ 至少一導電橋’在橫向延伸經過小於整個摺Η的第二 分佈平面中,並且耦合於第一連續層和第二連續層,及 _ 一接點,耦合於第一連續層和第二連續層的至少之一 並且耦合於印刷電路板的參考點;及 一記億體晶片,耦合於印刷電路板。 1 4 .如申請專利範圍第1 3項之設備,其中印刷電路 板的參考點是接地參考點。· 1 5 .如申請專利範圍第1 3項之設備,其中橋延伸經 過空間上與小於整個複數導電軌跡部位橫跨摺疊區的第一 分佈平面之區域對準的第二分佈平面之摺疊區。 1 6 . —種形成封裝基底之方法,包含: 形成具有至少一積體電路的支撐電路之尺寸的基底, 基底包含界定第一縱向部位和第二縱向部位之橫向延伸摺 疊區; 在基底的第一表面上圖型化複數導電軌跡,一部分複 g 數導電軌跡橫向延伸經過第一部位和第二部位之間的摺疊 _ 丨品, 形成導電材料連續層在與基底的第一部位之第二分佈 平面中的第一表面相對之基底的第二表面上,及形成導電 材料的第二連續層在基底的第二部位之第二分佈平面中; 將連續層圖型化成在基底的第一縱向部位上之第一連 續層部位,第二縱向部位上的第二連續層,及縱向延伸經 過小於整個摺疊區和耦合於第一連續層和第二連續層之至 -18- 1243465 (5) 少一導電橋;及 形成到筚^ & 、 連I買層和第二連續層的至少之一的至少一 外部可存取的接點。 1 7 ·如申請專利範圍第〗6項之方法,其中圖型化複 數導電軌跡包含圖型化在特定應用中對阻抗變化靈敏者和 對阻抗變化不靈敏者,及對阻抗變化靈敏的複數導電軌跡 者被圖型化成在空間上與至少一導電橋對準。 1 8 ·如申請專利範圍第〗6項之方法,其中圖型化連續 層包含圖型化彼此隔開並且每一個都橫向延伸經過小於整 個摺疊區之複數橋。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/452,873 US7057116B2 (en) | 2003-06-02 | 2003-06-02 | Selective reference plane bridge(s) on folded package |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200507224A TW200507224A (en) | 2005-02-16 |
TWI243465B true TWI243465B (en) | 2005-11-11 |
Family
ID=33452083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093114647A TWI243465B (en) | 2003-06-02 | 2004-05-24 | Selective reference plane bridge(s) on folded package |
Country Status (6)
Country | Link |
---|---|
US (1) | US7057116B2 (zh) |
EP (1) | EP1629534B1 (zh) |
CN (1) | CN100583428C (zh) |
HK (1) | HK1080215A1 (zh) |
TW (1) | TWI243465B (zh) |
WO (1) | WO2004109774A2 (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7071420B2 (en) * | 2002-12-18 | 2006-07-04 | Micron Technology, Inc. | Methods and apparatus for a flexible circuit interposer |
EP2045265B1 (en) | 2005-09-22 | 2012-11-21 | Biocompatibles Uk Ltd. | GLP-1 (Glucagon-like peptide-1) fusion polypeptides with increased peptidase resistance |
US7816778B2 (en) * | 2007-02-20 | 2010-10-19 | Micron Technology, Inc. | Packaged IC device comprising an embedded flex circuit on leadframe, and methods of making same |
US7955954B2 (en) | 2008-04-14 | 2011-06-07 | Infineon Technologies Ag | Method of making semiconductor devices employing first and second carriers |
US20120194990A1 (en) * | 2011-01-31 | 2012-08-02 | Martin Kuster | Semiconductor Arrangements |
US20130249542A1 (en) * | 2012-03-21 | 2013-09-26 | Yang Zhao | Foldable substrate |
CN104981102B (zh) * | 2014-04-10 | 2018-09-18 | 广东丹邦科技有限公司 | 一种多芯片嵌入式的柔性电路板及其制造方法 |
CN105431292B (zh) * | 2014-07-11 | 2018-06-08 | 英特尔公司 | 可弯曲并且可拉伸的电子器件和方法 |
CN104486902B (zh) * | 2014-11-27 | 2018-01-16 | 深圳市华星光电技术有限公司 | 弯折型印刷电路板 |
DE102015113928A1 (de) * | 2015-08-21 | 2017-02-23 | Schreiner Group Gmbh & Co. Kg | Gegenstand mit einer elektronischen Einheit und mit Leiterstrukturen auf einer Trägerstruktur |
US11094633B2 (en) | 2016-06-30 | 2021-08-17 | Intel Corporation | Bridge die design for high bandwidth memory interface |
US10733136B1 (en) * | 2019-03-01 | 2020-08-04 | Western Digital Technologies, Inc. | Vertical surface mount type C USB connector |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02260598A (ja) | 1989-03-31 | 1990-10-23 | Nec Corp | 立体配線板の製造方法 |
JPH0513967A (ja) | 1991-07-03 | 1993-01-22 | Mitsubishi Electric Corp | 半導体記憶制御装置及びその高密度実装方法 |
CA2101454C (en) | 1992-07-31 | 1998-09-22 | Kenjiro Watanabe | Ink jet recording head, ink jet recording head cartridge, recording apparatus using the same and method of manufacturing the head |
US5777265A (en) | 1993-01-21 | 1998-07-07 | Intel Corporation | Multilayer molded plastic package design |
US5719436A (en) | 1995-03-13 | 1998-02-17 | Intel Corporation | Package housing multiple semiconductor dies |
US5936848A (en) | 1995-12-20 | 1999-08-10 | Intel Corporation | Electronics package that has a substrate with an array of hollow vias and solder balls that are eccentrically located on the vias |
FR2754416B1 (fr) | 1996-10-04 | 1998-12-18 | Thomson Csf | Module electronique et son procede de fabrication |
US6225688B1 (en) | 1997-12-11 | 2001-05-01 | Tessera, Inc. | Stacked microelectronic assembly and method therefor |
US6208521B1 (en) | 1997-05-19 | 2001-03-27 | Nitto Denko Corporation | Film carrier and laminate type mounting structure using same |
US6133634A (en) | 1998-08-05 | 2000-10-17 | Fairchild Semiconductor Corporation | High performance flip chip package |
CN1229863C (zh) | 1998-09-09 | 2005-11-30 | 精工爱普生株式会社 | 半导体装置及其制造方法、电路基板和电子装置 |
US6365962B1 (en) | 2000-03-29 | 2002-04-02 | Intel Corporation | Flip-chip on flex for high performance packaging applications |
US6544816B1 (en) * | 1999-08-20 | 2003-04-08 | Texas Instruments Incorporated | Method of encapsulating thin semiconductor chip-scale packages |
US6489557B2 (en) | 1999-08-30 | 2002-12-03 | Intel Corporation | Implementing micro BGA™ assembly techniques for small die |
JP2001203319A (ja) | 2000-01-18 | 2001-07-27 | Sony Corp | 積層型半導体装置 |
US6444921B1 (en) * | 2000-02-03 | 2002-09-03 | Fujitsu Limited | Reduced stress and zero stress interposers for integrated-circuit chips, multichip substrates, and the like |
US6436318B1 (en) | 2000-03-30 | 2002-08-20 | Intel Corporation | Paper substrates for use in integrated circuit packaging molding processes |
US6350633B1 (en) | 2000-08-22 | 2002-02-26 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint |
US6448108B1 (en) | 2000-10-02 | 2002-09-10 | Charles W. C. Lin | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment |
US6544813B1 (en) | 2000-10-02 | 2003-04-08 | Charles W. C. Lin | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment |
US6840777B2 (en) | 2000-11-30 | 2005-01-11 | Intel Corporation | Solderless electronics packaging |
US6521485B2 (en) | 2001-01-17 | 2003-02-18 | Walsin Advanced Electronics Ltd | Method for manufacturing wafer level chip size package |
US6664483B2 (en) | 2001-05-15 | 2003-12-16 | Intel Corporation | Electronic package with high density interconnect and associated methods |
US6532162B2 (en) | 2001-05-26 | 2003-03-11 | Intel Corporation | Reference plane of integrated circuit packages |
US6800947B2 (en) | 2001-06-27 | 2004-10-05 | Intel Corporation | Flexible tape electronics packaging |
-
2003
- 2003-06-02 US US10/452,873 patent/US7057116B2/en not_active Expired - Fee Related
-
2004
- 2004-05-21 CN CN200480014568A patent/CN100583428C/zh not_active Expired - Fee Related
- 2004-05-21 WO PCT/US2004/016006 patent/WO2004109774A2/en active Application Filing
- 2004-05-21 EP EP04752929.2A patent/EP1629534B1/en not_active Expired - Lifetime
- 2004-05-24 TW TW093114647A patent/TWI243465B/zh not_active IP Right Cessation
-
2006
- 2006-03-06 HK HK06102862.5A patent/HK1080215A1/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
WO2004109774A2 (en) | 2004-12-16 |
TW200507224A (en) | 2005-02-16 |
CN100583428C (zh) | 2010-01-20 |
CN1795555A (zh) | 2006-06-28 |
US20040238206A1 (en) | 2004-12-02 |
US7057116B2 (en) | 2006-06-06 |
WO2004109774A3 (en) | 2005-02-17 |
HK1080215A1 (zh) | 2006-04-21 |
EP1629534A2 (en) | 2006-03-01 |
EP1629534B1 (en) | 2014-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8559181B2 (en) | Thin multi-chip flex module | |
US5854534A (en) | Controlled impedence interposer substrate | |
JP4592122B2 (ja) | パッケージ層の数を削減したフリップチップ・パッケージ | |
TWI243465B (en) | Selective reference plane bridge(s) on folded package | |
US20060095639A1 (en) | Structures and methods for proximity communication using bridge chips | |
KR102052898B1 (ko) | 분산 배치된 비아 플러그들을 포함하는 칩 온 필름 패키지 | |
US7485951B2 (en) | Modularized die stacking system and method | |
US5355105A (en) | Multi-layer flexible printed circuit and method of making same | |
JPH06250763A (ja) | 計算素子および製造方法 | |
JPH05198732A (ja) | 集積回路モジュールの機能を変更する方法および装置 | |
JPS6216535A (ja) | 電子装置 | |
JPS6386554A (ja) | 電子的パッケ−ジ | |
US7105926B2 (en) | Routing scheme for differential pairs in flip chip substrates | |
JPH09199665A (ja) | 実装装置 | |
JPH03142943A (ja) | 半導体装置とプリント配線板構造の組合せ | |
JP2004031432A (ja) | 半導体装置 | |
JP3690694B2 (ja) | インピーダンスの制御された介挿基板及びその製造方法 | |
JPH05326833A (ja) | 半導体実装基板 | |
JPH09275183A (ja) | インピーダンス制御形の介挿基板と、その介挿基板の製造方法 | |
JP4889667B2 (ja) | 半導体装置 | |
JP2004228353A (ja) | 配線基板及びその製造方法、積層配線基板、半導体装置、回路基板並びに電子機器 | |
JPS6215586A (ja) | 表示素子 | |
JP2000012766A (ja) | 半導体装置 | |
JPH01129449A (ja) | マルチチップモジュール及びそれに用いるモジュール基板 | |
JPH05297397A (ja) | 液晶表示パネルのバス配線修復方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |