TWI240969B - Nitride semiconductor device and method for manufacturing same - Google Patents

Nitride semiconductor device and method for manufacturing same Download PDF

Info

Publication number
TWI240969B
TWI240969B TW093114637A TW93114637A TWI240969B TW I240969 B TWI240969 B TW I240969B TW 093114637 A TW093114637 A TW 093114637A TW 93114637 A TW93114637 A TW 93114637A TW I240969 B TWI240969 B TW I240969B
Authority
TW
Taiwan
Prior art keywords
layer
type
region
nitride
buffer
Prior art date
Application number
TW093114637A
Other languages
English (en)
Other versions
TW200507112A (en
Inventor
Koji Otsuka
Tetsuji Moku
Takashi Yoshida
Yoshiki Tada
Junji Sato
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Publication of TW200507112A publication Critical patent/TW200507112A/zh
Application granted granted Critical
Publication of TWI240969B publication Critical patent/TWI240969B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Description

1240969 ⑴ 炊、發明說明 【發明所屬之技術領域】 本發明係關於發光二極體（LED )及電晶體等氮化物 系半導體元件及其製造方法。 【先前技術】 以構成氮化物系半導體元件爲目的之基板係由藍寶 石 '碳矽化合物、或矽所構成。矽基板較藍寶石基板及碳 石夕化合物基板更容易切斷，而具有可實現低成本化之特 徵。又’矽基板可獲得藍寶石基板不易得到之導電性。因 此’可將矽基板應用於電流通路。然而，因爲矽基板及氮 化物半導體間之電位障壁而產生較大之電壓降下，故發光 一極體之驅動電壓會變得較高。 曰本之專利公開公報2 0 0 2 - 2 0 8 7 2 9號（以下稱爲專利 文獻1 )記載著解決矽基板之上述缺點之技術。該專利文 獻1係在η型矽基板上依序實施當做緩衝層之A1N (氮 化銘）層、和砂基板同樣具有導電型之η型I n G a Ν (氮化 鎵銦）層、η型GaN (氮化鎵）層、由InGaN所構成之活 性層、以及P型GaN層之磊晶生長。依據該技術，inGaN 層之In及Ga、以及A1N層之A1會擴散至矽基板，矽基 板之表面區域產生由Ga、In、A1、以及si所構成之合金 層，亦即，產生金層化合物區域。該合金層具有降低矽及 A 1N間之異質接合之電位障壁之功能。結果，可以降低特 定電流流過發光二極體時之驅動電壓，減少電力損失，而 -5- (2) 1240969 提高發光二極體之效率。 然而，即使形成此金層化合物區域時，A1N層及η型 InGaN層之Α1、Ιη、及Ga會擴散至η型矽基板。Α卜 In、及Ga等之3族元素對矽係具有p型雜質之功能，n 型矽基板之表面部份會形成ρ型區域而產生矽基板中之 ρη接合。此ρη接合會導致約0.6V之順向電壓下降。結 果，矽基板及氮化物半導體間之電位障壁會較大，而導致 發光二極體之電壓下降，亦即，驅動電壓爲使用藍寶石基 板之發光二極體之1.2倍程度。 上述之電壓下降及驅動電壓較高之問題，亦會發生在 發光二極體以外之電晶體等其他氮化物系半導體元件上。 發光二極體之其他問題係難以形成可同時滿足光之取 出及電性連結之兩方之電極。亦即，一般係在具有發光功 能之半導體區域表面配設由例如氧化銦及氧化錫之混合物 所構成之透明電極，並進一步在透明電極表面之中央配設 以連結配線等爲目的之焊墊電極。因爲透明電極係例如 10nm程度之厚度之薄導體膜，故焊墊電極之金屬材料會 擴散至透明電極、或透明電極及半導體區域之雙方，半導 體區域及焊墊電極間會形成肯特基能障。因爲此肯特基能 障具有阻止發光二極體之順向電流之功能，故流過半導體 區域之焊墊電極下之部份之電流會受到抑制，而使半導體 區域之外圍側部份之電流增大。然而，使用n型矽基板 時，若發光二極體之順向驅動電壓變大，則砂基板及半導 體區域之電力損失會變大，該處之發熱量亦會變大，導致 -6- (3) 1240969 前述肯特基能障之特性劣化’通過此肯特基能障之漏電流 會增大，相反的，外圍側部份之電流會減少。因爲焊墊部 份具有光非透射性，即使半導體區域之中央內部之發光量 增大，取出至外部之光量亦幾乎不會增大。又，半導體區 域之外圍部份之電流若減少，則半導體區域之外圍部份之 內部之發光量會變少，經由透明電極取出至外部之光量亦 會減少。因此，使用ri型矽基板無法獲得具有高發光效率 之發光二極體。又，爲了限制焊墊電極下部之電流，在焊 墊電極及半導體區域間配設由絕緣性材料所構成之電流區 塊層之發光二極體係眾所皆知，然而，需要以形成電流區 塊層爲目的之特別步驟，故必然會提高發光二極體之成 本。 【發明內容】 本發明之目的係在實現使利用矽基板之氮化物系半導 體元件之電壓下降及驅動電壓之降低。 爲了達成上述目的，本發明之氮化物系半導體元件之 特徵係具有： 具有導電性之P型矽基板； 形成於前述P型砍基板之一方之主面上且至少含有 鎵、鋁、及矽之合金層； 含有配置於前述合金層上之至少1個η型氮化物半導 體層之緩衝區域； 用以形成配置於前述緩衝區域上之半導體元件之主要 1240969 (4) 部份之主半導體區域； 連結於前述主半導體區域之第1電極；以及 連結於前述P型矽基板之另一方之主面之第2電極。 ‘ 前述半導體元件之主要部份係指半導體元件之隔離部 或主動部。又，前述半導體元件可以進一步具有前述第1 及第2電極以外之電極。 構成當做前述半導體元件之發光二極體時，前述主半 導體區域至少應含有活性層及P型氮化物半導體層。 · 構成當做前述半導體元件之電晶體時，前述主半導體 區域至少應含有P型基極區域及η型射極區域。 構成當做前述半導體元件之絕緣閘極型電場效應電晶 體時，前述主半導體區域至少應含有Ρ型本體區域及η型 源極區域。 前述合金層應具有在前述Ρ型矽基板之界面或該界面 附近產生電子及電洞且使電子及電洞再結合之功能。 前述合金層應爲鎵、銦、鋁、及矽之合金層。 ® 前述緩衝區域應具有由形成於前述合金層上之至少含 有鋁之氮化物半導體所構成之第1緩衝層、及形成於前述 第1緩衝層上之至少含有鎵之η型氮化物半導體所構成之 第2緩衝層。 前述緩衝區域之前述第1緩衝層應由可以 化學式 AUInyGamN 表示之材料所構成。 此處，X及y係滿足 ο < X s 1、 -8- (5) 1240969 〇 $ y < 1、 0<x + yS 1之數値。 前述緩衝區域之前述第1緩衝層應爲具有2nm〜 60nm之厚度之氮化鋁層。 前述緩衝區域之前述第2緩衝層應由對可以
化學式 AlaIribGai_a.bN 表示之材料添加η型雜質者所構成。 此處，a及b係滿足 〇Sa<l、 0 S b<l、 a<x之數値。 前述緩衝區域之前述第2緩衝層應由含有銦及鎵之^ 型氮化物半導體所構成。 前述緩衝區域應進一步在前述第2緩衝層上具有多層 構造之緩衝區域，前述多層構造之緩衝區域具有由含有第 1比例之A1 (鋁）之氮化物半導體所構成之複數第1層、 及由含有小於前述第1比例之第2比例之A1之氮化物半 導體所構成之複數第2層，且前述第1層及前述第2層係 交互積層。 前述主半導體區域係以形成發光二極體爲目的之區 域’至少具有活性層、及配置於該活性層上之p型氮化物 半導體層，前述第1電極應爲電性連結於前述p型氮化物 半導體層之陽極，前述第2電極應爲陰極。 前述第1電極應由電性連結於前述p型氮化物半導體 層之具有光透射性之導電膜、及形成於前述導電膜表面之 -9- (6) 1240969 一部份上之連結用金屬層所構成。 前述連結用金屬層應由和前述P型氮化物半導體層間 可形成肯特基能障之材料所構成。 前述氮化物系半導體元件應進一步具有配置於前述P 型氮化物半導體層及前述導電膜間之η型輔助氮化物半導 體層。 前述主半導體區域係以構成電晶體爲目的之區域’至 少具有Ρ型基極區域及η型射極區域，前述第1電極係電 性連結於前述η型射極區域之射極，前述第2電極係集 極，最好進一步具有電性連結於前述Ρ型基極區域之基 極。 前述主半導體區域係以構成絕緣閘極型電場效應電晶 體爲目的之區域，至少具有Ρ型本體區域、及鄰接配置於 該Ρ型本體區域之η型源極區域，前述第1電極係電性連 結於前述η型源極區域之源極，前述第2電極係汲極，最 好進一步具有閘極。 又，本發明之氮化物系半導體元件之製造方法應具 有：用以準備具有導電性之ρ型矽基板之步驟； 用以在前述Ρ型矽基板上形成至少含有鎵、鋁、及矽 之合金層之步驟， 用以在前述合金層上實施至少含有鎵之11型氮化物半 導體之磊晶生長而得到緩衝層之步驟；以及 用以在前述緩衝層上實施以形成半導體元件之主要部 份爲目的之氮化物半導體之磊晶生長而得到主半導體區域 -10- (7) 1240969 之步驟。 又，製造氮化物系半導體元件之方法應具有：用以準 備具有導電性之p型矽基板之步驟； 用以在前述P型矽基板上實施至少含有鋁之氮化物半 導體之磊晶生長而得到第1緩衝層之步驟； 用以在前述第1緩衝層上實施至少含有鎵之η型氮化 物半導體之磊晶生長而得到第2緩衝層之步驟；以及 用以在前述第2緩衝層上實施以形成半導體元件之主 要部份爲目的之氮化物半導體之磊晶生長而得到主半導體 區域之步驟；且 在獲得前述主半導體區域之步驟中，使前述第1緩衝 層之鋁、及前述第2緩衝層之鎵擴散至前述ρ型矽基板， 而在前述Ρ型矽基板及前述第1緩衝層間獲得至少含有 鎵、鋁、及矽之合金層。 本發明不受具有含η型氮化物半導體層之緩衝區域之 影響，而使用ρ型矽基板。因此，即使緩衝區域所含有之 Ga、Al等3族元素擴散至ρ型矽基板，因爲這些元素對 矽而言係ρ型雜質，故ρ型矽基板不會發生pn接合。 又’前述合金層具有在ρ型矽基板之界面產生電子及電洞 且使電子及電洞再結合之功能。結果，ρ型矽基板及η型 緩衝區域間之異質接合之電位障壁會降低，很容易即可達 成半導體元件之驅動電壓之大幅降低。 又，因爲配設著緩衝區域，故可獲得結晶性良好之主 半導體區域。 -11 - (8) 1240969 X ’依據本發明之具體例，前述發光二極體之前述第 1電極由電性連結於前述p型氮化物半導體層之具有光透 射性之導電膜、及形成前述導電膜表面之一部份上之連結 用金屬層所構成時，如前面所述，連結用金屬層及半導體 區域間會產生背特基能障，該宵特基能障可發揮阻止發光 二極體之順向電流之功能。然而，若發光二極體之電力損 失及發熱較大，則肖特基能障之發光二極體之順向電流阻 止功能會降低。相對於此，因爲依據本發明之具體例之發 光二極體之電力損失及發熱較小，故可抑制肯特基能障之 發光二極體之順向電流阻止功能之降低，而可提高發光效 率。 【實施方式】 其次，參照第1圖〜第9圖，針對本發明實施形態進 行說明。 實施例1 第1圖所示之實施例1之當做氮化物系半導體元件之 發光二極體具有：P型矽基板1、合金層2、緩衝區域3、 以構成發光二極體之主要部份爲目的之主半導體區域4' 以及第1及第2電極5、6。緩衝區域3係由在p型矽基 板1上實施磊晶生長之第1緩衝層1 1、及η型之第2緩 衝層1 2所構成。主半導體區域4係由在緩衝區域3上實 施磊晶生長之η型氮化物半導體層1 3、活性層1 4、以及 -12- (9) 1240969 P型氮化物半導體層1 5所構成。活性層1 4放射之光從配 置著第1電極5之主半導體區域4之主面取出至外部。 P型矽基板1係本發明之特徴構成要件，即使其上配 置著ri型之第2緩衝層12，仍具有和其相反之導電型。 該矽基板1係以例如5X1018cm·3〜5X1019cm·3程度之濃度 摻雜著具有P型雜質之功能之例如B (硼）等3族元素。 因此，矽基板1係具有0.0001Ω· cm〜0.01Ω· cm程度之 低電阻率之導電性基板，而成爲第1及第2電極6、7間 之電流通路。又，該矽基板1具有可發揮機械支持其上之 緩衝區域3及主半導體區域4等之支持基板功能之厚度， 例如3 5 0 n m ° P型矽基板1上之合金層2係矽（Si )、鎵（Ga)、 銦（In )、及鋁（A1 )之合金層。該合金層2及矽基板1 之界面、以及該合金層2及緩衝區域3之界面會產生電子 及電洞，且會發生電子及電洞之再結合。因此，該合金層 2亦可稱爲電位障壁低減層，具有降低矽基板1及緩衝區 域3間產生之電位障壁之功能。爲了獲得充分之電位障壁 低減效果，合金層2應具有平均5 nm以上之厚度。又， 該合金層2可具有均一之厚度，亦可具有不均一之厚度。 後面將針對該合金屬2之產生進行詳細說明。 緩衝區域3係配置於合金層2之上，且以由含有第1 比例之 A1 (鋁）之氮化物半導體所構成之第1緩衝層 1 1、及由不含A1或含有小於前述第1比例之第2比例之 A1之η型氮化物半導體所構成之第2緩衝層1 2之組合來 -13- (10) 1240969 形成。 第1緩衝層1 1係由可以
化學式 AlxInyGa^x-yN 表示之氮化物半導體所構成° 此處，X及y係滿足 1、 0 ^ y < 1 ' 〇<X + y g 1之數値。 第1圖之實施形態之第1緩衝層1 1係相當於X= 1、 y = 〇之氮化銘（A1N)。第1緩衝層11之厚度應爲1〜 60nm之範圍。又，第1緩衝層11之厚度若爲可獲得量子 力學之隧道效果之1〜l〇nm更好’ 2〜3nm最佳。第1圖 之實施形態之第1緩衝層1 1約爲3 nm厚度。又，第1緩 衝層1 1可摻雜例如矽（Si )等之η型雜質。又，第1緩 衝層1 1可添加Β (硼）。含有Β (硼）之第1緩衝層1 1 可以
化學式 AlxMyGa^x-yN 表示。 此處，前述Μ係從I η (銦）及B (硼）所選取之至 少一種元素， X及y係滿足o<xs 1、 0 $ y < 1、 〇<x + y S 1之數値。 爲了使由含有Ga之氮化物半導體所構成之第2緩衝 層1 2能良好接續矽基板1之定向，含有A丨之第1緩衝層 -14- (11) 1240969 1 1應以其與p型矽基板1間之晶格常數差小於第2緩衝 層1 2與p型矽基板間之晶格常數差之材料來形成。又， 以特性而言，第1緩衝層Π應採用其與P型矽基板丨間 之熱膨漲係數差小於第2緩衝層1 2或主半導體區域4〜 4 c與p型矽基板1間之熱膨漲係數差之材料。又，第1 緩衝層1 1具有延遲第2緩衝層12所含有之In及Ga對矽 基板1之擴散開始之功能。爲了獲得上述功能，第1緩衝 層11之厚度應爲2nm〜60nm。 緩衝區域3之第2緩衝層1 2係至少含有鎵（Ga )之 η型氮化物半導體，例如，由對可以
化學式 AlaInbGaha.bN 表示之氮化物半導體添加η型雜質者所構成。 此處，a及b係滿足 0 S 、 〇 S b<l、 a<x、 y < b之數値。 此實施形態之第2緩衝層1 2係由厚度3 Onm之n型 氮化鎵銦（Ino.5Gao.5N )所構成。又，第2緩衝層1 2可 添加Β (硼）。含有β (硼）之第2緩衝層12可以 化學式 AUMbGa^.bN 表不。 此處，前述Μ係從I η (銦）及B (硼）所選取之至 少一種元素， 0 $ a< 1、
前述a及b係滿足 -15 - (12) 1240969 0 ^ 1 > a + b $ 1、 a<x之數値。 % 1及第2緩衝層丨丨、丨2之組成會因爲磊晶生長步 驟中鄰接區域之互相擴散而變化。因此，此處之第1及第 2緩衝層11、12之成分係代表其主成分。 含有Ga及In之第2緩衝層12除了具有以在其上形 成主半導體區域4爲目的之緩衝功能以外，尙具有在磊晶 生長步驟中將Ga及In供應給矽基板1之功能。爲了對矽 基板供應充分之Ga及In，第2緩衝層12之厚度應設定 成lnm以上，而爲了防止該第2緩衝層12發生龜裂，應 設定成5 00nm以下。 以眾所皆知之雙異質構造之發光二極體爲目的之主半 導體區域4，係由依序配置於第2緩衝層1 2上之η型氮 化物半導體層1 3、活性層1 4、以及ρ型氮化物半導體層 1 5所構成。又’主半導體區域4亦可稱爲發光功能區 域。 主半導體區域4之η型氮化物半導體層1 3係由對可 以例如
化學式 AlxIriyGa^x.yN 表示之氮化物半導體添加η型雜質者所構成。 此處，X及y係滿足 〇 ^ X < 1、 〇 ^ y < 1之數値。 此實施形態之η型氮化物半導體層1 3係由相當於化 -16- (13) 1240969 學式之x = 0、y = 〇之η型GaN所構成’具有大約2//m之 厚度。該η型氮化物半導體層13亦可稱爲發光二極體之 η包覆層。 活性層1 4係由可以例如 化學式 AlxInyGai-x-yN 表示之氮化物半導體所形成。 此處，X及y係滿足 0 ‘ X < 1、 0 ^ y<i之數値。 籲 此實施形態係以氮化鎵銦（InGaN )形成活性層14。 又，第1圖係以1層槪略表示活性層1 4，然而，實際係 眾所皆知之多量子井結構。當然，亦可只利用1層來構成 活性層1 4。又，此實施形態之活性層1 4未摻雜導電型決 定雜質，然而，亦可摻雜P型或η型雜質。 配置於活性層1 4上之ρ型氮化物半導體層1 5係由對 可以例如 化學式 AlxInyGai_x.yN · 表示之氮化物半導體添加ρ型雜質者所構成。 此處，X及y係滿足 0 S X < 1、 0 S y < 1之數値。 此實施形態之P型氮化物半導體層1 5係以厚度 500nm之ρ型GaN形成。又，該ρ型氣化物半導體層15 亦可稱爲P包覆層。 用以構成主半導體區域4之η型氮化物半導體層 1 3、活性層1 4、及ρ型氮化物半導體層1 5因爲係利用緩 -17- (14) 1240969 衝區域3形成於矽基板1上’故具有相當較佳之結晶性。 具有陽極功能之第1電極5係連結於P型氮化物半導 體層15表面之一部份，具有陰極功能之第2電極6係連 結於P型矽基板1之下面。又’爲了連結第1電極5 ’可 以在P型氮化物半導體層15上追加配設連結用之P型氮 化物半導體層，並將第1電極5連結於其上。 其次，針對第1圖之發光二極體之製造方法進行說 明。 首先，準備具有以密勒指數表示之結晶之定向爲 (111)面之主面之p型矽基板1。 其次，以HF系之蝕刻液對矽基板1實施眾所皆知之 氫終端處理。 其次，將基板 1 投入眾所皆知之 OMVPE (Organometallic Vapor Phase Epitaxy )，亦即，有機金 屬汽相磊晶裝置之反應室，將溫度昇高至例如1 1 70 °C。 其次，實施1 1 7 0 °C、1 〇分鐘之熱淸理，除去基板1表面 之氧化膜後，將溫度降至例如1 1 0 0 °C並保持，然後，利 用OMVPE法以例如3nm之厚度形成氮化鋁層（A1N層） 當做緩衝區域3之第1緩衝層1 1。該氮化鋁層係對反應 室供應例如 63pmol/miri之三甲基鋁氣體（以下稱爲 TMA)、例如〇.14mol/miri之氨氣體（NH3 )來形成。 其次’停止供應TMA，將矽基板1之溫度降至950 °C ’然後，對OMVPE裝置之反應室內以例如59pmol/min 之三甲基銦氣體（以下稱爲TMI )、例如6.2μηιο：1/π)ίη之 -18- (15) 1240969 三甲基鎵氣體（以下稱爲TMG)、例如0.23m〇l/imri之氨 氣體、及例如21nmol/min之矽烷氣體（SiH4 )之比例供 應，在A1N所構成之第1緩衝層1 1上面形成厚度約30nm 之由η型InG. 5 Ga〇. 5N所構成之第2緩衝層12。又，使用 矽烷氣體之目的係在導入當做η型雜質之矽。 該第2緩衝層12之Ga及In係可能擴散之物質，然 而，配設著由A1N構成之第1緩衝層1 1，因爲該第1緩 衝層Π具有延遲Ga及In擴散之功能，形成第2緩衝層 12中，Ga及In不易通過第1緩衝層1 1擴散至矽基板 1。因此，第2緩衝層1 2之磊晶生長中，不會發生結晶性 劣化。 其次，爲了形成主半導體區域4之由η型GaN所構 成之η型氮化物半導體層13，停止對OMVPE裝置之反應 室供應TMG、ΤΜΙ、及SiH4之，並使基板1之溫度上昇 至 1 1 1 0 °C 。其後，以例如 3 // mol/min 之 TMG4、 1.5nmol/min 之石夕院（SiHU) 、53.6m mol /min 之氨之比例 供應給反應室。因此，可得到2 // m厚度之由η型GaN所 構成之η型氮化物半導體層13。該η型氮化物半導體層 13之雜質濃度爲例如3X1018 cnT3，低於基板1之雜質濃 度。開始形成η型氮化物半導體層1 3時，因爲其下之第 2緩衝層1 2仍保有良好結晶性，主半導體區域4之η型 氮化物半導體層1 3會承繼第2層1 2之結晶性而具有良好 之結晶性。在形成η型氮化物半導體層1 3之後半，少許 第2緩衝層12之Ga及In會擴散至由Α1Ν所構成之第1 -19- 1240969 (16) 緩衝層11，然而，仍未形成第1圖所示之合金層2°又’ 亦可利用第1緩衝層1 1之厚度調整’而在n型氮化物半 導體層13形成中使Ga及In擴散至基板1 ° 其次，在具有η型包覆層之功能之η型氮化物半導體 層1 3上，形成眾所皆知之多量子井結構之活性層1 4。第 1圖中，爲了簡化圖示，只標示1層多量子井結構之活性 層1 4，實際上係由複數障壁層及複數井層所構成’障壁 層及井層係以交互方式實施例如4次重複配置。形成該活 性層1 4時，在形成由η型G aN層所構成之η型氮化物半 導體層13後，停止對OMVPE裝置之反應室供應氣體， 將基板1之溫度降至800 °C，然後，以特定比例對反應室 供應TMG、TMI、及氨，形成例如由In〇.()2Ga〇.98N所構成 且厚度爲13nm之障壁層，其次，變更TMI之比例，形成 例如由In〇.22Ga〇.8N所構成且例如厚度爲3nm之井層。例 如重複實施4次該障壁層及井層之形成，可得到多量子井 結構之活性層1 4。活性層1 4承繼其下之η型氮化物半導 體層1 3之結晶性，而具有良好之結晶性。又，活性層1 4 可摻雜例如Ρ型雜質。 此實施形態時，活性層1 4之形成期間之中途，第2 緩衝層1 2之Ga及In開始通過第1緩衝層1 1擴散至基板 1，且第1緩衝層1 1之A1亦擴散至基板1。活性層1 4之 形成期間之後半，基板1之表面側區域形成第1圖所示之 Si、Ga、In、及A1之合金層2。該合金層2之形成期間 可以利用第1緩衝層Η之厚度來進行調整。擴散至基板 -20- (17) 1240969 1之Ga、In、A1並不會全部成爲合金層2，而在比合金層 2更深之處產生含有Ga、In、A1之全部或一部份之p型 雜質擴散區域1 6。然而，因爲基板1係p型，故不會發 生導電型之反轉。 其次，將矽基板1之溫度昇高至 mot，對OMVPE 裝置之反應室內供應例如4.3pmol/min之三甲基鎵氣體 (TMG) 、53.6μπιο1/πιίη 之氣氣體、及 0.12pmol/min 之 二茂（合）鎂氣體（以下稱爲Cp2Mg)，在活性層14上 形成厚度約500nm之由p型GaN所構成之p型氮化物半 導體層15。鎂（Mg)係以例如3X1 018cm·3之濃度導入， 具有P型雜質之功能。 其次，利用眾所皆知之真空蒸鍍法形成第1及第2電 極5，完成發光二極體。 第2圖之特性線A係對如上述第1實施形態之發光 二極體之第1電極5施加正順向電壓、對第2電極6施加 負之順向電壓時，流過該發光二極體之電流。第2圖之B 之特性線係對基板1爲和前述專利文獻1相同之η型矽基 板之傳統發光二極體施加順向電壓時之發光二極體之電 流。由該第2圖可知，以使2 OmA之電流流過發光二極體 爲目的之必要驅動電壓，特性線A時爲3 . 3 6 V，特性線B 時爲3.9 8 V。因此，利用將基板1之導電型從傳統之n型 變更成Ρ型之極爲簡單之方法，即可使以流過20mA之電 流爲目的之驅動電壓降低〇 . 6 2 V。 第3圖係用以說明可降低發光二極體之順向驅動電壓 -21 - (18) 1240969 之理由之能帶圖，Ec係傳導帶，Εν係價電子帶，Ef係費 米能階。 第3圖（A)係在η型Si基板（n-Si)直接實施n型 G aN層之磊晶生長時之能帶狀態。該第3圖（A )時，會 產生具有相對較高之高度之電位障壁。 第3圖（B)係使則述專利文獻1之由第1圖之aw 所構成之第1緩衝層π具有薄到可忽視程度之厚度時之 基板及InGaN層間之能帶狀態。該第3圖（B )中，係利 用在η型矽基板（n-Si )表面側形成合金層來抑制第3圖 (A)所不之局度ΒΗι之電位障壁。然而，基板Ga會形 成擴散區域。因爲該G a擴散區域係p型半導體區域，矽 基板（n-Si)會發生pn接合，而產生高度BH2之電位障 壁。 第3圖（C )係和第3圖（B )相同，爲依據本實施 形態使用P型矽基板（p-Si )時之能帶狀態。本實施形態 因係使用P型矽基板1，即使p型雜質之Ga、In、A1擴 散至P型砂基板1亦不會形成pn接合。n-GalnN層及p-Si層間有高度BH3之電位障壁，然而，該電位障壁之高 度BH3低於第3圖（B)之高度BH2且存在合金層，故此 處之電壓下降極小。 由上述可知，依據本實施形態，可保持主半導體區域 4之良好結晶性並很容易即可達成發光二極體之驅動電壓 之大幅降低。亦即，可不受具有η型緩衝區域3之影響， 而可使用Ρ型矽基板1。因此，即使緩衝區域3所含有之 -22- (19) 1240969
Ai、Ga、In等之3族元素擴散至p型矽基板1，因爲這些 元素對矽而言係P型雜質，P型矽基板1不會發生Pn接 合。因此，前述專利文獻1因爲矽基板之pn接合所導致 之電壓下降不會發生在本發明之P型矽基板1。又’因爲 合金層2具有在p型矽基板1之界面產生電子及電洞且使 電子及電洞再結合之功能，故可降低P型矽基板1及η型 緩衝區域3間之異質接合之電位障壁。因此，利用本實施 形態很容易即可達成發光二極體之驅動電壓之大幅降低。 又，因爲配設著緩衝區域3，故可得到結晶性良好之 主半導體區域4。 實施例2 其次，針對第4圖所示之實施例2之發光二極體進行 說明。其中，第4圖及後述第5圖〜第9圖中和第1圖爲 實質相同之部份會附與相同符號並省略其說明。 第4圖之發光二極體係在第1圖之緩衝區域3附加多 層構造之緩衝區域2 0，其他構成則與第1圖相同。第4 圖之經過變形之緩衝區域3 a之構成上，係在和第1圖相 同之第1及第2緩衝層1 1、1 2上配置多層構造緩衝區域 20 ° 第4圖之多層構造緩衝區域20係由重複交互配置之 複數第1層21及複數第2層22所構成。複數之第1層 2 1係由含有第1比例之A1 (鋁）之氮化物半導體所構 成。複數之第2層2 2係由含有小於前述第1比例之第2 -23- 1240969 (20) 比例之A1之氮化物半導體所構成。 » 前述第1層21係由可以 化學式 AlxMyGa卜x_yN - 表示之材料所構成，且具有可獲得量子力學之隧道效 果之厚度，例如1〜1 〇 n m。。 此處，前述Μ係從In (銦）及B (硼）所選取之至 少一種元素， X及y係滿足0 < X S 1、 _ 0 ^ y < 1 ' X + y S 1之數値。 又，本實施例中，第1層21係由A1N所構成，不含 導電型決定雜質。然而，第1層21可摻雜矽（Si)等之 η型雜質。
前述第2層22應爲例如在由可以 化學式 AlaMbGa^a.bN 表示之材料添加當做η型雜質之矽（Si)者所構成。 φ 此處，前述Μ係從In (銦）及B (硼）所選取之至 少一種元素， 前述a及b係滿足 0Sa<l、 0 g b g 1、 a + bg 1、 a<x之數値。 又，該第2層2 2應以和第2緩衝層1 2相同之氮化物 半導體形成，本實施例係由η型GaN所構成。又，第2 • 24- (21) 1240969 層2 2之厚度應爲不會發生量子力學之能階之1 0 μ m以上 之厚度。 形成緩衝區域3 a之多層構造之緩衝區域2 0時，在形 成第 2層 12後，以例如 50μαιο1/ηιίη之 ΤΜΑ(三甲基 銘）、20nmol/min 之砂院（SiKU)、及 〇.14mol/min 之氨 之比例供應給反應室，實施厚度爲5nm之由A1N所構成 之第1層21之磊晶生長。其後，停止供應TMA，繼續供 應矽烷及氨並同時供應之TMG，實施厚度爲 25nm之由GaN所構成之第2層22之磊晶生長。重複20 次第1及第2層2 1、2 2之形成步驟，得到多層構造之緩 衝區域20。第4圖中，爲了簡化圖示，第1及第2層 2 1、2 2分別標示4層。 又，第1及第2層2 1、22係以和第1及第2緩衝層 1 1、1 2相同之方法形成，亦可將第1及第2緩衝層1 1、 1 2視爲多層構造之緩衝區域20之一部份。 如第4圖所示，追加多層構造之緩衝區域2 0，可改 善緩衝區域3 a最上面之平坦性。 實施例3 第5圖所示之實施例3之發光二極體係省略了第1圖 之發光二極體之η型氮化物半導體層13，且以配設由 InGaN所構成之ρ型氮化物半導體區域15a取代第1圖之 由p型GaN所構成之p型氮化物半導體區域15。因此， 第5圖之發光二極體之主半導體區域4 a係由活性層1 4及 -25- (22) 1240969 P型氮化物半導體區域1 5 a所構成。又，緩衝區域3之第 泰 2層1 2因係雙異質構造而具有和第1圖之η型氮化物半 導體區域13相同之功能。第5圖所示之發光二極體亦可 ~ 獲得和第1圖之發光二極體相同之效果。 實施例4 第6圖所示之實施例4之發光二極體具有變形之第1 電極5 a，其他構成則與第1圖相同。 φ 第6圖之第1電極5a係由形成於主半導體區域4之 大致整體表面（亦即，p型氮化物半導體層1 5之表面） 之光透射性導電膜51、及形成於該導電膜51表面上之中 央部份之亦可稱爲焊墊電極之連結用金屬層5 2所構成。 光透射性導電膜51係以氧化銦（Ιη203 )及氧化錫 (Sn02 )之混合物、氧化銦（In2〇3 )、或氧化錫 (Sn02 )來形成，具有使活性層14發生之光透過之功 能。 ⑩ 該光透射性導電膜51具有10nm程度之厚度，和p 型氮化物半導體層1 5形成電阻性接觸。 連結用金屬層 52係由 Ni (鎳）、Au (金）、A1 (鋁）等之金屬所構成，具有可實施圖上未標示之配線之 焊接之厚度。該連結用金屬層5 2應採用其與p型氮化物 半導體層1 5間可形成肖特基能障之材料。因爲該連結用 金屬層52之厚度大於導電膜51，主半導體區域4所產生 之光，無法實質透射。圖上未標示，形成連結用金屬層 -26- (23) 1240969 5 2、或其後之步驟時，連結用金屬層5 2之金屬會擴散至 導電膜51、或導電膜51及主半導體區域4表面之一部 份，而在連結用金屬層5 2及主半導體區域4間形成肖特 基能障。 ¥寸第1及第2電極5a、6於加第1電極5a之電位1¾ 於第2電極6之電位之順向電壓時，電流從導電性膜5 1 流至主半導體區域4。因爲連結用金屬層52係和主半導 體區域4爲背特基接觸，故可利用肯特基能障抑制電流， 連結用金屬層5 2及主半導體區域4間之肯特基能障使電 流幾乎不會流過。因此，從導電性膜5 1流至主半導體區 域4之外圍側部份之電流成分佔了第1及第2電極5 a、6 間之電流之大部份。依據流過主半導體區域4之外圍側部 份之電流所產生之光，在不受光不透射性連結用之金屬層 52之妨礙下，被取出至光透射性導電膜5 1之上方。 如上面之說明所示，宵特基能障會隨著溫度之上昇而 劣化，而使通過肖特基能障之漏電流變大。因爲第6圖之 實施例4之發光二極體之構成係採用和第1圖之實施例i 之發光二極體相同之p型矽基板1，故和實施例1相同， 順向之驅動電壓較小，電力損失及發熱小於使用傳統η型 矽基板者。因此，可抑制因爲矽基板1及主半導體區域4 之發熱所導致之連結用金屬層52及主半導體區域4間之 肖特基能障之劣化，而減少通過肯特基能障之電流。結 果，第1及第2電極5 a、6間之電流和使用傳統η型矽基 板之發光二極體相同時，相對於全電流之流過主半導體區 -27- 1240969 (24) 域4外圍側部份之電流之比例會變大，發光效率亦會大於 使用傳統η型矽基板之發光二極體者。又，第6圖之主半 導體區域4及砂基板1之發熱和使用傳統η型砂基板之發 光二極體之發熱相同時，因爲會有大於傳統之電流流過主 半導體區域4之外圍側部份，故可獲得較大之發光效率。 又，第6圖之經過變形之第1電極5 a之構成亦可應 用於第4圖及第5圖所示之實施例2及3之發光二極體。 實施例5 第7圖所示之實施例5之發光二極體係在第6圖之實 施例4之發光二極體之第1電極5a及主半導體區域4 間，附加由在可以
化學式 AlxInyGai_x_yN 表示之氮化物半導體摻雜η型雜質之n型氮化物半導 體所構成之η型輔助氮化物半導體層5 3。 此處，X及y係滿足 〇 s X < 1、 _ 0 $ y < 1之數値。 其他構成則與第6圖相同。又，η型輔助氮化物半導 體層53應由η型GaN所構成。 第7圖之附加之η型輔助氮化物半導體層53之一方 主面係接觸Ρ型氮化物半導體層1 5，而另一方主面則接 觸光透射性導電膜5 1。光透射性導電膜5 1由][τ 〇所構成 時，因爲ΙΤΟ具有和η型半導體相同之特性，導電膜5 1 及η型輔助氮化物半導體層5 3之歐姆接觸之電阻値會變 -28- 9 (25) 1240969 成極低，此處之電力損失會變小，可進一步降低順向驅動 電壓，而提高發光效率。 爲了防止η型輔助氮化物半導體層53及p型氮化物 ^ 半導體層1 5間之ρη接合妨礙順向電流，η型輔助氮化物 半導體層53之厚度應爲1〜30nm，5〜10nm更佳。又，η 型輔助氮化物半導體層53之厚度應爲可獲得量子力學之 隧道效果之厚度。 對第7圖之第1及第2電極5 a、6間施加順向電壓， 修 電流會從導電膜5 1經由η型輔助氮化物半導體層5 3流至 Ρ型氮化物半導體層1 5。利用形成η型輔助氮化物半導體 層5 3使其與導電膜5 1間之歐姆接觸之障壁之降低量大於 η型輔助氮化物半導體層5 3及ρ型輔助氮化物半導體層 1 5間之障壁高度時，可以降低該差値份之順向驅動電 壓，而可提高發光效率。 第7圖之第1電極5a之構造、及η型輔助氮化物半 導體層53亦可應用於第4圖及第5圖之實施例2及3。 · 實施例6 第8圖所示之實施例6之電晶體係將以第1圖之發光 二極體爲目的之主半導體區域4置換成以電晶體爲目的之 主半導體區域4b ’其他構成則與第1圖相同。第8圖 中，主半導體區域4b之由η型GaN所構成之^型氮化物 半導體區域1 3及其下側之構成係和第1圖相同。以構成 電晶體爲目的之主半導體區域4b除了具有可發揮集極區 -29- 1240969 (26) 域之功能之η型氮化物半導體區域1 3以外，尙具有由在 其上實施磊晶生長之Ρ型氮化物半導體所構成之基極區域 3 1、及由在其上實施磊晶生長之η型氮化物半導體所構成 之射極區域3 2。基極區域3 1連結著基極3 3，射極區域 3 2則連結著第1電極之射極3 4。ρ型矽基板1下面之第2 電極6具有集極之功能。 因爲第8圖之電晶體係ηρη型電晶體，執行ON驅動 時，會使集極6成爲最高電位，電流從集極6側流至射極 3 4側。對此電晶體亦具有和第1圖相同之減少2個電極 6、34間之ON時之電壓下降。 實施例7
第9圖所示之實施例7之絕緣閛極型電場效應電晶體 係將第1圖之以發光二極體爲目的之主半導體區域4置換 成以電場效應電晶體爲目的之主半導體區域4c，其他構 成則和第1圖相同。第9圖之主半導體區域4 c配設著由 和第1圖相同之η型GaN所構成之η型氮化物半導體區 域1 3。第9圖中，η型氮化物半導體區域1 3則有汲極區 域之功能。利用導入Ρ型雜質，在η型氮化物半導體區域 1 3內配設由ρ型氮化物半導體所構成之本體區域4 1 ’利 用導入η型雜質，在該本體區域41內配設由η型氮化物 半導體所構成之源極區域42。在做爲源極區域42及汲極 區域之η型氮化物半導體區域1 3間之本體區域4 1之表面 上，隔著絕緣膜4 3配置著閘極4 4。源極區域4 2連結著 -30- (27) 1240969 第1電極之源極45。p型矽基板1之下面之第2電極6具 有汲極之功能。 第9圖之電場效應電晶體亦可減少〇N驅動時之源極 4 5及汲極6間之電壓下降。 本發明並未受限於上述實施形態’亦可以爲如下所不 之變形。 (1) 可將第6圖及第7圖之發光二極體之緩衝區域 3、第8圖之電晶體之緩衝區域3、以及第9圖之電場效 應電晶體之緩衝區域3置換成第4圖之含有多層構造緩衝 區域20之緩衝區域3a。 (2) 可省略第6圖、第7圖、第8圖、及第9圖之 η型氮化物半導體層13，而將第6圖及第7圖之發光二極 體之第2層22兼用爲η包覆層、將第8圖之緩衝區域3 兼用爲集極區域、以及將第9圖之緩衝區域3兼用爲汲極 區域。 (3 )各實施例之緩衝區域3、3 a之構成上，可以由 例如 A1 x I n y G a ! _ x _ y N (此處，X 及 y 係滿足 0 < X S 1、〇 = y<l、0<X + y<l之數値）所構成1個緩衝層取代複數緩衝 層 11 及 12、或 11、12 及 20。 (4 )各實施例之緩衝區域3、3 a可進一步附加其他 半導體層。 (5 )各實施例之緩衝區域3、3 a之第2緩衝層1 2係 含有In，然而，亦可以爲不含In之層。 (6 )各實施例係利用緩衝區域3、3 a及主半導體區 -31 - (28) 1240969 域4、4 a、4 b、4 c之磊晶生長步驟之加熱形成合金層2， 然而，亦可以獨立步驟形成合金層2。 (7 )本發明可應用於具有pn接合之整流二極體、及 具有肖特基能障電極之肖特基能障二極體。又，本發明可 應用於電流流過基板1之厚度方向之全部半導體裝置。 本發明可利用於發光二極體、電晶體、電場效應電晶 體、及整流二極體等半導體元件。 【圖式簡單說明】 第1圖係本發明實施例1之發光二極體之槪略剖面 圖。 第2圖係第1圖之發光二極體、及傳統發光二極體之 順向電壓及電流之關係之特性圖。 第3圖係第1圖之發光二極體之驅動電壓低減效果和 傳統發光二極體進行比較時之能帶圖。 第4圖係本發明實施例2之發光二極體之槪略剖面 圖。 第5圖係本發明實施例3之發光二極體之槪略剖面 圖。 第6圖係本發明實施例4之發光二極體之槪略剖面 圖。 第7圖係本發明實施例5之發光二極體之槪略剖面 圖。 第8圖係本發明實施例6之電晶體之槪略剖面圖。 -32- (29) 1240969 第9圖係本發明實施例7之電場效應電晶體之槪略剖 面圖。 【主要元件符號說明】 1 p型矽基板 2 合金層 3 緩衝區域 3 a 緩衝區域 籲 4 主半導體區域 4a 主半導體區域 4b 主半導體區域 4c 主半導體區域 5 第1電極 5a 第1電極 6 第2電極 1 1 第1緩衝層 ® 12 第2緩衝層 13 η型氮化物半導體層 1 4 活性層 15 Ρ型氮化物半導體層 15a P型氮化物半導體層 16 ρ型雜質擴散區域 20 多層構造緩衝區域 21 第1層 -33- (30) 1240969 22 第2層 3 1 基極區域 3 2 射極區域 3 3 基極 3 4 射極 4 1 本體區域 4 2 源極區域
43 絕緣膜 4 4 鬧極 4 5 源極 5 1 光透射性導電膜 5 2 連結用金屬層 53 η型輔助氮化物半導體層
-34-

Claims (1)

  1. (1) 1240969 拾、申請專利範圍 1 · 一種氮化物系半導體元件，其特徵爲具有： P型矽基板，具有導電性； 合金屬，形成於前述p型矽基板之一方之主面上且至 少含有鎵、鋁、及矽； 緩衝區域，含有配置於前述合金層上之至少1個η型 氮化物半導體層； // 主半導體區域，用以形成配置於前述緩衝區域上之半 導體元件之主要部份； 第1電極，連結於前述主半導體區域；以及 第2電極，連結於前述ρ型矽基板之另一方之主面。 2.如申請專利範圍第1項之氮化物系半導體元件， 其中 前述合金層具有在前述Ρ型矽基板之界面或該界面附 近產生電子及電洞且使電子及電洞再結合之功能。 3 .如申請專利範圍第1項之氮化物系半導體元件’ 其中 ’ 前述合金層係鎵、銦、銘、及砂之合金層。 4.如申請專利範圍第1項之氮化物系半導體元件’ 其中 前述緩衝區域具有由形成於前述合金層上之至少含有 鋁之氮化物半導體所構成之第1緩衝層、及形成於前述第 1緩衝層上之至少含有鎵之η型氮化物半導體所構成之第 2緩衝層。 -35- (2) 1240969 5 .如申請專利範圍第4項之氮化物系半導體元件’ 其中 前述緩衝區域之前述第1緩衝層係由可以 化學式 AUIiiyGan.yN 表示之材料所構成（此處，X及y係滿足 0<xSl、0 S y<l、0<x + y S 1 之數値）。 6 ·如申請專利範圍第5項之氮化物系半導體元件’ 其中 φ 前述緩衝區域之前述第1緩衝層係具有2nm〜6 Onm 之厚度之氮化鋁層。 7 ·如申請專利範圍第5項之氮化物系半導體元件， 其中 前述緩衝區域之前述第2緩衝層係由對可以 化學式 AlaInbGai_a_bN 表示之材料添加η型雜質者所構成（此處，a及b係 滿足〇Sa<l、〇Sb<l、a<x之數値）。 鲁 8 ·如申請專利範圍第7項之氮化物系半導體元件， 其中 前述緩衝區域之前述第2緩衝層係由含有銦及鎵之η 型氮化物半導體所構成。 9 .如申請專利範圍第4項之氮化物系半導體元件， 其中 前述緩衝區域係進一步在前述第2緩衝層上具有多層 構造之緩衝區域，前述多層構造之緩衝區域具有由含有第 -36- (3) 1240969 1比例之A1 (鋁）之氮化物半導體所構成之複數第}層、 及由含有小於前述第i比例之第2比例之A1之氮化物半 導體所構成之複數第2層，且前述第1層及前述第2層係 交互積層。 1 0.如申請專利範圍第1項之氮化物系半導體元件， 其中 前述主半導體區域係以形成發光二極體爲目的之區 域，至少具有活性層、及配置於該活性層上之p型氮化物 半導體層，前述第1電極係電性連結於前述P型氮化物半 導體層之陽極，前述第2電極係陰極。 1 1 .如申請專利範圍第1 0項之氮化物系半導體元 件，其中 — 前述第1電極係由電性連結於前述P型氮化物半導體 層之具有光透射性之導電膜、及形成於前述導電膜表面之 一部份上之連結用金屬層所構成。 12. 如申請專利範圍第1 1項之氮化物系半導體元 件，其中 前述連結用金屬層係由和前述P型氮化物半導體層間 可形成宵特基能障之材料所構成° 13. 如申請專利範圍第 Π項之氮化物系半導體元 件，其中 進一步具有配置於前述P型氮化物半導體層及前述導 電膜間之η型輔助氮化物半導體層。 1 4 .如申請專利範圍第1項之氮化物系半導體元件’ -37- 1240969 (4) 其中 I 前述主半導體區域係以構成電晶體爲目的之區域，至 少具有P型基極區域及η型射極區域，前述第1電極係電 性連結於前述η型射極區域之射極，前述第2電極係集 極，且進一步具有電性連結於前述ρ型基極區域之基極。 15.如申請專利範圍第1項之氮化物系半導體元件， 其中 前述主半導體區域係以構成絕緣閘極型電場效應電晶 # 體爲目的之區域，至少具有ρ型本體區域、及鄰接配置於 該Ρ型本體區域之η型源極區域，前述第1電極係電性連 結於前述η型源極區域之源極，前述第2電極係汲極，且 進一步具有閘極。 16· —種氮化物系半導體元件之製造方法，其特徵爲 具有： 用以準備具有導電性之ρ型矽基板之步驟； 用以在前述Ρ型矽基板上形成至少含有鎵、鋁、及砂 # 之合金層之步驟； 用以在前述合金層上實施至少含有鎵之η型氮化物半 導體之磊晶生長而得到緩衝層之步驟；以及 用以在前述緩衝層上實施以形成半導體元件之主要部 份爲目的之氣化物半導體之嘉晶生長而得到主半導體區域 之步驟。 1 7 · —種氮化物系半導體元件之製造方法，其特徵爲 具有： -38- (5) 1240969 用以準備具有導電性之P型矽基板之步驟； 用以在前述P型矽基板上實施至少含有鋁之氮化物半 導體之磊晶生長而得到第1緩衝層之步驟； 用以在前述第1緩衝層上實施至少含有鎵之η型氮化 物半導體之磊晶生長而得到第2緩衝層之步驟；以及 用以在前述第2緩衝層上實施以形成半導體元件之主 要部份爲目的之氮化物半導體之磊晶生長而得到主半導體 區域之步驟；且 _ 在獲得前述主半導體區域之步驟中，使前述第1緩衝 層之鋁、及前述第2緩衝層之鎵擴散至前述ρ型矽基板， 而在前述Ρ型矽基板及前述第1緩衝層間獲得至少含有 鎵、銘、及砂之合金層。 -39-
TW093114637A 2003-06-06 2004-05-24 Nitride semiconductor device and method for manufacturing same TWI240969B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003162394 2003-06-06
JP2004093516 2004-03-26

Publications (2)

Publication Number Publication Date
TW200507112A TW200507112A (en) 2005-02-16
TWI240969B true TWI240969B (en) 2005-10-01

Family

ID=33513392

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093114637A TWI240969B (en) 2003-06-06 2004-05-24 Nitride semiconductor device and method for manufacturing same

Country Status (4)

Country Link
US (1) US7400000B2 (zh)
JP (1) JP3952210B2 (zh)
TW (1) TWI240969B (zh)
WO (1) WO2004109782A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8389313B2 (en) 2006-09-29 2013-03-05 Toyoda Gosei Co., Ltd. Deposition method of III group nitride compound semiconductor laminated structure

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4697397B2 (ja) * 2005-02-16 2011-06-08 サンケン電気株式会社 複合半導体装置
KR101153484B1 (ko) * 2005-12-15 2012-06-11 엘지이노텍 주식회사 수직형 발광소자 제조방법
US8101961B2 (en) * 2006-01-25 2012-01-24 Cree, Inc. Transparent ohmic contacts on light emitting diodes with growth substrates
KR101294518B1 (ko) * 2006-02-14 2013-08-07 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조 방법
EP1821347B1 (en) * 2006-02-16 2018-01-03 LG Electronics Inc. Light emitting device having vertical structure and method for manufacturing the same
JP2008053399A (ja) * 2006-08-24 2008-03-06 Nippon Telegr & Teleph Corp <Ntt> 半導体構造および半導体構造の製造方法
JP4974635B2 (ja) * 2006-10-06 2012-07-11 昭和電工株式会社 Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
JP2008098245A (ja) * 2006-10-06 2008-04-24 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
JP2008091470A (ja) * 2006-09-29 2008-04-17 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
TWI371870B (en) * 2006-11-08 2012-09-01 Epistar Corp Alternate current light-emitting device and fabrication method thereof
JP2008244307A (ja) * 2007-03-28 2008-10-09 Sharp Corp 半導体発光素子および窒化物半導体発光素子
US9484499B2 (en) * 2007-04-20 2016-11-01 Cree, Inc. Transparent ohmic contacts on light emitting diodes with carrier substrates
US20110298005A1 (en) * 2007-10-12 2011-12-08 Lattice Power (Jiangxi) Corporation Method for fabricating an n-type semiconductor material using silane as a precursor
JP5018423B2 (ja) 2007-11-20 2012-09-05 住友電気工業株式会社 Ｉｉｉ族窒化物半導体結晶基板および半導体デバイス
JP5045388B2 (ja) * 2007-11-20 2012-10-10 住友電気工業株式会社 Ｉｉｉ族窒化物半導体結晶の成長方法およびｉｉｉ族窒化物半導体結晶基板の製造方法
DE102008019268A1 (de) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
US20100176369A2 (en) * 2008-04-15 2010-07-15 Mark Oliver Metalized Silicon Substrate for Indium Gallium Nitride Light-Emitting Diodes
JP2010272689A (ja) * 2009-05-21 2010-12-02 Renesas Electronics Corp 電界効果トランジスタ
KR101113692B1 (ko) * 2009-09-17 2012-02-27 한국과학기술원 태양전지 제조방법 및 이에 의하여 제조된 태양전지
KR101405742B1 (ko) 2010-02-24 2014-06-10 엘지이노텍 주식회사 반도체 발광소자
JP5668339B2 (ja) * 2010-06-30 2015-02-12 住友電気工業株式会社 半導体装置の製造方法
JP5023230B1 (ja) 2011-05-16 2012-09-12 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
KR101376221B1 (ko) 2011-12-08 2014-03-21 경북대학교 산학협력단 질화물 반도체 소자 및 그 소자의 제조 방법
JP5895666B2 (ja) * 2012-03-30 2016-03-30 富士通株式会社 化合物半導体装置及びその製造方法
TWI488262B (zh) * 2012-07-10 2015-06-11 華夏光股份有限公司 防止漏電流結構及其製造方法
JP6190582B2 (ja) * 2012-10-26 2017-08-30 古河電気工業株式会社 窒化物半導体装置の製造方法
KR20150014641A (ko) * 2013-07-30 2015-02-09 서울반도체 주식회사 질화갈륨계 다이오드 및 그 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679965A (en) * 1995-03-29 1997-10-21 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact, non-nitride buffer layer and methods of fabricating same
JP3396356B2 (ja) * 1995-12-11 2003-04-14 三菱電機株式会社 半導体装置，及びその製造方法
JP2000004047A (ja) * 1998-06-16 2000-01-07 Toshiba Corp 半導体発光装置及びその製造方法
JP4240752B2 (ja) * 2000-05-01 2009-03-18 富士電機デバイステクノロジー株式会社 半導体装置
JP2002208729A (ja) * 2001-01-11 2002-07-26 Sanken Electric Co Ltd 発光素子及びその製造方法
CN1505843B (zh) * 2001-06-15 2010-05-05 克里公司 在SiC衬底上形成的GaN基LED
JP2003046112A (ja) * 2001-07-26 2003-02-14 Fuji Xerox Co Ltd 紫外光／可視光分離型受光素子
JP2003059948A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8389313B2 (en) 2006-09-29 2013-03-05 Toyoda Gosei Co., Ltd. Deposition method of III group nitride compound semiconductor laminated structure

Also Published As

Publication number Publication date
JP3952210B2 (ja) 2007-08-01
JPWO2004109782A1 (ja) 2006-07-20
US20060094145A1 (en) 2006-05-04
US7400000B2 (en) 2008-07-15
TW200507112A (en) 2005-02-16
WO2004109782A1 (ja) 2004-12-16

Similar Documents

Publication Publication Date Title
TWI240969B (en) Nitride semiconductor device and method for manufacturing same
TWI240439B (en) Nitride semiconductor device and manufacturing method thereof
JP5136765B2 (ja) 窒化物系半導体素子及びその製造方法
US6881602B2 (en) Gallium nitride-based semiconductor light emitting device and method
TWI250669B (en) Semiconductor light emitting element and its manufacturing method
JP4895587B2 (ja) 窒化物半導体発光素子
TW200414571A (en) Semiconductor light emitting device and the manufacturing method thereof
US9153648B2 (en) Semiconductor stacked body, method for manufacturing same, and semiconductor element
JP4458223B2 (ja) 化合物半導体素子及びその製造方法
TW200410466A (en) GaN semiconductor device
JP4178410B2 (ja) 半導体発光素子
JP3940933B2 (ja) 窒化物系半導体素子
JP3683560B2 (ja) 窒化ガリウム系半導体発光素子及びその製造方法
JP2003060234A (ja) 半導体発光素子及びその製造方法
JP2007027417A (ja) 窒化物半導体装置及びその製造方法
US20140027770A1 (en) Semiconductor laminate and process for production thereof, and semiconductor element
JP3978581B2 (ja) 半導体発光素子及びその製造方法
US20240178326A1 (en) Semiconductor structure and manufacturing method thereof
JP3901021B2 (ja) Ｉｉｉ族窒化物半導体発光素子、その製造方法およびｌｅｄ
KR101034764B1 (ko) 3족 질화물 반도체 발광소자를 제조하는 방법
JP2000174338A (ja) 窒化ガリウム系化合物半導体発光素子
JP2009010429A (ja) 窒化ガリウム系化合物半導体発光素子
JP2005094043A (ja) 窒化ガリウム系化合物半導体発光素子
KR20130048844A (ko) 발광 다이오드 및 그 제조 방법

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent