TWI239800B - Manufacture method of flexible printed circuit board (PCB) - Google Patents
Manufacture method of flexible printed circuit board (PCB) Download PDFInfo
- Publication number
- TWI239800B TWI239800B TW093118067A TW93118067A TWI239800B TW I239800 B TWI239800 B TW I239800B TW 093118067 A TW093118067 A TW 093118067A TW 93118067 A TW93118067 A TW 93118067A TW I239800 B TWI239800 B TW I239800B
- Authority
- TW
- Taiwan
- Prior art keywords
- pattern
- layer
- flexible printed
- printed wiring
- wiring board
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Wire Bonding (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Description
1239800 玖、發明說明: 【發明所屬之技術領域】 本發明係關於安裝I C (積體電路)或LSI (大型積 路)等電子零件的撓性印刷佈線板之製造方法。 【先前技術】 隨著電子產業的發展,安裝1C、LSI等電子零件的 印刷佈線板的需要遽增,且要求電子機器的小型化、 化、高功能化,作為此等電子零件的安裝方法,係採 用 TAB( TapeAutomatedBonding,帶式自動接合)、Ί (Ball G r i d A r r a y,球形栅格陣列)帶、A S I C帶、 佈線帶、多層佈線板用帶、F PC (撓性印刷電路)等撓 刷佈線板的安裝方式。特別是於行動電話、個人電腦( 攜帶用筆記型PC等使用要求高精細化、薄型化、液晶 的框面積狹小化的液晶顯示元件(L C D )的電子產業中 重要性日漸增高。 又,作為於較小空間内進行更高密度安裝的安裝方 實用化的有將裸露的I C晶片直接裝載於撓性印刷佈矣 上的COF ( Chip On Film ,覆晶薄膜)帶等。 其中,該撓性印刷佈線板係以如下方式製造。例如 先於聚醯亞胺製絕緣層的寬度方向兩側形成搬運用之 孔等,一邊使用此鏈輪孔搬運絕緣層,一邊形成光阻 設在絕緣層的一面的銅箔上。其次,藉由將光阻層曝 顯影,予以圖案化,以已圖案化而形成既定形狀的光 作為遮罩,利用蝕刻除去銅箔之後,藉由除去光阻層 312/發明說明書(補件)>93-09/93118067 體電 印刷 輕型 用使 、-BGA 雙面 性印 PC )、 畫面 ,其 法, Μ反 ,首 鏈輪 層於 光· 阻層 形成 5 1239800 導體圖案。其次,在形成阻焊層於導體圖案上之後,形成 錫鍍層。或者,在形成錫鍍層於導體圖案上,藉以形成佈 線圖案之後,於除了内引線或外引線等端子部之外的各佈 線圖案上形成阻焊層,進一步於不為此阻焊層覆蓋的端子 部上形成錫鍍層。另外,於後者之情況,一般係在形成阻 焊層之際,進行加熱處理,形成Cu-Sn合金層,防止疑似 鬚晶的發生。 另外,由於此種撓性印刷佈線板若於導體圖案上出現圖 案缺陷,即發生製品不良,構成重大問題,故習知技術中, 為避免於導體圖案形成後的步驟中夾雜劣品,一般在形成 導體圖案後,利用人的目視或藉自動外觀檢查裝置(A 0 I ), 實施檢查導體圖案的缺陷的圖案檢查步驟。A 0 I係例如配 置成以影像讀取攝影機光學性地讀取導體圖案,比較對照 用資料(基準樣本),以檢查導體圖案的缺陷(參考專利文 獻1 )。 (專利文獻1 ) 日本專利特開2 0 0 1 - 3 5 6 0 9 9號公報(圖1、段落〔0 0 1 1〕) 【發明内容】 (發明所欲解決之問題) 然而,近年來,上述撓性印刷佈線板的導體圖案的佈線 間距日益微細化至4 0 // m以下(線寬度在2 0 // m以下),利 用人的目視進行對圖案缺陷的外觀檢查或以A 0 I來辨別漸 漸變得困難。 例如,於導體圖案形成後,出現銅箔表面氧化而變色的 6 312/發明說明書(補件)〉93-09/93118067 1239800 部分,有此變色部分被誤認為是疑似圖案缺陷,而導致製 品良率降低的問題。另一方面,錫鍍層形成後,由於鬚晶 之發生造成佈線圖案短路,一般係在鍍錫後馬上進行加熱 處理,但伴隨於此,於撓性印刷佈線板會發生波狀變形, 特別是於設有鏈輪孔的帶寬度方向兩側跨越長度方向而發 生波狀變形,於A 0 I之情況,在比較對照用資料之際,有 位置偏移而誤認的情況發生。另外,此種帶變形顯著出現 於上述C0F帶等較薄類型的撓性印刷佈線板的製造中。 亦即,於習知之圖案檢查步驟中,有A 01將正常的導體 圖案誤認為缺陷的情況發生,人須費時再檢查A 0 I的檢測 缺陷部位,有圖案缺陷的檢查性不佳的問題。 本發明係有鑑於此種情事,以提供可提高圖案缺陷的檢 查性的撓性印刷佈線板之製造方法為問題。 (解決問題之手段) 解決上述問題的本發明第1態樣為一種撓性印刷佈線板 之製造方法,係於在由設於絕緣層之表面的導體層所構成 導體圖案上形成2層以上電鍍層,同時於任一中途階段具 備加熱處理的步驟的撓性印刷佈線板之製造方法中,其特 徵在於:具備圖型檢查步驟,在形成電鍍底層於前述導體 圖案上之後、且於前述加熱處理之步驟前,對表面形成有 前述電鍍底層的導體圖案進行,以檢查圖案之缺陷。 此第1態樣中,可藉電鍍底層防止於導體圖案表面發生 因氧化而造成之變色部分,可減低變色部分被誤認為疑似 圖案缺陷。因此,可提高圖案缺陷的檢查性及製品良率。 312/發明說明書(補件)>93-09/93118067 1239800 又,藉由於加熱處理前實施圖案檢查步驟,可消除薄膜搬 運帶的波狀變形所造成的影響,可優異地定位並搬運帶。 本發明第2態樣之撓性印刷佈線板之製造方法之特徵係 於第1態樣中,使前述電鍍底層的表面亮度較前述導體圖 案而。 此第2態樣中,於圖案檢查步驟之際,導體圖案的表面 亮度較電鍍底層高,可影像辨識的範圍實質上擴大。 本發明第3態樣之撓性印刷佈線板之製造方法之特徵係 於第1態樣中,將前述電鍍底層形成為厚度0 . 0 1〜〇 . 5 // m。 此第3態樣中,藉由於導體圖案上形成既定厚度的電鍍 底層,可於導體圖案獲得期望的表面亮度,提高圖案缺陷 的檢查性。 本發明第4態樣之撓性佈線板之製造方法之特徵係於第 2態樣中,將前述電艘底層形成為厚度0.01〜0.5//m。 此第4態樣中,藉由於導體圖案上形成既定厚度的電鍍 底層,可於導體圖案獲得期望的表面亮度,提高圖案缺陷 的檢查性。 本發明第5態樣之撓性佈線板之製造方法之特徵係於第 1〜4之任一態樣中,於形成鍍錫底層作為前述電鍍底層 後,實施前述圖案檢查步驟,其後,於前述鍍錫底層上形 成較其厚的錫鍍層之後,實施前述加熱處理之步驟。 此第5態樣中,藉由於加熱處理前實施圖案檢查步驟, 可消除薄膜搬運帶的波狀變形所造成的影響,且優異地定 位並搬運帶,提高圖案缺陷的檢查性及製品良率。又,可 8 312/發明說明書(補件)>93-09/931 ] 8067 1239800 防止鬚晶的發生,防止佈線圖案發生短路。 本發明第6態樣之撓性印刷佈線板之製造方法 於第1〜4之任一態樣中,於形成鍵錫底層作為前 層後,實施前述圖案檢查步驟,其後,於形成被 導體圖案的至少端子部以外之表面的阻焊層之際 述加熱處理步驟。 此第6態樣中,藉由於加熱處理前實施圖案檢 可消除薄膜搬運帶的波狀變形所造成的影響,且 位並搬運帶,提高圖案缺陷的檢查性及製品良率 本發明第7態樣之撓性佈線板之製造方法之特 1〜4之任一態樣中,於形成鍍鎳底層作為前述電 後,實施前述圖案檢查步驟,其後,於形成被覆 體圖案的至少端子部以外之表面的阻焊層之際, 加熱處理步驟。 此第7態樣中,藉由於加熱處理前實施圖案檢 可消除薄膜搬運帶的波狀變形所造成的影響,且 位並搬運帶,提高圖案缺陷的檢查性及製品良率 【實施方式】 以下,根據實施形態詳細說明本發明。 (實施形態1 ) 圖1係顯示本發明實施形態1的撓性印刷佈線 圖,(a )係平面圖,(b )係剖視圖。 如圖所示,本實施形態的撓性印刷佈線板1 0仓 膜搬運帶,具備:佈線圖案1 4,其由藉由將設在 312/發明說明書(補件)>93-09/93118067 之特徵係 述電鍍底 覆在前述 ,實施前 查步驟, 優異地定 〇 徵係於第 鍍底層 在前述導 實施前述 查步驟, 優異地定 板的概略 ·' C0F 薄 帶狀絕緣 9 1239800 層1 1之一側的導體層1 2圖案化而形成的佈線圖案1 3與後 述之2層電鍍即電鍍層1 0 0構成;以及複數個鏈輪孔1 5, 其設在佈線圖案1 4的寬度方向兩側。 其中,作為絕緣層1 1的材料,例如除了聚醯亞胺外, 可使用聚酯、聚醯胺、聚醚砜、液晶聚合物等,尤佳者係 使用由苯均四酸二酐及芳香族二胺合成的全芳香族聚醯亞 胺。此種絕緣層1 1的厚度一般為1 2. 5〜1 2 5 // m,較佳的 是12.5〜75// m,尤佳者係25〜50// m。 另一方面,作為導體層1 2的材料,除了銅以外亦可使 用例如紹、金、銀等,但一般為銅。又,銅層可使用蒸鍵 或電鍍形成的銅層、電解銅箔、軋製銅箔等任一種。導體 層12的厚度一般為1〜70//m,較佳的是5〜35/zm。 佈線圖案1 4係連續地設於絕緣層1 1的表面。又,此佈 線圖案1 4包括藉由將設在絕緣層1 1表面的導體層1 2圖案 化而形成的導體圖案13,以及形成於此導體圖案13上的2 層以上構成的電鍍層1 0 0。例如,本實施形態中,電鍍層 100係層疊電鍍底層101、正式電鍍層102於導體圖案13 上的整面而形成。另外,電鍍層1 0 0的厚度例如為0 . 3〜 1.0//m,較佳的是 0.4 〜0.7//Π1。 此外,於此種具有電鍍層1 0 0的佈線圖案1 4上,藉由 網版印刷技術僅在必要區域塗覆阻焊材料塗覆溶液’ 其後,藉由加熱硬化,形成阻焊層1 6。當然,阻焊層亦可 使用光微刻法形成。 另外,不為此種阻焊層1 6所覆蓋的佈線圖案1 4的一部 10 312/發明說明書(補件)>93-09/93118067 1239800 分,構成連接用端子部。亦即,佈線圖案1 4的中央部的端 部成為内引線1 4a,此内引線1 4a的相反側的阻焊層1 6的 外側端部貝U成為夕卜引線1 4 b。 於此,參照圖2〜圖4,說明上述撓性印刷佈線板1 0之 一例之C0F薄膜搬運帶之製造方法的一例。另外,圖2及 圖4係顯示C0F薄膜搬運帶之一製造方法例的剖視圖,圖 3係說明圖案檢查步驟的概略圖。 首先,如圖2 ( a )所示,準備形成有導體層1 2於絕緣 層11上的C0F用層疊薄膜20。其中,C0F用層疊薄膜20 係藉由例如於銅箔製之導體層1 2上塗覆聚醯亞胺先質或 含清漆的聚醯亞胺先質樹脂組成物以形成塗覆層,並使溶 劑乾燥,將之捲取,接著於硬化爐内熱處理,醯亞胺化而 成為絕緣層1 1來形成,不過,當然不限於此。 其次,如圖2 ( b )所示,藉由衝孔等貫通絕緣層1 1及 導體層1 2,形成鏈輪孔1 5。此鏈輪孔1 5可自絕緣層1 1 的表面上形成,又,亦可自絕緣層1 1的背面形成。 其次,如圖2 ( c )所示,使用一般光微刻法,跨越導體 層1 2上形成有導體圖案1 3的區域,塗覆光阻劑材料塗覆 溶液,以形成光阻劑材料塗層21。此外,在將定位銷(未 圖示)插入鏈輪孔1 5内進行絕緣層1 1的定位之後,透過 光罩2 2曝光,此後,藉由顯影將光阻劑材料塗層21圖案 化,形成如圖2 ( d )所示導體圖案用抗蝕劑圖案2 3。 其次,以導體圖案用抗蝕劑圖案2 3作為遮罩圖案,藉 蝕刻液溶解除去導體層1 2,進一步以鹼性溶液等溶解除去 11 312/發明說明劃補件)>93-09/93118067 1239800 導體圖案用抗蝕劑圖案2 3,藉以如圖2 ( e )所示之導體圖 案1 3。 以上是形成導體圖案1 3的製造過程。其次,於本實施 形態中,在形成電鍍底層1 0 1於導體圖案1 3上之後,實施 圖形檢查步驟。 具體而言,首先,如圖2(f)所示,於導體圖案13的 面上形成表面亮度較此導體圖案13高,且不會妨礙於後步 驟之與電子零件等的接合,而且較導體圖案13更難發生氧 化所造成之變色的金屬所構成的電鍍底層1 0 1。 又,此種電鍍底層101的厚度以0.01〜0.5#m較佳。 作為電鍍底層1 0 1,例如,於本實施形態中係藉由無電鍍 (electroless plating)等形成電鍵底層。在如此之進行有 鬚晶問題的鍍錫之際,為防止鬚晶必須進行加熱處理,而 於本實施形態中,係形成短時間内不會發生鬚晶的程度、 亦即無需進行加熱處理的程度的電鍍底層,藉以提高表面 亮度。因此,不必進行加熱處理,亦不會於薄膜搬運帶發 生波狀變形。故而,亦不會對後述之圖案檢查步驟造成不 良影響。由於如此形成電鍍底層101於導體圖案13上,相 較於導體圖案13的表面,可將其表面亮度提高10〜50% 左右,故詳如後述,可於圖形檢查步驟中提高圖案缺陷的 檢查性。 又,本實施形態中,可確實防止於圖形檢查步驟之際, 氧化所造成變色部分被誤認為疑似圖形缺陷。其原因在 於,於圖案檢查步驟前,將厚度達到無需加熱處理程度且 12 312/發明說明書(補件)>93-09/93118067 1239800 較導體圖案1 3更難發生氧化所造成之變色的電鍍底層 1 0 1,藉以實質上覆蓋導體圖案1 3全體。 此外,電鍍底層1 0 1亦有保護導體圖案1 3的表面之作 用。亦即,電鍍底層101防止導體圖案13的表面氧化。因 此,電鍍底層1 0 1以在導體圖案1 3形成後立刻形成較佳。 其原因在於,若於導體圖案1 3的表面存在氧化的變色的部 分,則有對後述圖案檢查步驟的檢查性造成不良影響之虞。 其次,對在先前步驟形成電鍍底層1 0 1於表面的導體圖 案1 3進行影像辨識,實施檢查圖案缺陷的圖形檢查步驟。 如圖3 ( a )所示,本實施形態例如自絕緣層1 1的導體圖 案1 3側照射光線,影像辨識其反射光,使用可檢查圖案缺 陷的自動外觀檢查裝置2 0 0來實施圖形檢查步驟。 具體而言,自動外觀檢查裝置200首先藉搬運齒輪(未 圖示)等搬運成為檢查對象的薄膜搬運帶,以既定張力分 朝搬運方向的上游側及下游側拉伸,並保持此狀態直接固 定於支座2 0 1的凹部2 0 2 (參照圖3 ( a ))。或者,雖未圖 示,亦有於上游側及下游側藉橡膠滾筒自帶之上方對支座 推壓,暫時將帶固定的方法。其次,藉配置於此帶上方、 亦即於導體圖案13側以圍繞CCD(Charge Coupled device,電荷耦合裝置)攝影機2 0 3之方式配置的光源 2 0 4,照射導體圖案1 3全體。其次,藉由與光源2 0 4同樣 配置於導體圖案1 3側的C C D攝影機2 0 3,光學讀取表面設 置有上述電鍍底層1 0 1的各導體圖案1 3。然後,經由以未 圖示的影像處理部,例如與基準樣本(對照資料)重疊比 13 312/發明說明書(補件)〉93-09/93118067 1239800 對,檢查斷線等圖案缺陷。另外,實際上,在檢測導體圖 案1 3的缺陷之情況下,作業員通常就畫面顯示的缺陷資 訊,進行正常導體圖案13是否檢出圖案缺陷(檢查,verify) 的確認。 於此,在以自動外觀檢查裝置2 0 0檢查圖案缺陷之際, 由於本實施形態係藉由在導體圖案1 3的表面形成電鍍底 層101,使其表面亮度較導體圖案13的表面高出10〜50% 左右,故可根據實物讀取導體圖案1 3全體的形狀。 具體而言,若蝕刻導體層12,形成導體圖案13,導體 圖案1 3的各佈線的截面形狀通常如圖3 ( b )所示呈梯形。 而且,由於僅導體圖案13的構造並不具有充分的表面亮 度,故導體圖案1 3的各佈線的線寬係於上面A的寬度被辨 識。相對於此,如圖3 ( c )所示,本實施形態中,藉由在 導體圖案13上形成電鍍底層101,使表面亮度較導體圖案 1 3高,佈線圖案1 4的各佈線的線寬於全面B均被辨識。 亦即,影像辨識範圍(表面積)實質上擴大,可擴大讀取 佈線圖案1 4全體的形狀。藉此,可提高圖案缺陷的檢查性 及製品良率。 又,由於本實施形態可擴大影像辨識範圍,故在重疊比 對被影像辨識的導體圖案1 3與基準樣本二者之際,容許範 圍(面積)亦擴大,可提高檢查時的作業性。 此外,由於可藉由形成電鍍底層1 0 1於導體圖案1 3的 表面,防止氧化所造成變色部分的發生,故在圖案檢查步 驟中,可確實防止氧化所造成變色部分被誤認為疑似圖案 14 312/發明說明書(補件)〉93-09/931 ] 8067 1239800 缺陷。因此,可大幅減輕作業員所作檢查的確認作業負擔。 於如此實施圖案檢查步驟之後,如圖4 ( a )所示,本 實施形態於電鍍底層1 0 1上形成正式電鍍層1 0 2。例如, 本實施形態藉由無電鍍等形成較電鍍底層1 0 1厚的正式錫 鍍層作為正式電鍍層1 0 2。正式電鍍層1 0 2的厚度,例如 以0 . 3〜0 . 7 // m較佳。其目的在於,於内引線1 4 a及外引 線1 4 b的各端子部中,確保與外部電連接的必要厚度。此 後,藉由於約1 0 0〜2 0 0 °C下進行用以為防止鬚晶發生的加 熱(硬化)處理,形成由電鍍底層101及正式電鍍層102 構成的電鍍層100(參考圖4(b))。藉此,此電鍍層100 的電鍍底層101與導體圖案13的至少交界部分構成合金電 鍵層。 其次,如圖4 ( b )所示,例如使用網版印刷法,塗覆 阻焊材料塗覆液於佈線圖案1 4 (實際上為電鍍層)上,藉 由進行指定的加熱處理,形成阻焊層1 6,以完成圖1所示 撓性印刷佈線板1 0。 依此,本實施形態中,可在形成正式電鍍層1 0 2於電鍍 底層1 0 1上之後,藉由塗覆阻焊材料塗覆液並進行加熱處 理,防止鬚晶發生,並防止佈線圖案1 4短路。 又,由於本實施形態於圖案檢查步驟後進行加熱處理, 故於圖案檢查步驟之際,不會於薄膜搬運帶發生波狀變 形。亦即,由於在圖案檢查步驟之際可優異地定位並搬運 薄膜搬運帶,故於比對基準樣本之際,可防止發生位置偏 移而被誤認。因此,可提高圖案缺陷的檢查性及製品良率。 15 312/發明說明書(補件)〉93-09/931】8067 1239800 又,本實施形態雖於形成阻焊層丨6的步驟中進行7 處理,不過,當然可於塗覆阻焊材料塗覆液之前進行 處理。由於即便在此情形下,加熱處理仍於圖案檢查 後進行,不會對此圖案檢查步驟造成影響,可優異地 並搬運薄膜搬運帶,故可提高圖案缺陷的檢查性及製 率 。 如以上說明,由於本實施形態中,在形成具有較此 圖案13更高的表面亮度的電鍍底層101於導體圖案 之後、且在加熱處理步驟之前,影像辨識表面形成有 底層1 0 1的導體圖案1 3,實施檢查缺陷圖案的圖案檢 驟,故在圖案檢查步驟之際,可藉電鍍底層1 0 1提高 圖案1 3的表面亮度,並可提高圖案缺陷的檢查性。例 體圖案1 3的間距寬度在4 0 // m以下(線寬在2 0 // m以 亦即,只是間距微細化的導體圖案1 3的構造無法獲得 表面亮度,影像辨識度實質上降低,而於本實施形態 造方法中,在設置電鍍底層101於此種導體圖案13的 之後實施圖案檢查步驟,故於檢查之際可獲得充分表 度,能提高影像辨識度,在此方面特別有效。 又,本實施形態中,於進行有鬚晶問題的錫電鍍之 以不會發生鬚晶的程度的錫鍍層作為電鍍底層,在此 實施圖案檢查步驟,此後,形成厚的正式錫鍍層作為 電鍵層,並於此後馬上進行加熱處理,藉此,具有得 南圖案檢查步驟的檢查性’且可確貫防止鬚晶的效果 又,由於上述撓性印刷佈線板1 0是帶厚度較薄類3 312/發明說明書(補件)〉93-09/93118067 b熱 加熱 步驟 定位 品良 導體 13上 電鍍 查步 導體 如導 下), 充分 的製 面上 面亮 際, 階段 正式 以提 〇 2的 16 1239800 C0F薄膜搬運帶,故容易發生加熱處理所造成的波狀變 形。然而,於本實施形態中,於此種加熱處理前實施圖案 檢查步驟,故在與基準樣本比較之際,不會發生位置偏移, 可確實定位並搬運,進行圖案檢查。 於此,根據實施例1及比較例1、2,進一步詳細說明本 發明。 (實施例1 ) 準備於厚度3 8 // Π1的聚醯亞胺製絕緣層(品名:艾斯帕 弗列克斯;住友金屬礦產製)上形成有厚度8 " m的導體層 的C0F用層疊薄膜。然後,首先於蝕刻導體層所形成的導 體圖案上,形成厚度0.05/zm的鍍錫底層。藉此,可使鍍 錫底層的表面亮度較導體圖案的表面提高約35% 。其次, 實施圖案檢查步驟,之後,塗覆阻焊材料塗覆液,形成阻 焊用塗覆層,並予以硬化。其次,於此阻焊材料塗覆液的 非塗覆面上形成厚度0 . 4 5 // m的正式錫鍍層,為防止鬚晶 發生,在1 2 5 °C下加熱處理,以此製造方法作為實施例1。 (實施例2 ) 如同實施例1,於導體圖案上形成厚度0 . 0 5 // hi的鍍錫 底層後,實施圖案檢查步驟,其次,於檢查後的鍍錫底層 上形成厚度0 . 4 5 // m的正式錫鍍層之後,形成阻焊材料塗 覆層,為防止鬚晶發生,在1 2 5 °C下加熱處理,以此製造 方法作為實施例2。 (比較例1 ) 於導體圖案形成後,不形成鍍錫底層,實施圖案檢查步 17 312/發明說明書(補件)〉93-09/93118067 1239800 驟,之後,形成厚度0 · 5 " m的錫鍍層,此外均與實施例 1相同,以此製造方法作為比較例1。 (比較例2 ) 於導體圖案形成後,形成厚度0. 5/im的錫鑛層,在125 °C下加熱處理,此後,實施圖案檢查步驟,此外與實施例 1相同,以此製造方法作為比較例2。 (試驗例1 ) 使用上述自動外觀檢查裝置(A Ο I ),實施藉由實施例1、 2及比較例1、2的製造方法所得之各薄膜搬運帶的圖案檢 查。然後,包含將導體圖案的變色部分當作疑似圖案缺陷 而檢出的數目、因隨著帶的波狀變形在比對基準樣本之際 發生偏移而被當作圖案缺陷檢出的數目、以及實際劣品 數,作為劣品候補數。 又,較通常費時更多地仔細對以藉A Ο I如此檢查的帶實 施利用人的目視的外觀檢查,以檢查結果所得之導體圖案 劣品數作為真正劣品數。 以上結果顯示,實施例1、2中,相較於比較例1,劣品 候補數為1 / 4,相較於比較例2,劣品候補數為1 / 6。 亦即,比較例1於圖案檢查步驟之際,導體圖案的表面 氧化,發生變色部分,將此變色部分當作疑似圖案缺陷而 檢出的數目很大,而實施例1、2則藉由形成電鍍底層於導 體圖案上,抑制變色部分的發生,可減低劣品候補數。 另一方面,比較例2由於在圖案檢查步驟之際於薄膜搬 運帶發生因加熱處理導致之波狀變形,故與基準樣本間發 18 312/發明說明書(補件)〉93-09/93118067 1239800 生位置偏差,將其當作圖案劣品檢出的數目很大,而實施 例1、2則由於在圖案檢查步驟後,於形成正式電鍍層之際 實施加熱處理,故可減低劣品候補數。 基於上述,如實施例1、2,藉由在形成電鍍底層於導體 圖案上之後、且在加熱處理之前實施圖案檢查步驟,相較 於比較例1及2,可檢出接近真正劣品數的劣品候補數。 因此,根據實施例1及2的製造方法,明顯地,可提高圖 案缺陷的檢查性,又,可大幅減輕作業員之確認作業負擔。 (其他實施形態) 以上說明本發明之一實施形態,但撓性印刷佈線板之製 造方法當然不限於上述。 例如,上述實施形態1係形成錫鍍層作為電鍍層1 0 0, 但並不限於此,例如,電鍍層亦可為鎳一金雙層構造。於 此情形下,在形成鎳鍍層後,實施圖案檢查步驟,之後, 形成阻焊層,於不為此阻焊層覆蓋的端子部的鎳鍍層上形 成金鑛層。如此,由於圖案檢查步驟在需要加熱處理的阻 焊層形成步驟前,故不會影響檢查,可提高圖案缺陷的檢 查性及製品的良率。又,亦可進一步形成上述鍍錫底層作 為此種錄鑛層的下層。於此情形中,若在形成鑛錫底層後 實施圖案檢查步驟,之後形成鎳鍍層或阻焊層,即可獲得 與上述相同的效果。當然,亦可於形成鎳鍍層後實施圖案 檢查步驟。另外,鎳鍍層係如同上述錫鍍層,表面亮度較 導體圖案的表面高,即使氧化仍不易變色。 又,上述實施形態1中係例示並說明將佈線圖案1 4或 19 312/發明說明書(補件)>93-09/93118067 1239800 鏈輪孔1 5等構成的搬運帶圖案設成一行的撓性印刷佈線 板1 0,但並不限於此,例如,亦可為並排設置複數行搬運 帶圖案的多條撓性印刷佈線板。 又,上述實施形態1的C 0 F薄膜搬運帶中,在鏈輪孔1 5 的周圍並未設置任何物件,但亦可設置金屬層於鏈輪孔的 周圍。此金屬層可沿鏈輪孔的並排設置方向連續或斷續設 置,但並無特別限定。另外,若設置此種金屬層,即便是 較薄型式之C0F帶,仍具有可確保所期望帶搬運強度的效 果。 此外,上述實施形態1中,係例示屬於C0F薄膜搬運帶 的撓性印刷佈線板1 0,但亦可為其他撓性印刷佈線板,例 如 TAB、CSP、BGA、// — BGA、FC、QFP 型、雙面佈線帶、 多層佈線板用帶、F P C等,其構造等亦無限定。 於此,上述實施形態1中,係例示使用較薄導體層製造 的C0F薄膜搬運帶,不過,在例如使用較厚導體層製造且 於此導體層與絕緣層間具有黏接劑層的三層帶亦即TAB等 薄膜搬運帶之情況下,由於導體圖案的各佈線的線寬為, 上面與底面的線寬差(參照圖3 ( b )、( c ))變大,故藉由 形成電鍍底層於此種導體圖案上,進一步擴大可影像辨識 的範圍。藉此,可進一步提高圖案缺陷的檢查性。又,在 重疊比對影像辨識的導體圖案與基準樣本之際,容許範圍 亦進一步擴大,可更加提高檢查時的作業性。 (發明效果) 如以上說明,根據本發明,由於在形成電鍍底層於導體 20 312/發明說明書(補件)>93-09/93118067 1239800 圖案上之後、且在加熱處理步驟之前,影像辨識表面形成 電鍍底層的導體圖案,實施檢查圖案缺陷的圖案檢查步 驟,故可藉電鍍底層防止導體圖案的表面發生氧化所造成 之變色部分,並可減低變色部分被誤認為疑似圖案缺陷。 因此,可提高圖案缺陷的檢查性及製品良率。又,藉由於 加熱處理前實施圖案檢查步驟,可消除薄膜搬運帶的波狀 變形所造成的影響,優異地定位並搬運帶。 【圖式簡單說明】 圖1係顯示本發明實施形態1的撓性印刷佈線板的概略 圖,(a )係平面圖,(b )係剖視圖。 圖2 ( a )〜(f )係說明本發明實施形態1之撓性印刷佈線 板製造方法之一例的剖視圖。 圖3 ( a )〜(c )係說明本發明實施形態1的圖案檢查步驟 的概略圖。 圖4 ( a )、( b )係說明本發明實施形態1之撓性印刷佈線 板製造方法之一的剖視圖。 (元件符號說明) 10 撓性印刷佈線板 11 絕緣層 12 導體層 13 導體圖案 14 佈線圖案 15 鏈輪孔 16 阻焊層 21 312/發明說明書(補件)>93-09/93 ] 18067 1239800 20 C〇F用層疊膜 2 1 光阻劑材料塗覆層 22 光罩 23 佈線圖案用抗蝕劑層 10 0 電鍍層 10 1 電鍍底層 10 2 正式電鍍層 2 0 0 自動外觀檢查裝置 201 支座 2 0 2 凹部 2 0 3 C C D攝影機 2 0 4 光源 22 讀 312/發明說明書(補件)〉93-09/93118067
Claims (1)
1239800 拾、申請專利範圍: 1 . 一種撓性印刷佈線板之製造方法,係在由設於絕緣層 之表面的導體層所構成的導體圖案上形成2層以上之電鍍 層,同時於任一中途階段具備加熱處理之步驟的撓性印刷 佈線板之製造方法中,其特徵在為, 具備圖型檢查步驟,係在形成電鍍底層於該導體圖案上 後、且於該加熱處理步驟前,對表面形成有該電鍍底層的 導體圖案進行影像辨識,檢查圖案之缺陷。 2.如申請專利範圍第1項之撓性印刷佈線板之製造方 法,其中,使該電鍍底層的表面亮度較該導體圖案高。 3 .如申請專利範圍第1項之撓性印刷佈線板之製造方 法,其中,該電鍍底層形成為厚度0.01〜0.5//m。 4 .如申請專利範圍第2項之撓性印刷佈線板之製造方 法,其中,該電鍍底層形成為厚度0, 0 1〜0 s 5 /i m。 5 .如申請專利範圍第1至4項中任一項之撓性印刷佈線 板之製造方法,其中,於形成鍍錫底層作為該電鍍底層後, 實施該圖案檢查步驟,其後,於該鍵錫底層上形成較其厚 的錫鍍層之後,實施該加熱處理步驟。 6 .如申請專利範圍第1至4項中任一項之撓性印刷佈線 板之製造方法,其中,於形成鍍錫底層作為該電鍍底層後, 實施該圖案檢查步驟,其後,於形成被覆在該導體圖案的 至少端子部以外之表面的阻焊層之際,實施該加熱處理步 驟。 7 .如申請專利範圍第1至4項中任一項之撓性印刷佈線 23 312/發明說明書(補件)>93-09/93118067 1239800 板之製造方法,其中於形成鍍鎳底層作為該電鍍底層後, 實施該圖案檢查步驟,其後,於形成被覆在該導體圖案的 至少端子部以外之表面的阻焊層之際,實施該加熱處理步 驟。
24 312/發明說明書(補件)>93-09/93118067
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003178479A JP4004998B2 (ja) | 2003-06-23 | 2003-06-23 | フレキシブルプリント配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200507714A TW200507714A (en) | 2005-02-16 |
TWI239800B true TWI239800B (en) | 2005-09-11 |
Family
ID=34180092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093118067A TWI239800B (en) | 2003-06-23 | 2004-06-23 | Manufacture method of flexible printed circuit board (PCB) |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP4004998B2 (zh) |
KR (1) | KR100575039B1 (zh) |
TW (1) | TWI239800B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5127681B2 (ja) * | 2008-11-26 | 2013-01-23 | 日東電工株式会社 | 配線回路基板の製造方法 |
KR100922415B1 (ko) * | 2009-06-15 | 2009-10-16 | 스템코 주식회사 | 연성 회로 기판의 제조 방법 및 연성 회로 기판, 반도체 패키지의 제조 방법 및 반도체 패키지 |
CN116223515B (zh) * | 2023-05-05 | 2023-07-11 | 成都中航华测科技有限公司 | 一种用于电路板测试过程的导电图形缺陷检测方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5671173A (en) | 1979-11-14 | 1981-06-13 | Hitachi Ltd | Pattern detection method of printed circuit substrate |
JPH01295139A (ja) * | 1988-05-23 | 1989-11-28 | Sharp Corp | パターン検査方法 |
KR100232602B1 (ko) * | 1996-10-30 | 1999-12-01 | 구자홍 | Cos방식을 적용한 기판검사 방법 및 pcb기판의 제조 공정 |
KR100531419B1 (ko) * | 2001-06-12 | 2005-11-28 | 주식회사 하이닉스반도체 | 반도체소자 및 그의 제조방법 |
JP2003086919A (ja) | 2001-09-07 | 2003-03-20 | Sun Tec Kk | パターン検査装置 |
-
2003
- 2003-06-23 JP JP2003178479A patent/JP4004998B2/ja not_active Expired - Fee Related
-
2004
- 2004-06-22 KR KR1020040046491A patent/KR100575039B1/ko not_active IP Right Cessation
- 2004-06-23 TW TW093118067A patent/TWI239800B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100575039B1 (ko) | 2006-04-28 |
JP4004998B2 (ja) | 2007-11-07 |
KR20050000333A (ko) | 2005-01-03 |
JP2005019469A (ja) | 2005-01-20 |
TW200507714A (en) | 2005-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7561434B2 (en) | Wired circuit board and method for manufacturing wired circuit board and mounting electronic component thereon | |
US20060220242A1 (en) | Method for producing flexible printed wiring board, and flexible printed wiring board | |
JP4109689B2 (ja) | Cof用フレキシブルプリント配線板の製造方法 | |
TW200522828A (en) | Printed wiring board and semiconductor device | |
US7659605B2 (en) | COF board | |
US6992372B2 (en) | Film carrier tape for mounting electronic devices thereon | |
KR20060046257A (ko) | 도체 패턴의 전기검사용 전처리 방법, 도체 패턴의전기검사 방법, 도체 패턴의 전기검사용 전처리 장치, 도체패턴의 전기검사 장치, 검사완료 프린트 배선판, 및검사완료 반도체 장치 | |
JPWO2008149772A1 (ja) | 電子部品実装用積層フィルム、電子部品実装用フィルムキャリアテープ及び半導体装置 | |
KR20090013805A (ko) | 플렉서블 프린트 배선 기판의 배선 패턴 검사 방법 및 검사장치 | |
KR20090067744A (ko) | 연성 필름 | |
TWI258853B (en) | COF film carrier tape and method for producing the same | |
TWI239800B (en) | Manufacture method of flexible printed circuit board (PCB) | |
US6953989B2 (en) | Film carrier tape for mounting electronic devices thereon and final defect marking method using the same | |
JP3477460B2 (ja) | Cof用積層フィルム及びcofフィルムキャリアテープ | |
JP3709452B2 (ja) | Cofフィルムキャリアテープの製造方法 | |
JP3789383B2 (ja) | 電子部品実装用フィルムキャリアテープの検査方法 | |
JP3877313B2 (ja) | 電子部品実装用フィルムキャリアテープ | |
JP2004281947A (ja) | 電子部品実装用フィルムキャリアテープの製造方法及びスペーサテープ | |
JP3604355B2 (ja) | 電子部品実装用フィルムキャリアテープの検査方法及び検査装置 | |
JP2022180656A (ja) | フレキシブルプリント基板、これを含む電子装置、及びフレキシブルプリント基板の製造方法 | |
JP2004281945A (ja) | 電子部品実装用フィルムキャリアテープ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |