KR100232602B1 - Cos방식을 적용한 기판검사 방법 및 pcb기판의 제조 공정 - Google Patents

Abstract

본 발명은 회로기판을 검사하는 방법에 관한 것으로 특히, 상판면에 특정 패턴에 따른 주석이 증착되어 있는 수지기판의 상부의 일정 높이의 위치에서 특정 에너지 대역의 코로나 방전을 하는 제 1 과정과, 방전되는 코로나 바이어스에 의해 충전된 공기분자들이 을 수지기판의 표면에 도달하여 검사하고자 하는 부위의 기판내부에 존재하는 자유전자가 음전하와 양전하로 대전되는 제 2 과정과, 기판의 표면의 상층 소정 높이의 위치에서 특정 신호을 가하는 제 3 과정, 및 제 3 과정을 통해 걸리는 전압에 따라 제 2 과정에서 대전된 전하가 변동되는 것을 검출하는 제 4 과정을 포함하는 것을 특징으로 하는 COS방식을 적용한 기판검사 방법을 제공하면, 종래 C-V 방식에서 전도성 접점을 적용키 위해 필요하였던 추가적인 가공을 배제할 수 있다.

Description

COS방식을 적용한 기판검사 방법 및 PCB기판의 제조 공정.

본 발명은 회로기판을 검사하는 방법에 관한 것으로 특히, 기판 검사를 위한 특정 공정의 추가됨이 없도록 하기 위한 COS방식을 적용한 기판검사 방법에 관한 것이다.

일반적으로, 흔히 PCB(Printed Circuit Board)로 불리는 회로기판을 구현하는데 사용되는 재질은 각종 열경화성 합성수지를 사용하는데, 그 합성수지의 단면 또는 양면에 동(銅)선을 처리하여 기판에 고정되는 부품간의 전기적 배선을 구현할 수 있도록 하는 것이다.

또한, 회로기판은 특정 패턴의 배선을 통해 장착되는 부품의 전기적 배선을 이룰 수 있다는 것으로, 이러한 기판의 불량은 전체 시스템의 구현시 상당한 장애 요인으로 작용하게 되며, 회로기판에서 불량을 유발하는 가장 큰 요인은 전하오염에 의한 전기적 성능의 변동에 있다. 이러한 전기적 성능의 변동은 기판내부의 소자의 신뢰도에 큰 영향을 미치게 되므로 기판의 테스팅은 필수 불가결한 것이 되고 있다.

종래의 경우 이러한 기판의 테스팅을 위한 방법으로는 캐패시턴스 전압 검출방식 흔히 C-V방식으로 칭하는 전하의 기판 분포를 모니터링하는 방식이 쓰인다.

이는 유효전하, 이동전하, 인터페이스상태 밀도 및 정전하를 위한 열산화물을 모니터하는 것으로, 확산 및 에칭공정에서 전하오염물질들을 테스트하는 것으로 첨부한 도1 에 도시되어 있는 바와 같이, 수지기판(PCB)에 산화막(OD)을 형성한 후 검사하고자 하는 부위에 전도성 접점으로 활용하기 위한 메탈영역(MD)을 형성하게 된다. 이후, 상기 메탈영역(MD)에 바이어스 전압을 걸어주여 상기 산화막(OD)과 수지기판(PCB)의 용량성 성분의 크기를 검사하여 기 설정되어 있는 기준치와 비교하는 방식으로 사용하는 것이다.

그러나, 이러한 C-V방식을 적용하는데 있어, 근래에 회로기판을 구성하는데 많이 사용되는 수지기판에서는 변성(crack)이 발생하기 쉽고 반도체 칩과의 열팽창률의 차이가 크기 때문에 상당부분의 문제점이 발생하였다.

이러한 문제점들을 살펴보면, 우선적으로 종래의 C-V방식을 적용한 테스팅 방식은 완전한 공정에 필요한 시간이 약 5 일간 걸리게되며, 또한 C-V 시험준비에는 전도성 접점을 적용키 위해 추가적인 가공이 필요한 점등이다.

따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 그 목적은 종래 C-V 방식에서와 같이 전도성 접점을 적용키 위해 추가적인 가공을 배제할 수 있는 COS방식을 적용한 기판검사 방법을 제공하는 데 있다.

또한, 본 발명은 상기와 같은 기판 검사 방법에 적합한 새로운 PCB기판의 제조공정을 제공하는 데 있다.

도 1은 종래 회로기판 검사 방식인 C-V 방식에 따른 검사예를 설명하기 위한 예시도

도 2는 본 발명에 따른 COS방식의 개념을 설명하기 위한 예시도

도 3은 본 발명에 따른 COS방식에 따른 검사예를 설명하기 위한 예시도

도 4는 본 발명에 의한 PCB기판 제조공정의 순서도

상기와 같은 목적을 달성하기 위한 본 발명은, 인쇄회로기판의 검사 방법에 있어서, 상판면에 특정 패턴에 따른 주석이 증착되어 있는 수지기판의 상부의 일정 높이의 위치에서 특정 에너지 대역의 코로나 방전을 하는 제 1 과정과, 상기 과정을 통해 방전되는 코로나 바이어스에 의해 충전된 공기분자들이 수지기판의 표면에 도달하여 검사하고자 하는 부위의 기판내부에 존재하는 자유전자가 음전하와 양전하로 대전되는 제 2 과정과, 기판의 표면의 상층 소정 높이의 위치에서 특정 신호를 가하는 제 3 과정, 및 상기 제 3 과정을 통해 걸리는 전압에 따라 상기 제 2 과정에서 대전된 전하가 변동되는 것을 검출하는 제 4 과정이 포함된 것을 특징으로 한다.

상기와 같은 목적을 달성하기 위한 본 발명은, PCB기판의 제조 공정에 있어서, 동석층판에 마스크 공정을 통한 에칭공정을 수행한 후 표면처리하는 제 1 공정과, 상기 제 1 공정을 통해 표면처리된 동석층판에 프라스틱을 첨가하여 적층조립하는 제 2 공정과, 상기 제 2 공정에서 적층조립된 물품을 적층성형하는 제 3 공정과, 상기 제 3 공정에서 적층성형된 물품의 특정 위치에 스루홀을 형성한 후 도금처리를 수행하여 도전성을 높이는 제 4 공정, 및 상기 제 4 공정이 수행된 이후 특정 위치에 대하여 에칭공정을 수행하고 솔더 레지스터 및 문자인쇄 과정을 수행하는 제 5 공정을 포함하는 것을 특징으로 한다.

이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.

도 2는 본 발명에 따른 의한 COS방식을 적용한 기판검사 시스템의 개념을 설명하기 위한 예시도이다.

주석(SN)으로 패턴이 형성된 수지기판(PCB)의 검사하고자 하는 부위의 상층 임의의 높이에서 약 8KV의 전압을 방전함으로써, 정밀 제어된 저 에너지 코로나의 적용을 통해 바이어스를 기판외부에 적용시킨다. 이에 따라, 상기 코로나 바이어스는 공기분자를 충전시키고 이들을 기판의 표면에 도달케 한다.

이때, 상술한 현상은 공기중에서 일어나므로 충전된 이온들은 매우 짧은 중간자유경로(0.1㎛)후에 기판의 표면에 도달케된다.

기판에 도달한 충전된 이온들에 의해 검사하고자 하는 부위의 기판내부에서는 유동적인 자유전자들이 대전되어 상기 충전된 이온들과 근접한 주석(SN)의 아래에는 음전하가 대전되며 좀더 아래에는 양전하가 대전되어 진다.

이후, 기계발진기(1)에 의해 진동하는 진동칼빈탑침(3)에서는 상기 코로나 바이어스를 적용할 때 시간에 따라 변하는 표면의 광전압 신호를 만들기 위해 변조된 빛을 사용하는데 이를 검출하게 된다.

진동칼빈탑침(3)에서 검출된 변조된 빛의 변동을 전압으로 변화하는 부분은 칼빈 프로브 전압기(2)에서 이루어진다.

결과적으로 이들은 기판층을 통과할 만큼 강력한 에너지를 갖지못하여 전하상황을 좀더 정확하게 표시하게 된다.

그에 따라, 바이어스 대 기판표면의 잠재상태를 추적할 수 있는 제 3 도에 도시된 바와 같은 곡선을 얻을 수 있다.

이는 기존의 C-V 검사방식에 반대되는 개념이라는 것을 알 수 있다.

또한, 수지 기판에 직접 반도체 칩을 장착하는 기술을 실용화하는 과정의 하나로써, 플렉시블(Flexible)한 도전성 접착제와 밀착성이 우수한 봉지 수지를 새로이 개발하고 또한, 주석 납계의 납을 수지중에 용융시킨 신타입의 도전성 플라스틱을 개발하여 실제 사용에서 견디는 높은 신뢰성을 실현할 수 있다.

기판은 -55℃와 +120℃의 액체중에 각각 5분간씩 하는 열충격 검사를 1천회 반복해도 접속불량이 일어나지 않는다.

이것은 실제로 사용되어지는 패키지에 넣은 반도체 칩과 같은 신뢰성으로 실용에는 전혀 문제가 없는 레벨이다.

몰딩하지 않은 상태의 칩을 직접 세라믹 기판에 장착하는 기술은 이전부터 있었지만 기기의 소형화 경향에서 경량한 수지기판을 이용한 것을 새로운 시도라 할 수 있다.

우선, 수지중에 동의 단섬유와 동분(銅粉) 및 그것을 함유한 납을 홉입시킨 도전성 프라스틱을 만든다.

도전성을 나타내는 체적 고유저항은 일천분의 일부터 일만분의 일Ω으로 비교적 높은 수치에 있었다. 그러나, 와이어 하니스(Wire Hgrness)의 대체품으로는 도전성이 불충분하다. 거기에 동등의 도전성을 높이기 위해 혼입량을 증가시키면 사출성형시에 노즐체결문제를 일으키면서 선의 간략한 배선이 되지 않아 실용성이 없게되는 문제가 있었다.

이문제를 해결하기 위해 배선 재료를 낮은 온도에 용해시키는 비스마스계의 합금등 시판되고 있는 공정(共晶)납으로 대체, 특수한 사출 성형기에 사출 배선하는 방법을 고안했다.

한편, 고전도성 프라스틱류는 발상전환에 도전한 것으로써, 종래에는 도전성의 금속섬유를 수지에 혼입하는 방법을 탐구했지만 본 특허에서는 새롭게 용융시킨 상태의 금속물과 수지를 혼입하지 않고 합하는 방법을 추구했다.

보통에는 용해한 금속을 수지중에 혼입시켜도 분리시키는 것이 가능했다.

주석 62%와 연(鉛) 38%를 성분으로 하는 공정납을 ABS수지에 30% 더해 200℃ 이상의 온도에 혼합해도 혼연(混鍊)가능해지지 않지만 이것에 동분말을 가하여서 충분히 혼합가능하였다.

다음에 주석 30%와 연 70%의 성분의 납분을 납4대 수지6의 비율로 해서 이 또한 혼연이 가능했다.

수지에 혼합하는 납량은 20%이하로 하면 도전성이 급격히 악화되고 거의 절연상태가 되고 납이 40%이하에서는 이론 저항치와의 차이가 넓다.

50% 이상이 되면 이론치와 큰 차이가난다.

체적 고유저항도 2만분의 일까지 내려가게되고 납과 같은 수준의 도전성을 가진다. 폴리메틸렌, 아크릴, 폴리에스테르의 3종류의 범용수지에 사출성형시켜도 높은 도전성이 얻어진다.

본 발명에 따른 PCB 기판의 제조과정을 첨부한 도 4를 참조하여 살펴보면 다음과 같다.

스텝 S101에서 동석층판을 제작한 후 스텝 S102와 스텝 S103에서 라미네이트 시키는 드라이 필름에 마스크 필름공정과 노광 및 현상하게 된다. 이후, 스텝 S104에서는 특정 부위에 대하여 에칭공정을 수행하고, 스텝 S105와 스텝 S106에서 드라이 필름을 박리한 후 표면처리한다.

표면처리 공정을 통과한 동석층판을 스텝 S107에서는 적층조립하게 되는데, 이때, 프라스틱을 첨가하게 된다.

스텝 S108에서는 상기 스텝 S107에서 적층 조립된 물품을 적층성형하고, 스텝 S109에서는 임의의 위치에 구멍을 뚫어 스루홀을 형성한다. 이때, 스텝 S110의 과정을 통해 해당 스루홀에 도전성을 주기 위한 도금처리를 수행한다.

이러한 과정을 통해 도금처리된 스루홀이외의 부위에 대하여 스텝 S111에서 스텝 S113의 과정까지 도금레지스터를 통해 금도금과 납도금을 한 후 납도금을 제거하여 전도성을 높이는 과정이 수행된다.

이러한 과정이 완료되면 특정 위치에 대하여 에칭공정을 수행(스텝 S114)한 후 스텝 S115에서 납박리 처리를 수행한 후 솔더 레지스터 공정과 문자인쇄 공정을 스텝 S116에서 처리한다.

이후, 스텝 S117과 스텝 S118의 과정에서 외형의 가공과 검사과정이 수행된다.

상술한 본 발명에 따른 COS방식을 적용한 기판검사 방법을 적용하면, 기존의 C-V 검사방식에 반대되는 특성의 상관관계로 인해 기존의 분석도구 및 기존의 모니터링 시스템 방식에서 얻어진 데이터를 계속 사용할 수 있다.

또한, 종래 일반적인 C-V테스팅과는 달리 COS측정은 기판과 접촉하거나 그 물리적 특성을 변화시키지 않고도 측정이 가능하며, COS측정은 위한 기판만 준비되면 되며 재생사용 가능하다.

또한, C-V테스트용 기판을 이용할 때와 달리 전기적 접점을 추가하기 위해 많은 시간과 비용이 소요되는 제조단계를 거칠 필요가 없다.

또한, 본 발명에 따른 기판을 제공하면 사출로 일반성형되는 전자부품, 자동차 부품에 널리 응용될 수 있다.

따라서, 저온 혼연이 가능하고, 폭넓은 수지를 도전성 재료에 대치하는 것에서 입체배선도 가능하며, 반용융상태에 있는 납분말과 ABS수지등의 프라스틱 펠트(Plastic Pelt)를 제작하고 동(銅), 스테인레스등의 금속단섬유를 혼입한 도전성 프라스틱에 비하여 성형성이 좋기 때문에 입체 배선의 회로기판등 내측에 배선회로를 행하는 플라스틱 페키지를 만드는 것도 가능하다.

Claims (4)

1. 인쇄회로기판의 검사 방법에 있어서,

   상판면에 특정 패턴에 따른 주석이 증착되어 있는 수지기판의 상부의 일정 높이의 위치에서 특정 에너지 대역의 코로나 방전을 하는 제 1 과정과;

   상기 과정을 통해 방전되는 코로나 바이어스에 의해 충전된 공기분자들이 을 수지기판의 표면에 도달하여 검사하고자 하는 부위의 기판내부에 존재하는 자유전자가 음전하와 양전하로 대전되는 제 2 과정과;

   기판의 표면의 상층 소정 높이의 위치에서 특정 신호을 가하는 제 3 과정; 및

   상기 제 3 과정을 통해 걸리는 전압에 따라 상기 제 2 과정에서 대전된 전하가 변동되는 것을 검출하는 제 4 과정을 포함하는 것을 특징으로 하는 COS방식을 적용한 기판검사 방법.
2. 제 1 항에 있어서,

   상기 제 1 과정에서 코로나 방전하는 높이는 기판의 표면에서 0.1㎛의 범위내에서 이루어지도록 설정하는 것을 특징으로 하는 COS방식을 적용한 기판검사 방법.
3. 제 1 항에 있어서,

   상기 제 1 과정에서 코로나 방전되는 에너지 대역은 전압범위 8KV의 내에서 이루어지도록 설정하는 것을 특징으로 하는 COS방식을 적용한 기판검사 방법.
4. PCB기판의 제조 공정에 있어서,

   동석층판에 마스크 공정을 통한 에칭공정을 수행한 후 표면처리하는 제 1 공정과,

   상기 제 1 공정을 통해 표면처리된 동석층판에 프라스틱을 첨가하여 적층조립하는 제 2 공정과,

   상기 제 2 공정에서 적층조립된 물품을 적층성형하는 제 3 공정과,

   상기 제 3 공정에서 적층성형된 물품의 특정 위치에 스루홀을 형성한 후 도금처리를 수행하여 도전성을 높이는 제 4 공정, 및

   상기 제 4 공정이 수행된 이후 특정 위치에 대하여 에칭공정을 수행하고 솔더 레지스터 및 문자인쇄 과정을 수행하는 제 5 공정을 포함하는 것을 특징으로 하는 PCB기판의 제조 공정.