TWI233727B - Digital phase lock loop - Google Patents

Description

1233727 玖、發明說明： 【發明所屬之技術領域】 本發明是有關於一種數位鎖相迴路，特別是指一種可有效 節省電路佈局面積之數位鎖相迴路。 5【先前技術】 等化器（Equalizer)常見於 CDr〇m/cdr/cdrw/dvdr〇m 等光碟機之控制晶片中，其主要用以對光學讀取頭讀取碟片所 產生之射頻訊號做振幅等化，使輸出訊號的振幅不致因射頻訊 號的頻率及振幅變化而改變。因此，如何讓等化器滤波器之 10頻率fE保持穩定變成-很重要的因素。設若_3dB頻率fE=常數 ki(頻率/電壓）*輸入電壓vin，且當等化器渡波器中之電子零 件特性隨著溫度變化而漂移時，常數kl亦會隨之改變。此時， 如果輸入電壓vin仍維持原先準位時，渡波器之·頻率^將 會改變’而影響後續數位訊號處理器(Dsp)處理訊號的效能。 15 所以，如圖1所示，習知的做法是使用一鎖相迴路i與一 壓控震盪器2構成一閉迴路控制電路3來適時調整該等化器濾 波器6之輸入電壓vin的大小，使等化器濾波器6之侧頻率 fE維持不變。 一鎖相迴路！包括與壓控震蘯器2依序串接形成一閉迴路之 -除頻器U、一相位檢測器12、一電荷汲取器13及一低通濾 波器14。電肢取器13及低通濾波器14用以產生輸人電壓心 刀别供給壓控震盪器2及該等化器濾波器6,使壓控震盪器2 ㈣輸入電壓糟產生一輸出頻率f。，該輸出頻率f。經過除頻 益11適當除頻後’經由相位檢測器12與一目標頻率fB進行相 20 1233727 位比較後’產生一誤差訊號Te控制電荷汲取器丨3改變電流， 該電流經過低通濾波器14改變輸入電壓Vin值，藉此，使壓控 震盈器2之輸出頻率f〇經除頻器丨丨後能趨近於目標頻率&。 所以’若 fE=kl * vin，fB=k2 * vin，且 kl 正比於 k2 時， 5當k2隨鎖相迴路1中之電子元件特性漂移而改變時，鎖相迴路 1將隨電子元件特性漂移適時調整輸入電壓vin，使壓控震盪器 2之輸出經除頻器U後能維持在目標頻率匕，且由於^、k2 隨電子元件特性漂移時，倶有近似的改變比值，因此，可同時 保言正滤波器之-3dB頻率fE維持不變。 10 然而’習知鎖相迴路1中的相位檢測器12、電荷汲取器13 及低通濾波器（RC電路）14在電路佈局（layout)上會佔掉極大的 空間，不符1C設計之實際效益。 【發明内容】 因此，本發明之目的，在於提供一種能有效節省電路佈局 15 空間之數位鎖相迴路。 於疋’本發明之數位鎖相迴路，用以控制一壓控振盪器產 生一目標頻率。該數位鎖相迴路包括一暫存器、一數位/類比轉 換器、一計數器及一比較器。該暫存器用以暫存一數值。該數 位/類比轉換器與該壓控振盪器及該暫存器連接，用以將該數值 20轉換成一類比電壓以控制該壓控振盪器產生一輸出頻率。該計 數器與3亥壓控振蘯器連接，用以計數該輸出頻率並產生一計數 值。該比較器與該計數器及該暫存器連接，並將該計數值與一 目標值比較，以產生一控制訊號調整該暫存器中之數值，藉以 使該麼控振盈為之輸出頻率趨近於該目標頻率。 1233727 產生之目標值target_cnt進行比較，當計數值vconclk_cnt 小於目標值target_cnt時，比較器46會輸出一增值訊號 vcondac_inc將暫存器41中之數值增值後輸出，使經由數位/ 類比轉換器42及低通濾波器43轉換產生之控制電壓vcon提 5 高，以令壓控震盪器5輸出更高頻率的脈波訊號vconclk，而 當計數值vconclk_cnt大於目標值target_cnt時，比較器46 將輸出一減值訊號vcondac_dec將暫存器41中之數值減值後輸 出，使經由數位/類比轉換器42及低通濾波器43轉換產生之控 制電壓Vcon降低，以令壓控震盪器5輸出更低頻率的脈波訊號 10 vconc 1 k，藉此，使壓控震盪器5之脈波訊號vconc 1 k頻率趨近 於目標頻率fB。此外，比較器46更根據該計數值vconclk_cnt 與該目標值target_cnt之比較結果產生一差值訊號cnt_di f f。 因此，當壓控震盪器5之脈波訊號頻率vconc 1 k等於目標 頻率fB時，若kl因電子零件特性漂移而改變時，為使壓控震 15 盪器5輸出之脈波訊號vconclk頻率維持在目標頻率fB，數位 鎖相迴路4將適時調整控制電壓vcon，此時，雖然k2亦隨等 化器濾波器6中之電子零件特性漂移而變動，但由於k2正比於 kl，所以當數位鎖相迴路針對kl改變而適時調整控制電壓vcon 時，輸入等化器濾波器6之控制電壓vcon亦隨將之調整，而使 20 得等化器濾波器之-3dB頻率fE維持不變。 而且，由於低通濾波器43會減緩數位/類比轉換器42的反 應時間，但是有時候卻希望控制電壓vcon能儘快反應數位/類 比轉換器42的輸出變化。因此，本實施例更在低通濾波器43 的電阻R與電容C之間設有一開關431，並利用一控制電路47 1233727 控制開關431啟閉，且控制電路47係受差值訊號cnt_diff及 一標準差值訊號conclk一diff的控制，當差值訊號cnt__diff 小於標準差值訊號conclk—diff時，表示脈波訊號vconcik之 計數值vconclk一cnt和目標值target一cnt很接近，控制電壓 5 vcon並不需急於反應數位/類比轉換器42的輸出變化，因此， 令控制電路47將開關431關閉（ON)，使低通濾波器43進行濾 波動作；相反地，當差值訊號cnt_diff大於標準差值訊號 cone 1 k_diff時’表不脈波訊號vconc 1 k之計數值vconc 1 k cnt 和目標值target一cnt有一段差距，控制電壓vcorl必需立刻反 10 應數位/類比轉換器42的輸出變化，此時，則令控制電路47 將開關431打開（OFF)，使低通濾波器43不動作，以讓計數值 vconclk_cnt儘快去追上目標值target__cnt。 另外，考慮到暫存器41的更新頻率不能大於低通濾波器 43的-3dB頻寬，以免控制電壓vcon來不及反應數位/類比轉換 15 器42的輸出變化，所以，在本實施例中，更設定一高一低兩組 數值411、412來決定暫存器41的更新頻率。當低通濾波器43 不動作時，使用該較高數值組411來提升暫存器41之更新頻 率，但是當低通濾波器43動作時，則使用該較低數值組412 來降低暫存器41之更新頻率。 20 綜上所述，本發明之數位鎖相迴路4確實可藉由將控制電 壓vcon同時供給等化器濾波器6及壓控震盪器2，以在隨著溫 度變化而改變控制電壓vcon的同時，讓等化器濾波器6之-3dB 頻率fE維持不變。而且由於數位鎖相迴路4中包含之暫存器 41、計數器45、比較器46、數位/類比轉換器42及控制電路 1233727 47等之佔用面積與上述類比鎖相迴路1中之相位檢測器12、電 荷汲取器13所佔用面積相較，明顯減少許多，可大大節省IC 空間。而且，由於數位鎖相迴路4中之低通濾波器43所使用的 電容量亦較類比鎖相迴路丨之低通濾波器14中使用的電容量小 5报多’更可進一步節省1C佈局空間。 惟以上所述者，僅為本發明之較佳實施例而已，當不能以 匕限疋本發明實施之範圍，即大凡依本發明申請專利範圍及發 月說明書内容所作之簡單的等效變化與修飾，皆應仍屬本發明 專利涵蓋之範圍内。 10【圓式簡單說明】 圖1是習知類比鎖相迴路之電路方塊圖；及 圖2是本發明數位鎖相迴路之電路方塊圖。 15 9 1233727 【圖式之主要元件代表符號說明】 4 數位鎖相迴路 6 等化器濾波器 42數位/類比轉換器 44除頻器 46比較器 431開關 vcon控制電壓 vconclk脈波訊號 vconclk_cnt 計數值 vcondac_inc增值訊號 conclk_diff標準差值訊號 R電阻 5 壓控震盪器 41暫存器 43低通濾波器 45計數器 47控制電路 411較高數值組 412較低數值組 elk計數脈波 target_cnt 目標值 vcondac_dec減值訊號 cnt_diff差值訊號 C電容 10

Claims (1)

1233727 拾、申請專利範圍： 1 ·種數位鎖相迴路，用以控制一壓控振盪器產生一目標頻 率，該數位鎖相迴路包括： 一暫存器，用以暫存一數值； 一數位/類比轉換器，與該壓控振盪器及該暫存器連 接’用以將該數值轉換成一類比電壓控制該壓控振盪器產 生一輸出頻率； 一計數器’與該壓控振盪器連接，用以計數該輸出頻 率並產生一計數值；及 一比較器’與該計數器及該暫存器連接，用以比較該 a十數值與一目標值，並根據比較結果產生一控制訊號調整 該暫存器中之數值，使該壓控振盪器之輸出頻率趨近於該 目標頻率。 2 ·依申睛專利範圍第1項所述之數位鎖相迴路，更包括一除 頻器’其連接在該壓控振盪器與該計數器之間，用以將該 輸出頻率適當除頻後再輸入該計數器中。 3·依申請專利範圍第1項所述之數位鎖相迴路，其中當該計 數值小於該目標值時，該控制訊號係一增值訊號，用以增 加該暫存器中之數值。 4.依申請專利範圍第1項所述之數位鎖相迴路，其中當該計 數值大於該目標值時，該控制訊號係一減值訊號，用以減 少該暫存器中之數值。 5·依申請專利範圍第1項所述之數位鎖相迴路，更包括一低 通濾波器，其設在該數位/類比轉換器與該壓控振盪器之 11 1233727 間’用以遽除該類比電遷上之雜訊。 6·依申請專利範圍第5項所述之數位鎖相迴路，其中該比較 器更根據該計數值與該目標值之比較結果產生一差值訊 號。 7·依申請專利範圍第6項所述之數位鎖相迴路，更包括一控 制電路，其係根據該差值訊號及一標準差值訊號控制該低 通濾波器動作與否，當該差值訊號大於該標準差值訊號 時即令該低通濾波器不動作，否則令該低通濾波器進行 滤波動作。 8.依申請專利範圍第7項所述之數位鎖相迴路，其中該暫存 器更可選用一高一低兩組數值來做為其更新頻率，當該低 通攄波器不動作時，該暫存器係使用該較高數值組來提升 其更新頻率，而當該低通渡波器動作時，該暫存器則使用 該較低數值組來降低其更新頻率。 9·依申請㈣範圍第丨項所述之數位鎖相迴路，其中該計數 器係以一計數脈波對該輸出頻率進行計數。 12

92125806號申請案 修正頁 【實施方式】 有關本I明之前述及其他技術内容、特點 配合參考圖式之-較佳實施例的詳細說明 在以下 參閱圖2所示，是本發明之數位鎖相迴路Hm。 例，在本實施例中，赵A車乂4土貝施 、 數位鎖相迴路4分別與—等化器滅波哭 及-壓控震堡器5連接，用以產 慮“ 6 濾波器及壓控震❹5，#八= 〇η供給等化器 辰盈。。5,使分別產生一_3dB頻率fE及一 率fB且3dB頻率fE及目標頻率fB可以如下關係式表示.’、 10 …㈣㈣*_，其中分別代表等化 為濾波益6與數位鎖相迴路4中之電子零件特性，其會隨著兩 :零件特性漂移而改變，且改變的比值近似，所以等化器^ 益6與數位鎖相迴路4即使在不同溫度環境下比 於k2。 數位鎖相㊆路4包括—暫存II 41、-數位/類比轉換器42、 15 一低通濾波器43、-除頻器44、-計數器45及一比較器46。 其中，低通濾波器43是- RC電路，且壓控震盈器5是連接在 低通濾波器43與除頻器44之間。 暫存裔41用以暫存一數值，當數位鎖相迴路4開始動作 日寸，暫存裔41會被設定一初始值，該初始值經過數位/類比轉 2換y C及低通濾波态43轉換成一類比之控制電壓vc〇n，以控 制[控震盪杰5產生-脈波訊號vc〇nclk，該脈波訊號 經由除頻器44適當除頻後，被送入計數器45中以一固定頻率 的计數脈波訊號clk進行計數，而獲得一計數值vc〇nclk—⑶七， 4。十數值vconclk-cnt被送入比較器46中與一由目標頻率fB 6