TWI232950B

TWI232950B - Application specific event based semiconductor memory test system

Info

Publication number: TWI232950B
Application number: TW090108469A
Authority: TW
Inventors: Shigeru Sugamori
Original assignee: Advantest Corp
Priority date: 2000-04-14
Filing date: 2001-04-09
Publication date: 2005-05-21
Also published as: JP2002006001A; KR100506772B1; DE10118141A1; CN1200281C; US6314034B1; KR20010098584A; CN1321892A

Description

123^50 ~ \ 五、發明説明（1 發明領域本發明是關於一種半導體測試系統，用來測試如大型積體（L s I ) 以事件爲基憶體裝置的礎的半導體相同或不同憶體裝置用建立低成本試器模組及只用於測試測試以及與電路的半導體積體電路，礎的測試器架構，且專門低成本半導體測試系統。曰己憶體測g式系統是藉由任能力的測試器模組以及特以產生演算測試樣式的演的測試系統。除了在測試演算樣式產生模組，也可中之記憶體的功能模組，記憶體測試有關之特殊處特別是關於一種具有用於測試一種特殊記本發明之以事件爲基意地結合複數個具有別對於所欲測試的記算樣式產生模組，以系統之主框中安裝測以在測試夾具中安裝以形成能執行記憶體理的記憶體測試系統 (請先閱讀背面之注意事項再填寫本頁) 項再填‘ 裝· 訂發明背景經濟部智慧財產局員工消費合作社印製圖1爲半導體測§式系統的方區塊圖範例，在習知技術中是用於測試半導體積體電路（“測試中裝置（device under test ) ”或“ DUT” ），也可稱爲IC測試器。在圖1的範例中，測試處理器丨1爲設於半導體測試系統中的專用處理器，經由測試器匯流排用以控制測試系統的操作。根據來自測試處理器i丨的樣式資料，樣式產生器 1 2分別提供時序資料（t i m i n g d a t a )及波形杳料（ waveform data)給時序產生器u與波形成器M。使用來自樣式產生器1 2的波形資料及時序產生器]3的時序資料本紙張尺度適用中國國家榡準（CNS ) A4規格（2】0X 297公釐） - 4- Α7 Β7 經濟部智慧財產局員工消費合作社印製五、發明説明（2 ) 5藉由波形成器14來產生測試樣式，並將該測試樣式經由驅動器1 5提供給測試中裝置（DUT ) 1 9。在此例中，測試中裝置（DUT ) 1 9爲一種記憶體裝置 ’施加於DUT的測試樣式包含位址資料、寫入資料及控制資料。在DUT在預定位址寫入預定資料之後，讀取位址中的資料以判斷記憶體中的資料是否與寫入資料相同。更特別的是，藉由有關預定閥電壓階度的類比比較器1 6將來自 DUT 1 9所讀取的資料轉換成邏輯信號。利用邏輯（樣式）比較器1 7來比較邏輯信號與來自樣式產生器1 2的期望値資料（寫入資料）。將邏輯比較的結果儲存於對應DUT 1 9 位址的失敗記憶體1 8中以備使用於其後的失敗分析階段。在此種記憶體測試中，用以寫入並讀取測試中記憶體裝置的位址資料及寫入資料可以是一種以數學演算式爲基礎之序列所產生的樣式。根據實體結構與測試中特殊記憶體裝置的測試目的，將選擇此類樣式產生演算式。將上述之電路組態提供給半導體測試系統的每一個測試接腳（P i η )。因爲大型半導體測試系統具有大量的測試接腳，諸如自256個測試接腳到2〇48個測試接腳，且須組合相同數量的電路組態（如圖1所示），所以一個實際上的半導體測試系統變成一個非常巨大的系統。圖2顯示出此類半導體測試系統的外觀。半導體測試系統基本上具有主框22、測試頭24及工作站26。工作站2 6是一種電腦，設有用以作爲測試系統與使用者間的界面，例如圖形使用者界面（GUI )。經由工作站 (請先閱讀背面之注意事項再填寫本頁)

裝· 、1Τ 本纸張尺度適用中國國家標準（CNS ) A4規格（2】〇X 297公釐） -5 - 12

_______ Β7 五、發明説明（3 ) (請先閱讀背面之注意事項再填寫本頁) 26進行測試系統的操作、測試程式的產生及測試程式的執行。如圖1中所示，主框22包含大量的測試接腳，每個接腳都具有測試處理器1 1、樣式產生器1 2、時序產生器1 3、波形成器1 4及比較器1 7。如圖1中所示，測試頭24包含大量的印刷電路板，每個都具有接腳電子2 0。接腳電子2 0中設有驅動器1 5 '類比比較器1 6以及用來開關測試中裝置之接腳的開關（未顯示出）。例如，測試頭24爲圓柱形，其中形成接腳電子2〇的印刷電路板以放射狀對準。在測試頭24的上表面，測試中裝置！ 9大約插入在性能板28中心的測試插座。在接腳電子2〇與性能板28間設有接腳（測試）夾具27，是爲用以傳送電信號的接觸機構。接腳夾具27具有大量如p〇g0-pin的接點以電性連接於接腳電子20與性能板28。如上所述，測試中裝置 1 9接收來自接腳電子的樣式並產生反應輸出信號。經濟部智慧財產局員工消費合作社印製在習知的半導體測試系統中，爲了產生測試中裝置的測試樣式’必須使用所謂以週期爲基礎的格式（cycle based format)的測試資料。在以週期爲基礎的格式中，測試;樣式中的每個變數被定義爲與半導體測試系統的每個測試週期（測試器速率（tester rate ))相關。更特別的是，測試資料中的測試週期（測試器速率）敘述、波形（多種波形 '邊緣時序）敘述以及向量敘述詳細解說了在特殊測試週期中的測試樣式。

在測試中裝置的設計階段中，在電腦輔助設計（CAD 本紙張尺度適用中國國家標準（CNS ) A4規格（2:10X 297公釐）_ g _

經濟部智慧財產局員工消費合作社印製五、發明説明（4 ) )環境下，經由測試台藉由邏輯模擬處理評估出最終設計資料。然而，在以事件爲基礎的格式中敘述了經由測試台所得到的設計評估資料。在以事件爲基礎的格式中，在特殊測試樣式的每個改變點（事件），諸如從“ 〇，，“ 1 ” 或從“ 1 ”到“ 〇 ”敘述爲關於時間的推移。例如，將時間推移定義爲自預定參考點或兩個鄰近事件之相對時間長度的絕對時間長度。本發明的發明人揭露出使用以週期爲基礎的格式其之測試資料的測試樣式形成以及使用美國專利申請案No. 09/3 4〇 5 3 7 1中之以事件爲基礎的格式之測試資料的測試樣式形成’其兩者之間的比較。本發明的發明人也提出以事件爲基礎的測試系統爲一種新槪念的測試系統。以事件爲基礎的測試系統其結構與操作的詳細敘述可參考美國專利申請案No. 09M 06,3 00，爲本發明之相同受讓人所擁有。如上文所述，整體看來，在半導體測試系統中，提供等於或大於測試接腳數量之大量的印刷電路板等會導致出巨大的系統。在習知的半導體測試系統中，印刷電路板彼此相同。例如’在高速與高解析度的半導體測試系統中，所有測試接腳的印刷電路板都具有同樣高的能力以滿足諸如500 百萬赫茲之測試速率及8 0微微秒之時序準確性的測試速率及時序準確性。所以，習知半導體測試系統無法避免地變成一個相當高成本的系統。再者，因爲每個測試接腳使用相同的電路結構，測試系統僅能進行有限類型的測試。 (請先閱讀背面之注意事項再填寫本頁)

裝· 訂本紙張尺度適用中國國家標準（CNS ) A4規格（2】〇X 297公釐）-7 -

五、發明説明（5 ) 經濟部智慧財產局員工消費合作社印製例如，在半導體測試系統用以測試記憶體裝置時，將產生演算測試樣式的演算樣式產生器（ALPG )施加於測試中記憶體，如此配置可產生出期望之記憶體裝置的任何樣式類型。然而，最適合記憶體裝置的演算樣式根據記憶體裝置的類型而有不同。所以，假如所測試的記憶體類型是有限的，這樣的演算樣式產生器會導致包含有測試中不會使用的功能，進而提高整個成本。再者，在習知半導體記憶體測試系統中，將演算樣式產生器（ALP G )所產生的演算測試樣式直接施加於測試中記憶體。在此狀況下，測試樣式必須在測試中記憶體的實際操作速度中產生。所以，必須將演算樣式產生器（ALPG )設計爲在高速下產生演算測試樣式，也導致成本的進一步增加。如上文所述，習知的半導體測試系統中，在所有測試接腳中之所以會安裝相同電路組態的其中一個原因是因爲測試系統使用以週期爲基礎的測試資料來產生測試樣式，而結果並不能在同一時間藉由具有不同電路組態以進行兩種或多種的不同測試類型。在使用以週期爲基礎的槪念而產生測試樣式中’其軟體與硬體是傾向複雜的，所以實際上不可能在測試系統中包含不同的電路組態及相關軟體，其會使測試系統更加複雜。再者，因爲這些原因，所以對演算樣式產生器（ALPG )而言，在記憶體裝置測試上必須達成高速操作並產生記憶體裝置所有類型的測試樣式。爲了更淸楚解釋上述的原因，參考圖3的波形，對於 I紙張又度適用中國國家標準（CMS ) A4規格（210X 297公釐） 7〇Ζ (請先閲讀背面之注意事項再填寫本頁)

裝· 訂

經濟部智慧財產局員工消費合作社印製五、發明説明（6 ) 使用以週期爲基礎的格式其測試資料的測試樣式形成以及使用以事件爲基礎的格式其測試資料的測試樣式形成，兩者做出簡單的比較。更詳細的比較揭露於上述之美國專利申請案中，該申請案爲本發明之相同受讓人所擁有。圖3的範例顯示測試樣式是基於大型積體電路（LSI ) 之設計階段所進行之邏輯模擬而來的資料所製造出來。最終資料儲存於轉儲檔3 7中。轉儲檔3 7的輸出設有以事件爲基礎的格式資料，顯示出設計LSI裝置之輸入與輸出的改變’並在圖3的右下方舉例說明，陳述波形31的敘述3 8 〇在此例中’假定如波形31所示的測試樣式是藉由使用上述敘述而形成。波形31說明分別在接腳（測試接腳或測試通道）S a及S b所欲產生的測試樣式。描述波形的事件資料疋由設定邊緣（set edge) San、Sbn及其時序（例如自參考點的時間長度）與重置邊緣（reset ec}ge) Ran、Rbn及其時序所形成。爲了基於以週期爲基礎的槪念以產生測試樣式來使用於習知半導體測試系統，測試資料必須分割成測試週期（測試器速率）、波形（波形類型，及其邊緣時序）以及向量。圖3的中心及左側顯示出此類敘述的範例。如圖3左側部份的波形3 3所示，在以週期爲基礎的測試樣式中，測試樣式分割成每個測試週期（TS1、TS2與TSS )以定義出每個測試週期的波形與時序（延遲時間）。對此類波形、時序與測試週期的資料敘述範例顯示在 (請先閱讀背面之注意事項再填寫本頁) 項再填」裝· .# 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐）

一,.‘一〜Β7 五、發明説明（7 ) 時序資料（測試計畫）36中。波形的邏輯“ 1 ” 、 “ 0”或 “ /的範例顯示於向量資料（樣式資料）3 5中。例如，在時序資料中，測試週期是藉由“速率”來敘述以定義測試週期間的時間區間，而波形是藉由RZ (歸零）、NRZ (不歸零）以及XOR (斥或）來敘述。再者，藉由從對應的測試週期之預定邊緣的延遲時間來定義每個波形的時序。如上所述，因爲習知半導體測試系統在以週期爲基礎的程序下產生測試樣式，所以在樣式產生器、時序產生器及波形成器中的硬體結構傾向於複雜，因此在這樣的硬體中所使用的軟體也同樣複雜。再者，因爲所有的測試接腳 (如上例中的Sa與Sb )，皆由共同測試週期來定義，所以不可能在同一時間於測試接腳中產生不同週期的測試樣式〇所以，在習知半導體測試系統中，在所有的測試接腳中使用相同的電路組態，所以在其中不可能組合不同電路結構的印刷電路板。其結果是無法以平行的方式在同一時間執行諸如類比區塊測試與數位區塊測試系統。再者，高速類型測試系統也需要包含低速硬體組態（諸如高電壓、大振幅產生電路及驅動器抑止電路等），所以在此類測試系統中無法完全改良高速性能等不同的測試。相反地，藉由使用以事件爲基礎的方法來產生測試樣式，僅需讀取儲存於事件記憶體中的設定/重置資料及相關的時序資料，所需的是非常簡單的軟體與硬體結構。再者，每個測試接腳可以獨立操作關於其中是否有任何事件 H氏張尺度適用中國國家榡準（ CNSITa4規格（2]〇X297公釐） Γ^〇 ' (請先閱讀背面之注意事項再填寫本頁) 裝· -項再填寫太訂經濟部智慧財產局員工消費合作社印髮 Α7 Β7 五、發明説明（8 ) 而不是測試週期及相關資料的各種類型，所以可以在同一時間產生不同功能與頻率的測試樣式。 (請先閱讀背面之注意事項再填寫本頁) 如上文所述，本發明的發明人提出以事件爲基礎的半導體測試系統。在以事件爲基礎的測試系統中，因爲在結構與內容中所牽涉的軟體與硬體非常簡單，所以可以規劃出在測試接腳中具有不同之軟體與硬體的整體測試系統。再者，因爲每個測試接腳都能獨立操作，所以可以同時以平行方式來實現兩個或多個不同之功能與頻率範圍的測試。因爲以事件爲基礎的測試系統具有高度彈性，所以可以在測試中裝置內同時測試記憶體區塊及邏輯區塊。再者，也可以建立一種低成本的之以事件爲基礎的記憶體測試系統’能夠針對一種所欲測試的記憶體裝置以及測試目的。發明槪述經濟部智慧財產局員工消費合作社印製因此，本發明的目的是爲了提供一種半導體測試系統，其藉由具有對應測試接腳而有不同容量的測試器模組以及用於特殊應用之測試夾具中的功能模組以專門用於特殊應用。本發明的另一個目的是爲了提供一種半導體測試系統，其藉由任意組合對應於測試接腳的邏輯測試器模組與與記憶體測試器模組，以能夠以平行方式同時測試系統1C ( 晶片上系統system-on-chip )中具有諸如處理器核心及記憶體核心之不同的功能核心（f u n c t i ο n a 1 c 〇 r e )。本發明的另一個目的是爲了提供一種簡單且低成本的 ---------—_______ 本紙張尺度適用中國國家標準（(：Ν$)/ΰ«^.(2]Οχ 297(^ ) -11 - ~ ~ _镣0邱 A7 B7 |另有篆正本頁五、發明説明（9 ) (請先閱讀背面之注意事項再填寫本頁) 半1導體記憶體測試系統，其藉由組合對應於測試接腳之不同谷量的測試器模組及用於特殊應用的演算樣式產生器模組’根據測試中記憶體裝置的類型或測試目的而配置。本發明的另一個目的是爲了提供一種簡單且低成本的半導體記憶體測試系統，其藉由組合對應於測試接腳之不同容量的測試器模組、用於特殊應用的演算樣式產生器模組以及與測試中記憶體裝置間有特殊關係的功能模組，根據測試中記憶體裝置的類型或測試目的而配置。本發明的另一個目的是爲了提供一種簡單且低成本的半導體記憶體測試系統，其藉由組合對應於測試接腳之不同容量的測試器模組以及由場效可程式閘陣列（field programmable gate array ( FPGA ))所配置的演算樣式產生器模組，根據測試中記憶體裝置的類型或測試目的而配置。經濟部智慧財產局員工消費合作社印製本發明的另一個目的是爲了提供一種對應於測試接腳有不同容量之測試器模組的半導體記憶體測試系統，其中爲了能任意地容納主框中不同接腳總數的測試器模組及性能而標準化測試系統主框與測試器模組間的界面規格。本發明的另一個目的是爲了提供一種能夠以低成本測試一測試中半導體裝置的半導體測試系統，且進一步強化其能力以符合未來的需求。本發明的半導體記憶體測試系統包含兩個或多個不同性能的測試器模組、用以針對測試中記憶體裝置產生演算樣式的演算樣式產生器（ALPG )模組、用以安裝兩個或多本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X 297公釐） -12 -

五、發明説明（1〇 ) (請先閱讀背面之注意事項再填寫本頁) 個測試器模組及ALP G模組之組合的測試系統主框、設在測試系統主框上用以電性連接於測試器模組及測試中裝置的測試夾具、設在測試夾具中用以針對測試中記憶體裝置執行功能且與測試中記憶體裝置之測試結果相關的功能模組’以及經由測試器匯流排藉由通信於測試器模組及alp G 模組以控制整個測試系統操作的主電腦。本發明的半導體記憶體測試系統利用到ALPG模組，該ALPG模組用於產生僅對特殊記憶體裝置或測試目的所需的演算樣式。因此，在本發明中，可以選擇性地形成各種測試器模組及ALPG模組的組合，以建立針對期望之測 g式中記憶體裝置一*種低成本的系統。經濟部智慧財產局員工消費合作社印製在本發明的半導體記憶體測試系統中，功能模組設在用以電性連接於測試器模組及測試中裝置的測試夾具中，此類測試夾具可以爲所欲測試之裝置爲基礎的其它測試夾具或期望目的所取代。測試器模組包含複數個測試器板（ tester board)，其中在主電腦的控制下，每個測試器板皆提供測試樣式給對應的裝置接腳，並評估測試中裝置的輸出的反應。在本發明之以事件爲基礎的記憶體測試系統中，功能模組專爲安裝於測試夾具（接腳夾具）中的特殊應用所設計。所以’測試系統能達成針對測試中記憶體裝置的功能以及與測試結果相關的功能，諸如測試中記憶體裝置之記憶胞兀的修補。結果是根據測試中憶體裝置而藉由替換測試夾具，便能達成一種具有簡單結構且低成本的半導體本紙張尺度適用中國國家標準（CNS ) A4規格（2i〇x 297公釐） -13- Α7 Β7 五、發明説明) η己I思體測試系統。 (請先閱讀背面之注意事項再填寫本頁) 在本發明的半導體記憶體測試系統中，每個測試接腳都能夠獨立操作。所以，兩個或多個的測試接腳群組能夠在同時以平行方式來執行不同裝置的測試或裝置中不同區塊的測試。因此，可以同時以平行方式來測試在晶片上系統IC中諸如邏輯核心及記憶體核心之複數個不同的功能區塊（核心）。因爲本發明的半導體測試系統具有模組結構，所以可以根據所欲測試之裝置的類型及測試目的任意地形成所需要的測s式系統。再者，當用於測試系統的軟體大大地簡化時’也能大量地減少以事件爲基礎之測試系統的硬體。因此，能夠在相同的測試系統中安裝不同容量及性能的測試器模組。再者，也可觀地減少了以事件爲基礎之測試系統的整個實體尺寸，導致進一步的成本縮減、佔地空間減少及相關的成本節省。簡單圖式說明經濟部智慧財產局員工消費合作社印製圖1爲習知技術之半導體測試系統（L SI測試器）的基本組態的方區塊圖。圖2顯示出習知技術之半導體測試系統的外觀範例。圖3顯示出對於在習知半導體測試系統中用以產生以週期爲基礎的測試樣式以及在本發明之半導體測試系統中用以產生以事件爲基礎的測試樣式，比較兩者之敘述的範例。本紙張尺度適用中國國家標準（CNS ) Α4規格（2】〇χ 297公釐） _ 14 _ 12 獅 A7 B7 S有雀正本頁五、發明説明（12 ) 圖4顯示藉由本發明之以特殊應用爲基礎的記憶體測試系統，用以測試記憶體裝置之測試系統組態範例的方塊圖。 (請先閱讀背面之注意事項再填寫本頁) 圖5顯示設於事件測試器板中的事件測試器之電路組態範例的方塊圖，其中根據本發明事件測試器板組合於測 5式窃f吴組中。圖6顯示藉由組合本發明之複數個測試器模組，用以建立具有不同性能之測試接腳的半導體測試系統。圖7 A顯示用來測試具有記憶體之半導體裝置的半導體測試系統範例的方塊圖，圖7B爲另一個用來測試具有記憶體之半導體裝置的半導體測試系統範例的方塊圖。圖8顯示出藉由ALP G模組，用以提供事件資料給測試器模組以產生演算樣式之結構的方塊圖。圖9顯示出本發明之以模組爲基礎的半導體測試系統其外觀的範例圖。符號說明經濟部智慧財產局員工消費合作社印製 11 測試處理器 12 樣式產生器 13 時序產生器 14 波形成器 15 驅動器 16 類比比較器 17 邏輯 ( 樣式）比較器本紙張尺度適用中國國家標準（CNS ) A4規格（210X297^7 -15- 涵萨' ;’μ:系\·."一：丨、 Α7 Β7 經濟部智慧財產局員工消費合作社印製五、發明説明（13 ) 18 失敗記憶體 19 測試中裝置 20 接腳電子 22 主框 24 測試頭 26 工作站 27 接腳 ( 測試 ) 夾具 28 性能板 3 1 波形 3 5 向量資料 3 6 時序資料 3 8 敘述 4 1 測試控制器 4 1 主電腦 ( 主系統電腦） 43 事件測試器板 43】事件測試器板 47 事件執行單元 48 修補模組 53 界面 54 系統匯流 :排 5 7 測試結果記憶體 58 位址控制器 60 事件記憶體 6 1 馬區動器 / 比較器 (請先閱讀背面之注意事項再填. 裝-- :寫本頁) 訂 '« 本纸張尺度適用中國國家標準（CNS ) Α4規格（2：!〇X 297公釐） -16 - 12^2950^1

五、發明説明（14 ) 經濟部智慧財產局員工消費合作社印製 62 解壓縮單元 63 時序計數/縮放邏輯 64 事件產生器 66i- 6 632事件測試器 67 處理器 68 記憶體 124 測試頭 125 測試器模組 126 界面（連接器） 127 測試夾具 128 性能板 132 修補模組 13 5 測試器模組 13 7 演算樣式產生器（ALPG)模組 13 8 資料快取管線 139 場效可程式閘陣列 14 1 檔案 142 測試台 1 54 事件產生器較佳實施例之詳細說明參考圖4至9來說明本發明的實施例。圖4顯示本發明之半導體測試系統的基本結構方塊圖，該半導體測試系 _裝--- (請先閱讀背面之注意事項再填寫本頁) 、11 I - - nm —li Kuan Bus « 本紙張尺度適用中國國家標準（CNS ) A4規格（2]0X297公釐） -17 - 1232^0^ A7 B7 經濟部智慧財產局員工消費合作社印製五、發明説明（15 ) 統是用來測試具有記憶體區塊及邏輯區塊的半導體裝置。在此例中’假設測試中半導體裝置內的記憶體區塊具有修補能力，即使存在有瑕疵的記憶胞元時，多餘的記憶胞元會由有瑕疵的記憶胞元取代，藉以恢復記憶體區塊。在本發明的半導體測試系統中，配置有測試頭（測試器主框）以能夠於其中選擇性地安裝一個或多個模組測試器（以下稱爲“測試器模組”）。所配置的測試器模組可以是根據所需要之測試器接腳數量的複數個相同測試器模組’或者是諸如高速模組（HSM )及低速模組（LSM )之不同測試器模組的組合。對於需要記憶體測試的測試中裝置而言’特別用於記憶體測試的測試器模組！ 3 5也可以包含於圖7所示的測試系統中。如同以下參考圖6將說明般，圖4的每個測試器模組設有複數個事件測試器板43，例如8個測試器板。再者，每個事件測試器板包含有對應於複數個測試器接腳的複數個事件測試器66，諸如對應32個測試器接腳便有32個事件測試器。所以，在_ 4的範例中，當其它事件測試器板 43覆蓋裝置測試的邏輯區塊時，事件測試器板43 1便處理裝置測試的記憶體區塊。在圖4的測5式系統中，作爲測試系統之主電腦的測試控制器Ο經由系統匯流排54控制複數個事件測試器板G 。如上文所述，例如於一個測試器模組中安裝8個測試器板43。雖然未顯示於圖4，但是典型之本發明的測試系統是藉由兩個或多個此類測試器模組形成，如圖6所 (請先閱讀背面之注意事裝-- 項再填寫本頁)

、1T # 本纸張尺度適用中國國家標準（CNS ) Α4規格（210X297公貪） -18-

五、發明説明（16 ) 在圖4的測試系統中，事件測試器板43提供測試樣式 (測試信號）給測試中裝置1 9，並檢查來自測試中裝置因測試樣式所產生的反應信號。在此範例中，根據測試結果 ’爲了將測試中記憶體之有瑕疵的記憶胞元取代多餘記憶體區的記憶胞元，在測試系統中設有修補模組4 8。如同以下所敘述，此類功能模組安裝於測試系統的測試夾具（接腳夾具）。每個事件測試器板4 3包含：作爲3 2個通道的事件測試器66^0 63 2、界面53、處理器67及記憶體68。每個事件測試器66對應於一個測試器接腳，且與相同測試器板中的其它事件測試器具有相同的內部結構。在此例中，事件測試器66包含事件記憶體60、事件執行單元47、驅動器/ 比較器6 1以及測試結果記憶體5 7。事件記憶體60儲存用以產生測試樣式的事件資料。事件執行單元4 7根據來自事件記憶體6 0的事件資料以產生測試樣式。將測試樣式經由驅動器/比較器61提供給測試中裝置（DUT ) 1 9。當提供給測試中裝置之記憶體區塊的測試樣式是演算序列時，便會在系統中使用演算樣式產生器（ALPG)模組（圖7 )。所以，ALPG模組提供用以產生演算測試樣式的事件資料給事件記憶體。圖5更詳細顯示出事件測試器板43之事件測試器66 中的組態範例的方塊圖。上述與本發明之相同受讓人所擁有的美國專利·申請案No. 09M06,3 00及美國專利申請案No. 0 9/2 5 9,4〇1中已得到有關以事件爲基礎.的測試系統更詳細 |裝-- (請先閱讀背面之注意事項再填寫本頁) 、·1Τ ·# 經濟部智慧財產局員工消費合作社印製本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -1 9 -

Μ " '- 〜五、發明説明（17 ) 的敘述。在圖5中，與圖4相同的區塊以同樣的數字來代表。經由系統匯流排54將界面53及處理器67連接到測試控制器或主電腦4〗（圖4 )。例如，界面5 3是用來將資料從測試控制器41傳送到事件測試器板的暫存器（未顯示出 )中，以指派事件測試器給測試中裝置的輸入/輸出接腳 °例如，當主電腦4 1發送群組指派位址給系統匯流排54 時’界面53便解釋該群組指派位址且允許來自主電腦的資料儲存於特殊事件測試器板中的暫存器。舉例說明，處理器67設於每個事件測試器板43中，且控制事件測試器板43中的操作，包含：事件（測試樣式 )的產生、評估來自測試中裝置的輸出信號以及失敗資料的取得。處理器67可設於一個事件測試器板中或許多測試器板的每個測試器板中。再者，處理器67不一定必須設於事件測試器板4 3中，但是對事件測試板之相同的控制功能也能直接由測試控制器4 1來完成。例如在最簡單的例子中，位址控制器5 8是一個程式計數器（program counter* )。位址控制器58控制提供給失敗貪料記憶體5 7及事件記憶體6 〇的位址。作爲測試程式的事件時序資料從主電腦傳送到事件記憶體6〇並儲存於其中〇如上所述，事件記憶體6〇儲存定義每個事件之時序（改變點從“ 1 ”到“ 〇 ”及從“ 0，，到“ }，，）的事件時序資料。例如，事件時序資料以兩種類型儲存，其一顯示參考 |裝-- (請先閱讀背面之注意事項再填寫本頁) 訂 ’# 經濟部智慧財產局員工消費合作社印製本紙張尺度適财麵g^TcNS ) A4規格717^^"7公釐) -20 - 12^9^0^ A7 B7 五、發明説明（18 ) 裝-- (請先閱讀背面之注意事項再填寫本頁) 時鐘週期（reference clock cycle)的整數倍數，另一種貝α 顯示參考時鐘週期的分數（fraction )。在儲存於事件記憶體6 〇之前最好先壓縮事件時序資料。在圖5的範例中，圖4的事件執行單元4 7設有解壓縮單兀6 2、時序計數/縮放邏輯6 3以及事件產生器6 4。解壓縮單兀6 2解壓縮（再生）來自事件記憶體6 0之壓縮的時序資料。時序計數/縮放邏輯63藉由總結或修正事件時序資料以產生每個事件的時間長度資料。從預定參考點藉由時間長度（延遲時間）來看，時間長度資料代表每個事件的時序。經濟部智慧財產局員工消費合作社印製事件產生器64產生以時間長度資料爲基礎的測試樣式，並經由驅動器/比較器6 1提供測試樣式給測試中裝置（ DUT ) 1 9。所以，藉由評估所輸出的反應來測試測試中裝置（DUT ) 1 9的特殊接腳。如圖4所示，驅動器/比較器 6 1主要形成有驅動器及比較器，該驅動器驅動所欲用於特殊裝置接腳的測試樣式，而比較器則決定來自測試樣式之裝置接腳的輸出信號電壓階度並將輸出信號與期望的邏輯資料作比較。在以上摘要的事件測試器中，測試中裝置的輸入信號以及與測試中裝置之輸出信號比較的期望信號是藉由以事件爲基礎之格式中的資料而產生。在以事件爲基礎的格式中，在輸出信號與期望信號上的改變點資訊是由動作資訊 (設定及/或重設）以及時間資訊（來自特定點的時間長度）所組成。 -21 - 本紙張尺度適用中國國家標準（CNS ) A4規格（2】〇χ 297公釐）

A7 B7 五、發明説明（19 ) (請先閱讀背面之注意事項再填寫本頁) 如上所述’在習知半導體測試系統中，已使用以週期爲基礎的方法，其所需的記憶體容量小於以事件爲基礎的架構所需的谷重。在以週期爲基礎的測試系統中，輸入信號與期望ig號的時間資訊是由週期資訊（速率信號）以及延遲時間資訊所組成。輸入信號與期望信號的動作畜訊是由波形貪料及樣式貪料所組成。在此配置中，延遲時間畜訊可僅由有限的貧料數目來定義。再者，爲了產生有彈性的樣式資料，測試程式必須包含許多迴路、跳越，及/或子程式。所以，習知的測試系統會需要複雜的結構及操作程序。此類習知以週期爲基礎之測試系統的複雜結構與操作程序在以事件爲基礎的測試系統中是不需要的，因而能夠輕易地增加測試接腳的數量及/或在相同的測試系統中結合不同性能的測試接腳。雖然以事件爲基礎的測試系統需要較大的記憶體容量，但是增加記憶體並不是主要的問題，因爲記憶體密度的增加以及記憶體成本的降低在今日已可以快速且持續地達成。經濟部智慧財產局員工消費合作社印製如上文所述，在以事件爲基礎的測試系統中，每一個測試接腳或每一群測試接腳皆能夠獨立執行測試操作。因此，當必須執行複數種測試時，如測試具有複數個諸如邏輯核心及記憶體核心之功能區塊（核心）的晶片上系統I c ，可以在同一時間以平行方式進行不同種類的測試。再者，這些不同種類測試的開始及結束時序也可以獨立建立。圖6顯示藉由組合本發明之複數個測試器模組，用以本紙張尺度適用中國國家標準（CNS ) A4規格（2：lOX 297公釐） _22

經濟部智慧財產局員工消費合作社印製五、發明説明（20 ) 建立具有不同性能之測試接腳的半導體測試系統。測試頭1 2 4根據如連接於測試頭之測試夾具〗2 7的接腳數量、所欲測試之裝置的類型以及所欲測試之裝置的接腳數量設有複數個測試器模組。如以下將描述，位於測試夾具1 27與測試模組之間的界面（連接）規格將被標準化以使得任何一種測試器模組皆可安裝於測試頭（系統主框 )的任一位置中。測δ式夾具1 2 7包含大量的彈性連接器諸如p 〇 g 〇 _ p丨^以電性及機械性地連接測試器模組以及性能板；1 2 8。測試中裝置1 9插入性能板1 2 8上的測試插座，因而建立與半導體測試系統的電通信。雖然未顯示於圖6，但顯示於圖7Α及圖 7Β，在本發明中，將針對所欲測試的功能模組（諸如修補模組48用於記憶體修補）安裝於測試夾具〗27。所以，本發明的測試夾具I27專門用於特殊的測試應用，如所欲測試之裝置的類型。性能板1 2 8設在測試夾具上1 2. 7。測試中裝置（DUT ) 1 9插入如性能板1 28上的測試插座，因而建立與半導體測試系統的電通信。如上文所述，如圖4中所顯示，記憶體修補模組4 8安裝於測試夾具中，然而其也可以利用與測試中裝置（D U T ) 1 9相同的方式裝設於性能板1 2 8上。修補模組4 8設有關於測試中記憶體裝置之多餘記憶體區的結構資料。當在測試中記憶體裝置的記憶體胞元中發現瑕疵且作爲記憶體測試的結果時，修補模組4 8藉由利用多餘記憶體區的記憶體胞元取代瑕疵記憶體胞元來回復測 (請先閱讀背面之注意事裝· -項再填寫太，寫本頁) 訂 ·# 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -23 - 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（21 ) s式中記憶體裝置。所以，修補模組4 8決定出取代記憶體胞元的有效處理並執行修補處理。典型的此類修補處理是藉由根據記憶體裝置所指定的預定規則切割記憶體裝置的電路樣式來執行。因爲用於特殊的測試中記憶體裝置的修補處理牽涉到利用電脈衝來切割電路樣式，所以記憶體修補模組48最好包含用以產生此類電脈衝的驅動器。每個測試器模組1 2 5皆具有預定數量的接腳群組。例如’當一個低速模組LSM安裝有對應於2W個測試接腳的印刷電路板時，一個高速模組安裝有對應於1 28個測試接腳（測試通道）的印刷電路板。這些數量僅爲了說明目的而揭露，也可以應用其他各種數量的測試接腳。如上所述，測試器模組中的每個印刷電路板皆具有事件測試器以產生測試樣式並經由性能板1 2 8施加至測試中裝置1 9中對應的接腳。反應測試樣式之測試中裝置1 9的輸出信號經由性能板1 2 8傳送到測試器模組的事件測試器板中，藉以與期望信號作比較以決定測試中裝置的通過/ 失敗。每個測試器模組皆設有界面（連接器）1 26 °連接器 1 26符合測試夾具丨27的標準規格。例如，在測試夾具1 27 的標準規格中，連接器接腳的結構、接腳的阻抗、接腳間的距離（接腳間距（pin pitch ))以及接腳的相對位置皆因所欲的測試頭而指定。藉由使用符合所有測試器膜組之標準規格的界面（連接器），可以任意地建立多種測試器模組的測試系統。本紙張尺度適用中國國家標準（CNS ) A4規格（2丨〇><297公釐） -24 - -----l·--裝--- ----1T---_-- (請先閱讀背面之注意事項再填寫本頁) 12^2^50^ \ Λ7 _____- . B7 五、發明説明（22 ) 因爲本發明的組態’因此能建立符合測試中裝置之最理想成本性能的測試系統。再者，也可藉由替代一個或多個測g式模組來達成測試系統性能的改良，因此而增加整個測試系統的壽命時間。再者，本發明的測試系統可容納複數個性能不同的測試模組，因此可藉由對應的測試模組直接達成所需要的測試系統性能。所以，可以輕易且直接地改良測試系統的性能。圖7 A與7B顯示用來測試記憶體裝置之半導體測試系統之範例的方塊圖。在圖7 A與7B所顯示的測試系統，測 S式中裝置的邏輯區塊及記憶體區塊爲同時測試。同樣在圖 7 A與7B中的範例中，修補模組〗32設於測試夾具〗27中。此類功能模組是根據測試中記憶體裝置的特殊特徵所選擇。因此，當測試中記憶體裝置並沒有爲修補而存在多餘的記憶體時，可以在測試系統中使用無須包含修補模組1 3 2 的測試夾具。爲了簡單說明，此處界面；! 2 6未顯示於圖6 中。再者，雖然每個測試器模組根據測試目的可以是彼此相同或者各異，但可簡單以TM來代表測試器模組。在圖7A的半導體測試系統中，測試系統包含用於邏輯測試的測試器模組125、周於記憶體測試的測試器模組ι35 以及演算樣式產生器（ALP G )模組1 3 7。經由根據標準界面規格的界面1 26，將這些模組任意地安裝在設於系統主框中的插槽。當測試中記憶體裝置爲修補目的具有多餘設計時，藉由組合具有記憶體修補模組的測試夾具I27，測試$ 統司以同時執丫了記憶體測s式處理以及§5憶體裝置修補處王里本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） __ I----·----^|辦衣-- (請先閱讀背面之注意事項再填寫本頁) 、11 經濟部智慧財產局員工消費合作社印製

五、發明説明（23 ) 〇 (請先閱讀背面之注意事項再填寫本頁) 如上所述，在此例中，測試器模組1 25用於邏輯測試，而測試器模組1 3 5用於記憶體測試。基本上，並不需要爲了邏輯測試及記憶體測試而採用不同的測試器模組。然而’因爲邏輯測試及記憶體測試的需求不同，使用專門用於邏輯測試或記憶體測試的測試器模組可有效達成較高成本的性能。由測試器模組125所產生的測試樣式經由測試夾具127 及性能板1 2 8提供給測試中裝置1 9的邏輯區塊。反應於測試樣式藉由測試中裝置（DUT ) 1 9之邏輯區塊所產生的輸出信號與測試器模組1 2 5所產生的期望値樣式作比較以決定輸出信號的通過/失敗。由測試器模組丨3 5所產生的記憶體測試樣式經由測試夾具1 27及性能板1 28提供給測試中裝置1 9的記憶體區塊。讀取儲存於記憶體區塊中的資料並與測試器模組1 3 5所產生的期望値樣式作比較以決定測試中裝置1 9中特殊記憶體位置的通過/失敗。經濟部智慧財產局員工消費合作社印製 S爲了測g式測g式中裝置1 9中的g己憶體區塊而使用具有特定數學序列（演算測試樣式）的測試樣式時，ALP G模組 1 3 7提供用以產生演算測試模組的事件資料給測試器模組 1 3 5。ALP G模組1 3 7是對有限類型之記憶體裝置用以產生演算樣式所需的事件資料，因此而達成低成本與小尺寸。在此配置下，以事件資料序列形式呈現的演算樣式是由所欲用於特殊測試中記憶體裝置的測試器模組〗3 5所產生。此處，將敘述自 ALPG模組1 3 7提供事件資料給用以 -26- 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 12¾ 娜(¾ A7 B7 愈:f: 五、發明説明（24 ) 產生演算樣式之測試器模組〗3 5的結構範例。圖8的方塊圖顯示爲此類目的所作的結構範例。ALP G模組1 3 7以事件

I (請先閱讀背面之注意事項再填寫本頁) 格式儲存演算樣式。資料儲存可以是具有數十億位元組或數百fe位兀組（或者未來的數千億位元組）的硬碟。可以將複數個小硬碟配置於硬碟子單位中，使每個小硬碟對應於測g式系統的一個測試接腳。或者是，小硬碟的數量可以小於測5式系統之測g式接腳的數量。雖然演算樣式需要大的儲存容量’而在今日可快速實現儲存容量的增加與硬碟尺寸的縮小之下’在未來也可藉由此結構輕易地容納資料的增加。來自硬碟的事件資料傳送到測試器模組i 3 5的事件產生器1 5 4 (對應於圖4的事件記憶體6〇與事件執行單元47 )°由事件產生器1 54所產生的演算測試樣式經由驅動器 152提供給測試中裝置。經濟部智慧財產局員工消費合作社印^ 上述的硬碟子單元1 5 8最好與ALP G模組1 3 7是可分開的。在此配置下，當ALP G模組1 3 7使用其他子單元畤，硬碟便在離線時寫入演算樣式資料。特別是當半導體裝置在製造階段使用測試系統時，可有效地改良測試系統的測試效率。所以，在作爲硏究發展用途時，AL P G糢組1 3 7 可以利用一種儲存而非硬碟來產生演算樣式即時的事件資料。如上所述’因爲所有牽涉測試的信號都可藉由結合以事件爲基礎的測試器模組由事件時序資料來進行，演算樣式使用硬碟的事件資料可以在ALPG模組中完成。 -27 - 本纸張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 1332950^1 A7 B7 五、發明説明（25 ) 回頭參考圖7 A，也提供測試中記憶體裝置的測試結果資料給修補模組1 3 2。修補模組1 3 2預先設有有關實體結構的資料以及有關在測試中記憶體裝置使用多餘記憶體區的規則。所以，根據測試結果資料，修補模組1 3 2決定以多餘記憶體區的記憶體胞元來取代瑕疵記憶體胞元的修補演算式。如上文所述，典型的此類記憶體胞元的替換可藉由雷射脈衝或電信號切割測試中記憶體裝置的內部電路樣式來進行。當利用電信號來執行樣式切割時，藉由結合具有電流驅動器的修補模組1 3 2，本發明的測試系統可以同時達成測試中記憶體裝置的測試與修補。圖7B所示的半導體測試系統範例基本上與圖7A相同，然而有一些小差異。其中一個差異是記憶體測試記模組以及演算樣式產生器（ALPG)模組137經由諸如資料快取管線1 3 8的傳送物件來連接。此類使用事先控制技術的高速資料傳送諸如管線疊流（pipelining )與平行處理（ paralleling)爲所熟知的技藝。藉由適當設定管線138中階段（暫存器）的數量，從ALPG模組13 7至測試器模組1 3 5 的資料傳送速率可以大大地低於從測試器模組1 3 5至測試中裝置的速率。所以，可以以低成本建立ALPG模組137。另一個存在於ALPG模組137的差異包含作爲ALPG 模組1 3 7的子單元或 ALPG模組之場效可程式閘陣列（ FPGA) 139。將欲載入FPGA 139子單元的資料轉換成對應於FPGA格式的資料格式並寫入FPGA 139中。在前述的配置中，可以以低成本利用FPGA 139來產生裝-- (請先閲讀背面之注意事項再填寫本頁) 訂經濟部智慧財產局員工消費合作社印製本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -28 -

Ip雜罗Θ另有i正本頁 ¥曰 A7 B7 五、發明説明（26 ) 一種測試中記憶體裝置特有的演算樣式。例如，FPGA中的資料是以HDL (硬體敘述語言）寫成。圖7B進一步顯示用以產生演算樣式之來自ALPG模組137或FPGA 139的事件資料是根據RTL (暫存器傳送語言）模式的檔案1 4 1而產生。此類RTL模式檔案是半導體裝置的設計工程師使用測試台142所創造，其一般是利用HDL來敘述。如上所述，在本發明中，不像習知ALPG是爲所有種類的演算樣式而設計，特殊應用ALPG可僅爲用於記憶體測試之特殊的測試中記憶體裝置產生演算樣式。因此，可以建立出具有簡單結構及低成本的記憶體測試系統。再者，如上文所提及，當測試中記憶體裝置具有可修補的記憶體結構時，本發明的測試系統也可以藉由組合配置有修補模組132的測試夾具I27來完成記憶體修補處理。本發明之半導體測試系統的外觀範例顯示於圖1 〇中。在圖1 0的範例中，例如主電腦（主系統電腦）4 1是一個具有圖形使用者界面（GUI )的工作站。主電腦4 1的功能爲使用者界面以及控制整個測試系統操作的控制器。主電腦 41及測試系統的內部硬體是經由系統匯流排5 4 (圖4與圖 5 )連接。本發明之以事件爲基礎的測試系統並不需要樣式產生器及時序產生器，該兩者是用於習知半導體測試系統利用以週期爲基礎的槪念所形成。所以，藉由將所有的模組事件測試器安裝於測試頭(或測試主框）中，便可以大大地減少整個測試系統的實體尺寸。如上文所述’本發明的半導體記憶體測試系統利用 |裝-- (請先閱讀背面之注意事項再填寫本頁)

、^1T 經濟部智慧財產局員工消費合作社印製本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公楚） 29- Α7 Β7 I23S950 ^ !| · ι 4- 五、發明説明（27 ) ALPG模組，其僅用以產生特殊記憶體裝置或測試目的所需的演算樣式。因此，在本發明中，測試器模組及ALPG模組可以選擇性地形成多種組合以建立所欲之測試中記憶體裝置特有的低成本測試系統。在本發明的半導體記憶體測試系統中，功能模組設於測試夾具中，且電性連接於測試器模組及測試中裝置，根據所欲測試的裝置或所要的目的以其他測試夾具來取代。測試器模組包含複數個測試器板，在主電腦的控制下，每個測試器板提供測試樣式給對應的裝置接腳，並評估測試中裝置輸出的反應。在本發明之以事件爲基礎的記憶體測試系統中，專門用於特殊應用的功能模組安裝於測試夾具（接腳夾具）中。所以，測試系統可以達成測試中記憶體裝置之特有的功能及與測試結果相關的功能，諸如測試中記憶體裝置之記憶體胞元的修補。結果，根據測試中記憶體裝置藉由取代測試夾具，可以達成具有簡單結構且低成本的半導體記憶體測試系統。在本發明的半導體記憶體測試系統中，每個測試接腳皆能獨立操作。所以，兩個或多個測試接腳群組可在同時以平行方式執行不同裝置或裝置中之不同區塊的測試。因此，也可以在同時以平行方式測試晶片上系統之複數個不同的功能區塊（核心），諸如邏輯核心及記憶體核心。因爲本發明的半導體測試系統具有模組結構，便能隨意地根據所欲測試裝置的種類及測試目的來形成所想要的本紙張尺度適用中國國家標準（CNS ) A4規格（2]〇X 297公釐） -3〇- m· ml ftm nm nn· ........ il I I (請先閱讀背面之注意事項再填寫本頁) 訂-- 經濟部智慧財產局員工消費合作社印製 \ ΑΊ r__— · _ B7 五、發明説明（況）測試系統。再者，當大大地簡化用於測試系統的軟體時，以事件爲基礎的測試系統其所需硬體也大大地減少。因此，可以將不同容量與性能的測試器模組安裝在同一個測試系統中。再者，也大大地減少以事件爲基礎之測試系統的整個貫體尺寸’導致進一步的成本縮減，地面空間縮小及相關的成本節省。裝-- (請先閲讀背面之注意事項再填寫本頁)

經濟部智慧財產局員工消費合作社印製本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X 297公釐） _ 31 _

Claims

1232950 申請專利範圍附件2 :第9 0 1 0 8 4 6 9號專利申請案中文申請專利範圍替換本 (請先閲讀背面之注意事項再填寫本頁) 民國93年1 〇月27日修正 1 . 一種半導體測試系統，包含：兩個或多個不同性能或相同性能的測試器模組；用以針對測試中記憶體裝置產生演算樣式的演算樣式產生器（ALPG)模組；用以容納測試器模組及ALPG模組之隨意組合的測試系統主框；設在測試系統主框上，用以電性連接於測試器模組及測試中裝置的測試夾具；設在測試夾具上，用以裝配測試中裝置的性能板；及經由測試器匯流排，藉由通信於測試系統中的測試器模組以控制整個半導體測試系統之操作的主電腦。經濟部智慧財產局員工消費合作社印製 2.根據申請專利範圍第1項所述之半導體測試系統，其中當測試中裝置包含邏輯功能及記憶體功能時，複數個測試器模組包含用以邏輯測試的邏輯測試器模組及用以記憶體測試的記憶體測試器模組，以在同時以平行方式執行邏輯測試及記憶體測試。 3 .根據申請專利範圍第1項所述之半導體測試系統，進一步包含安裝於測試夾具中的功能模組，且其特別是用於測試中裝置之記憶體的功能。 4 ·根據申請專利範圍第3項所述之半導體測試系統，其中功能模組是一種記憶體修補模組，用以決定在記憶體中本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 1232950 ☆、申請專利範圍執行記憶體修補處理的修補演算式。 5 .根據申請專利範圍第1項所述之半導體測試系統，其中ALPG模組由場效可程式閘陣列（FPGA)所組成。 6. 根據申請專利範圍第2項所述之半導體測試系統，其中ALPG模組經由管線所組成的資料傳送物件傳送用以產生演算樣式的事件資料到記憶體測試器模組。 7. 根據申請專利範圍第1項所述之半導體測試系統，其中用以連接測試夾具與測試器模組的規格被標準化。 8 .根據申請專利範圍第1項所述之半導體測試系統，其中指派給測試器模組的測試器接腳數量是可變的。 9 ·根據申請專利範圍第1項所述之半導體測試系統，其中指派給測試器模組的測試器接腳數量是可變的，並由來自主電腦的位址資料管理此類測試接腳及修正的指派。 10.根據申請專利範圍第1項所述之半導體測試系統，其中每個測試器模組包含複數個事件測試器板，且每個事件測試器板皆指派給預定數量的測試接腳。 1 1 .根據申請專利範圍第1項所述之半導體測試系統，其中每個測試器模組包含一個內部控制器，其中內部控制器反應於主電腦的指令以便控制測試器模組產生測試樣式並評估測試中裝置輸出的信號。 1 2 .根據申請專利範圍第1 0項所述之半導體測試系統，其中每個測試器模組包含複數個事件測試器板，且每個事件測試器板包含一個內部控制器，其中內部控制器反應於主電腦的指令以便控制測試器模組產生測試樣式並評估測本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ 2 - 1 - ..... -= 1--卜| _ I · JT I I (請先閱讀背面之注意事項再填寫本頁) 、1Τ 經濟部智慧財產局員工消費合作社印製經濟部智慧財產局員工消費合作社印製 1232950 六、申請專利範圍試中裝置輸出的信號。 1 3 .根據申請專利範圍第1項所述之半導體測試系統，其中每個測試器模組包含複數個事件測試器板，且每個事件測試器板皆指派給一個測試接腳，其中每個事件測試器板包含：、控制器，其反應於主電腦的指令以便控制測試器模組產生測試樣式並評估測試中裝置輸出的信號；用以儲存每個事件之時序資料的事件記憶體；在控制器的控制下，用以提供位址資料給事件記憶體的位址序列器；根據事件記憶體的時序資料以產生測試樣式的物件；及驅動器/比較器’用以傳送測試樣式至測試中裝置之對應接腳並接收來自測試中裝置的反應輸出信號。 1 4. 一種半導體測試系統，包含：兩個或多個不同性能或相同性能的測試器模組；用以針對測試中裝置的記憶體產生演算樣式的演算樣式產生器（ALPG)模組；用以容納測試器模組及ALPG模組之隨意組合的測試系統主框； 5又在測δ式系統主框上’用以電性連接於測試器模組及測試中裝置的測試夾具；設在測試夾具中用以執行有關測試中裝置之記憶體屬性的功能模組；本紙張尺度適用中國國家摞準（CNS ) A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁)

1232950 >V A8 B8 C8 ,D8 Γ、申請專利範圍設在測試夾具上，用以裝配測試中裝置的性能板·，及經由測試器匯流排，藉由通信於測試系統中的測試器模組以控制整個半導體測試系統之操作的主電腦。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -4 - 本紙張尺度適用中國國家摞準（CNS ) A4規格（210 X 297公釐） 1232950 丨廠件3 Γ第9.01彳8469號專利申請案 ! 弋Γ:中交圖式替換頁 ;< · 9a撒2 I ' 民國93年

1232950 附件3b:第90108469號專利申請案中文圖式無劃線替換頁民國93年4月21曰呈/

π _

1232950 修ίΡ妹彳名A ^93. 1 Ώ η 年月曰

性能板 (DUT)