CN116069566A - 存储器转接板、存储器测试组件及测试方法 - Google Patents
存储器转接板、存储器测试组件及测试方法 Download PDFInfo
- Publication number
- CN116069566A CN116069566A CN202111273020.2A CN202111273020A CN116069566A CN 116069566 A CN116069566 A CN 116069566A CN 202111273020 A CN202111273020 A CN 202111273020A CN 116069566 A CN116069566 A CN 116069566A
- Authority
- CN
- China
- Prior art keywords
- memory
- test
- memory chip
- programmable
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 190
- 238000010998 test method Methods 0.000 title abstract description 6
- 238000006243 chemical reaction Methods 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims description 19
- 238000010586 diagram Methods 0.000 claims description 14
- 239000003990 capacitor Substances 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 230000008569 process Effects 0.000 description 14
- 230000003028 elevating effect Effects 0.000 description 6
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 3
- 102100021568 B-cell scaffold protein with ankyrin repeats Human genes 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 101000971155 Homo sapiens B-cell scaffold protein with ankyrin repeats Proteins 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- RNFJDJUURJAICM-UHFFFAOYSA-N 2,2,4,4,6,6-hexaphenoxy-1,3,5-triaza-2$l^{5},4$l^{5},6$l^{5}-triphosphacyclohexa-1,3,5-triene Chemical compound N=1P(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP=1(OC=1C=CC=CC=1)OC1=CC=CC=C1 RNFJDJUURJAICM-UHFFFAOYSA-N 0.000 description 1
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 1
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000003063 flame retardant Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2284—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本公开是关于一种存储器转接板、存储器测试组件及存储器测试方法，涉及集成电路技术领域。该存储器转接板包括：线路板和设置在线路板上的存储器芯片测试座、电源转换模块和开关单元；其中，存储器芯片测试座用于安装存储器芯片；电源转换模块用于为存储器芯片提供电源；开关单元用于连通存储器芯片和可编程板卡，可编程板卡用于控制存储器芯片执行测试指令。本公开可以依照测试指令对存储器芯片进行测试。
Description
技术领域
本公开涉及集成电路技术领域，具体而言，涉及一种存储器转接板、存储器测试组件及存储器测试方法。
背景技术
存储器测试模式是在芯片流片完成后访问设计阶段定义好的DFT(Design ForTest)寄存器的模式，可以更改存储器芯片内部的部分电源电压、I/O时序等，从而提高存储器芯片调试的效率。
现有的通过CPU主板进入DRAM(Dynamic Random Access Memory，动态随机存储器)芯片的测试模式中，对于一些测试指令，例如不满足JEDEC(Joint Electron DeviceEngineering Council，电子器件工程联合委员会)规范的测试指令，CPU主板无法识别并控制完成存储器的测试。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种存储器转接板、存储器测试组件及存储器测试方法，进而至少在一定程度上克服无法依照测试指令对DRAM芯片进行测试的问题。
本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。
根据本公开的第一方面，提供一种存储器转接板，包括：线路板和设置在所述线路板上的存储器芯片测试座、电源转换模块和开关单元；其中，所述存储器芯片测试座用于安装存储器芯片；所述电源转换模块用于为所述存储器芯片提供电源；所述开关单元用于连通所述存储器芯片和可编程板卡，所述可编程板卡用于控制所述存储器芯片执行测试指令。
在一种可选的示例性实施方式中，所述可编程板卡用于，在所述存储器芯片复位后，根据所述测试指令，控制所述开关单元连通所述存储器芯片和所述可编程板卡。
在一种可选的示例性实施方式中，所述可编程板卡用于，将所述测试指令转换为测试信息，并从预设时序图中提取出所述测试信息对应的波形信号，在命令时钟的下降沿将所述波形信号输入至所述存储器芯片；所述存储器芯片用于根据所述波形信号进行测试。
在一种可选的示例性实施方式中，所述测试指令和所述测试信息均与所述命令时钟的下降沿对应。
在一种可选的示例性实施方式中，所述测试信息包括：控制信号、阵列信号和地址信号。
在一种可选的示例性实施方式中，所述可编程板卡包括：可编程芯片和与所述可编程芯片连接的外围电路、接口单元、存储单元及供电单元，所述接口单元与所述开关单元连接。
在一种可选的示例性实施方式中，所述存储单元包括随机存取存储器，所述随机存取存储器用于存储所述预设时序图。
在一种可选的示例性实施方式中，所述外围电路包括：时钟电路，用于为所述可编程板卡提供工作时钟；第一复位电路，用于触发所述可编程芯片逻辑复位。
在一种可选的示例性实施方式中，所述电源转换模块还包括第二复位电路，所述第二复位电路用于为所述存储器芯片提供复位信号。
在一种可选的示例性实施方式中，所述第二复位电路包括串联的电阻和电容。
在一种可选的示例性实施方式中，所述电源转换模块用于，在为所述存储器芯片供电预设时间后，发送所述复位信号以使所述存储器芯片复位。
在一种可选的示例性实施方式中，所述存储器芯片通过线缆与所述开关单元连接。
在一种可选的示例性实施方式中，所述开关单元为高速切换开关，所述高速切换开关的切换速度大于或等于4Gbps。
在一种可选的示例性实施方式中，还包括：垫高板，设置在所述线路板的底部。
在一种可选的示例性实施方式中，所述可编程板卡为FPGA板卡或CPLD板卡。
根据本公开的第二方面，提供一种存储器测试组件，包括：系统平台主板；上述的存储器转接板，所述存储器转接板集成在所述系统平台主板上，所述存储器转接板的开关单元与所述系统平台主板连接；可编程板卡，与所述开关单元连接，所述可编程板卡用于控制存储器芯片执行测试指令。
在一种可选的示例性实施方式中，所述开关单元为可切换开关单元，用于在所述系统平台主板和所述可编程板卡之间进行电信号切换。
在一种可选的示例性实施方式中，所述系统平台主板包括：CPU、CPU接口单元和CPU存储单元；其中，所述CPU存储单元和所述CPU分别与所述CPU接口单元连接，所述CPU接口单元与所述开关单元连接。
根据本公开的第三方面，提供一种存储器测试方法，用于上述的存储器测试组件，所述方法包括：断开存储器芯片与系统平台主板的连接；通过存储器转接板中的电源转换模块为存储器芯片供电；在供电预设时间后，发送复位信号以使所述存储器芯片复位；将所述存储器芯片与可编程板卡连通，通过所述可编程板卡控制所述存储器芯片进入测试模式，执行测试指令；完成测试后，将所述可编程板卡断电，将所述存储器芯片与所述系统平台主板连通。
在一种可选的示例性实施方式中，通过所述可编程板卡控制所述存储器芯片进入测试模式包括：通过程序将所述测试指令写入所述可编程板卡；通过所述可编程板卡将所述测试指令转换为测试信息，并从预设时序图中提取出所述测试信息对应的波形信号，在命令时钟的下降沿将所述波形信号输入至所述存储器芯片；控制所述存储器芯片根据所述波形信号进行测试。
根据本示例实施例中的存储器转接板，一方面，通过设置存储器芯片测试座可以实现存储器芯片的可拆卸连接，存储器转接板中的电源转换模块可以为存储器芯片提供电源，从而可以满足存储器芯片测试过程中的独立供电，便于将存储器芯片的测试过程完全独立于终端设备来进行，不会受到终端系统平台掉电的影响，应用范围更广，调试更便利。另一方面，还可以将存储器转接板设置在终端设备的系统平台主板上，以便于根据系统平台主板的实际情况尽快找到并分析存储器芯片存在的问题，达到测试的目的。另一方面，该存储器转接板可以连接可编程板卡，通过可编程板卡可以依照用户自定义的测试指令，例如非常规测试指令控制存储器芯片执行测试指令，从而可以扩大存储器芯片的测试范围，最大限度地满足用户需求。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1示意性示出了根据本公开的示例性实施方式的一个存储器转接板的结构示意图；
图2示意性示出了根据本公开的示例性实施方式的存储器转接板的侧视图；
图3示意性示出了根据本公开的示例性实施方式的一种可编程板卡对测试指令进行转换的示意图；
图4示意性示出了根据本公开的示例性实施方式的一种测试信息和波形信号的对应关系示意图；
图5示意性示出了根据本公开的示例性实施方式的一种存储器测试组件的结构示意图；
图6示意性示出了根据本公开的示例性实施方式的一种存储器测试方法的流程示意图。
附图标记说明：
100-存储器转接板；110-线路板；120-存储器芯片测试座；130-电源转换模块；140-开关单元；150-垫高板；310-可编程板卡；320-存储器芯片；500-存储器测试组件；510-系统平台主板。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免模糊本公开的各方面。
附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个软件硬化的模块中实现这些功能实体或功能实体的一部分，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
存储器测试模式是一种原厂才能访问的超级模式，通常不开放给用户使用。例如，在DRAM芯片流片封装完成后，可以通过进入DRAM芯片测试模式访问并修改DRAM芯片内部的DFT(Design For Test)寄存器，从而更改DRAM芯片内部的部分电源电压、I/O时序以及可供调试用的接口参数等。这有利于提高DRAM芯片调试的效率，加快定位错误，使整个DRAM芯片测试流程快速收敛。
对于传统的进入DRAM芯片测试模式的方式，例如，ATE机台和CPU主板等方式中，均不适合在用户系统平台上使用，并且一旦用户系统平台掉电或复位，之前在测试模式里完成的设置均会丢失。通过CPU主板对存储器进行测试的过程中，需要拥有完整的CPU主板底层代码以及能正确修改存储器的PHY(Physical，物理层)的控制代码，成本过高。而且，存储器测试模式的测试指令有部分不能够被直接解码，例如是不满足JEDEC规范的测试指令，即不属于JEDEC规范中定义的非常规测试指令，对于这部分测试指令CPU主板不能实现。例如，对于DRAM芯片而言，在测试模式下，DRAM芯片对外输出的信息通常使用DQ管脚来实现，没有DQS信号的跳变。这就导致了使用CPU主板进入DRAM芯片测试模式后不能进行读取芯片ID等操作。
基于此，本公开的示例性实施方式提供了一种存储器转接板，参照图1和图2，示出了根据本公开的示例性实施方式的一种存储器转接板的结构示意图。如图1所示，本示例性实施方式提供的存储器转接板100用于辅助存储器芯片的测试，其中，该存储器转接板100包括：线路板110和设置在线路板110上的存储器芯片测试座120、电源转换模块130和开关单元140；其中，
存储器芯片测试座120主要用于安装存储器芯片；电源转换模块130主要用于为存储器芯片提供电源。在实际应用中，电源转换模块130可以将供电电源转换成存储器芯片所需要的所有电源，以满足存储器芯片的需求。即，电源转换模块130可以将供电电源转换成不同电压VDDx大小的电源，提供给存储器芯片。以LPDDR4X(Low Power Double Data Rate4)的DRAM芯片为例，电源转换模块130可以转换出VDD1(1.8V)、VDD2(1.1V)和VDDQ(0.6V)等多个电压VDDX，以提供给LPDDR4X芯片供电。
本公开示例性实施方式中，开关单元140可以用于连通存储器芯片和可编程板卡，其中，相对于存储器转接板100而言，可编程板卡是一种外接设备，在需要对存储器芯片进行测试的时候，可以将可编程板卡接入到存储器转接板100上，通过开关单元140与存储器芯片连接，可编程板卡可以用于控制存储器芯片执行测试指令。
在实际应用中，可编程板卡可以是FPGA(Field Programmable Gate Array，现场可编程门阵列)板卡，也可以是CPLD(Complex Programmable logic device，复杂可编程逻辑器件)板卡等。可编程板卡属于专用集成电路中的一种半定制电路，是可编程的逻辑列阵，可编程板卡中的可编程芯片可以接收代码的写入，并输出相应的测试指令信息给存储器芯片。
本公开示例性实施方式提供的可编程板卡，除过可以实现测试指令的写入之外，还可以将测试指令转换成存储器芯片可以识别的波形信号，以便于存储器芯片执行相应的测试指令。
在实际应用中，当需要对手机或电脑等终端上的存储器芯片进行测试时，可以将存储器芯片取下来，再安装到存储器芯片测试座上。之后，可以通过电源转换模块130为存储器芯片供电，供电预设时间后，可以通过复位信号使存储器芯片复位，也就是说，电源转换模块130在为存储器芯片供电预设时间后，可以发送复位信号以使存储器芯片复位。在存储器芯片复位后，可编程板卡则可以根据测试指令，例如，通过代码写入的测试指令，控制开关单元连通存储器芯片和可编程板卡。
本公开示例性实施方式中，可编程板卡可以将上述测试指令转换为测试信息。其中，测试信息可以包括控制信号、阵列信号和地址信号。以测试指令为“将BANK1中0010地址中的0信号改为1信号”为例，可编程板卡在接收到上述指令后，会将该测试指令转换为控制信号“将0信号改为1信号”、阵列信号“BANK1”及地址信号“0010”等测试信息。
接着，可编程板卡可以根据预先所存储的预设时序图，从该预设时序图中提取出上述测试信息对应的波形信号，再将该波形信号输入至存储器芯片，存储器芯片可以根据该波形信号进行测试，并执行上述的修改等测试任务。参照图3，示出了可编程板卡310对测试指令进行转换的示意图，其中，可编程板卡310将测试指令转换为控制信号、阵列信号和地址信号之后，提取出控制信号、阵列信号和地址信号对应的波形信号，再将该波形信号输入至存储器芯片320，供存储器芯片320测试用。
参照图4，示出了本公开示例性实施方式中一种测试信息和波形信号的对应关系示意图。以地址信号为例，图4中，测试指令Command和地址信号Address均与命令时钟CK_t的下降沿对应，可编程板卡310在命令时钟的下降沿将波形信号输入至存储器芯片320。通过将地址信号等测试信息及测试指令与命令时钟的下降沿对应，可以实现命令的自定义，例如用户可以根据自身需要设置不属于JEDEC规范中定义的非常规测试指令，从而借助于可编程板卡310将非常规测试指令转化为存储器芯片可以识别的波形信号，从而实现存储器芯片320对非常规测试指令的执行，当然也可以利用本公开实施例定义满足JEDEC规范的测试指令，并加以执行。此处的测试可以是访问并修改存储器芯片310内部的DFT寄存器，也就是需要控制存储器芯片320进入测试模式并修改DFT寄存器中的值，以使存储器芯片320具有更好的性能。
图4中，MRS指的是状态寄存器到通用寄存器的传送指令，通过MRS(ModeRegister)指令可以控制DRAM进入测试模式，从而对DFT寄存器设定数值。在实际应用中，MRS指令可以是协议里的MRW(Mode Register Write)命令的组合，通过为组合里的每个MRW设定特定值，可以根据特定值进入测试模式执行测试过程。DES是中间的空闲状态，未使用任何命令。CKE则是时钟使能信号。一般，输入信号的逻辑状态都需要通过CK_t的上升沿采样确定，本公开示例性实施方式通过将测试指令与CK_t的下降沿对应，可以实现对非常规测试指令的执行。
在实际应用中，上述的预设时间可以根据实际情况设置，只要所提供的电量满足存储器芯片复位重启即可，本公开示例性实施方式对于预设时间的大小不作特殊限定。上述的复位信号可以由电源转换模块130产生，具体的可以是在电源转换模块130中设置第二复位电路，通过该第二复位电路用于为存储器芯片320提供复位信号。
在实际应用中，第二复位电路可以包括串联的电阻和电容，上电瞬间对电容充电，电容相当于短路，把连接电容端的电阻拉高或拉低，充电完成，电容端开路，完成一个复位过程。
参照图4，本公开示例性实施方式中，可编程板卡310可以包括：可编程芯片和与可编程芯片连接的外围电路、接口单元、存储单元及供电单元，其中的接口单元与开关单元140连接。可编程芯片用于编程信息的输入输出，外围电路则可以包括时钟电路和第一复位电路，其中的时钟电路可以用于为可编程板卡提供工作时钟；第一复位电路可以用于触发可编程芯片逻辑复位，第一复位电路的内部结构可以参照第二复位电路，此处不再赘述。
在本公开的示例性实施方式中，可编程板卡310与存储器转接板100的连接可以通过接口单元与开关单元140的连接来实现，可编程板卡310的接口单元与开关单元140的一个连接端连接，通过可编程板卡310可以控制接口单元与开关单元140的连通或断开。
本公开示例性实施方式中，可编程板卡310中的存储单元可以包括随机存取存储器，该随机存取存储器可以用于存储预设时序图，以便于可编程芯片通过随机存取存储器调取调用预设时序图，所述随机存取存储器例如可以使用FIFO(First Input FirstOutput，先进先出)存储器。
在实际应用中，无论是FPGA板卡，还是CPLD板卡，均具有布线资源丰富，可重复编程和集成度高等特点，可以满足本公开实施例中对存储器转接板100的需求，并且还可以降低成本。
在实际应用中，存储器芯片320、可编程板卡310与开关单元140的连接，均可以通过线缆来实现，并且还可以通过在线缆上设置可插拔插口，实现存储器芯片320与开关单元140的可拆卸连接，及可编程板卡310与开关单元140的可拆卸连接。另外，存储器芯片320与开关单元140的连接还可以通过存储器芯片测试座120与开关单元140的连接来实现，存储器芯片320可以在安装至存储器芯片测试座120之后即可实现与存储器芯片测试座120的电连接，从而可以实现存储器芯片320与开关单元140的连接。其中，存储器芯片测试座120与开关单元140的连接可以通过线路板110上的线路实现固定电连接，从而可以减少反复拆卸带来的损坏。
在存储器为DRAM等具有高速接口的存储器件时，开关单元140可以为高速切换开关，以满足速度的匹配需求。在一种可选的示例性实施方式中，高速切换开关140的切换速度可以大于或等于4Gbps。在实际应用中，还可以根据实际需要调整高速切换开关的切换速度，本公开实施例并不以此为限。
在实际应用中，参照图2，本公开实施例提供的存储器转接板100的底部还可以设置垫高板150，具体该垫高板150可以设置在线路板110的底部，即与设置存储器芯片测试座120相对的一面，通过垫高板150可以垫高存储器转接板100，避免在将存储器转接板100安装在终端设备的系统平台主板上时，与周围的元器件发生干涉。
根据本示例实施例中的存储器转接板，一方面，通过设置存储器芯片测试座120可以实现存储器芯片320的可拆卸连接，存储器转接板100中的电源转换模块130可以为存储器芯片320提供电源，从而可以满足存储器芯片320测试过程中的独立供电，便于将存储器芯片320的测试过程完全独立于终端设备来进行，不会受到终端系统平台掉电的影响，应用范围更广，调试更便利。另一方面，还可以将存储器转接板100设置在终端设备的系统平台主板上，以便于根据系统平台主板的实际情况尽快找到并分析存储器芯片320存在的问题，达到测试的目的。另一方面，该存储器转接板100可以连接可编程板卡310，通过可编程板卡310可以依照非常规测试指令控制存储器芯片320执行测试指令，从而可以扩大存储器芯片320的测试范围，最大限度地满足用户需求。
本公开的示例性实施方式中还提供了一种存储器测试组件。参照图5，示出了根据本公开的示例性实施方式的一种存储器测试组件的结构示意图。如图5所示，本示例性实施方式提供的存储器测试组件500包括：系统平台主板510、可编程板卡310和上述的存储器转接板100。其中，系统平台主板510可以是手机、电脑等具有存储器的电子设备的主板。存储器转接板100集成在系统平台主板510上，存储器转接板100的开关单元140与系统平台主板510连接；可编程板卡310与存储器转接板100的开关单元140连接，可编程板卡310可以用于控制存储器芯片320执行测试指令。
在本公开的示例性实施方式提供的存储器测试组件中，上述的开关单元140需要是可切换开关单元，以便于在系统平台主板510和可编程板卡310之间进行电信号切换。具体可以是在外接了可编程板卡310时，将存储器芯片320中的时钟信号、地址信号和控制信号切换至可编程板卡310；在没有外接可编程板卡310时，可以将存储器芯片320中的时钟信号、地址信号和控制信号切换至系统平台主板510。
在实际应用中，可切换开关单元可以是单刀双掷开关，还可以是其他类型的开关，只要能实现连接切换即可，本公开示例性实施方式对此不作特殊限定。
本公开的一种示例性实施方式中，还可以根据测试指令的类型来控制开关单元140切换连接。在测试指令例如为满足JEDEC规范的常规测试指令时，可以切换开关单元140连通存储器芯片320和系统平台主板510，通过系统平台主板510控制存储器芯片320执行测试指令；在测试指令例如为不满足JEDEC规范的非常规测试指令时，可以切换开关单元140连通存储器芯片320和可编程板卡310，通过可编程板卡310控制存储器芯片320执行非常规测试指令。具体的执行方式可以参考上述实施方式，此处不再赘述。
在实际应用中，上述的系统平台主板510可以包括CPU、CPU接口单元和CPU存储单元，其中，CPU存储单元和CPU分别与CPU接口单元连接，CPU接口单元则与开关单元140连接，从而实现存储器转接板100与系统平台主板510的连接。
在具体的存储器转接板100与系统平台主板510的结构连接过程中，可以通过将存储器转接板100的垫高板150固定在系统平台主板510上，具体可以是将垫高板150固定在系统平台主板510上存储器芯片320的封装处，便于模拟存储器芯片320的实际情况，有利于分析系统平台主板510上的存储器芯片320的问题。
在实际应用中，将垫高板150固定在系统平台主板510上的方式可以有多种，例如，焊接的方式或者胶粘的方式等，本公开示例性实施方式对此不作特殊限定。
由于垫高板150所在的位置是存储器芯片320所在的系统平台主板510上的位置，因此，可以参照存储器芯片320的尺寸来设计垫高板510的尺寸，例如，垫高板510的横截面尺寸与存储器芯片320的横截面尺寸相同，垫高板510的高度大于或等于存储器芯片320的厚度，例如，垫高板510的高度可以是1.5-2.5mm，本示例性实施方式对此不做具体限定。
在本公开的示例性实施方式中，垫高板510可以是环氧板、环氧树脂板、溴化环氧树脂板、玻璃纤维板、玻纤板、柔性线路板补强板、阻燃绝缘板、环氧玻璃布板、环氧玻璃布层压板、线路板钻孔垫板等中的一种。
根据本示例实施例中的存储器测试组件，一方面，通过存储器转接板100来连接系统平台主板510和可编程板卡310，通过可编程板卡310可以控制存储器芯片320执行测试指令，例如非常规测试指令，从而可以扩大存储器芯片的测试范围，最大限度地满足用户需求。另一方面，存储器转接板100中的电源转换模块130可以为存储器芯片320提供独立的电源，从而可以满足存储器芯片320测试过程中的独立供电，便于将存储器芯片320的测试过程完全独立于终端设备来进行，不会受到终端系统平台掉电的影响，应用范围更广，调试更便利。另一方面，通过将存储器转接板100设置在终端设备的系统平台主板510上，以便于根据系统平台主板510的实际情况尽快找到并分析存储器芯片320存在的问题，达到测试的目的。
本公开的示例性实施方式中还提供了一种存储器测试方法。参照图6，示出了根据本公开的示例性实施方式的一种存储器测试方法的流程示意图。如图6所示，该存储器测试方法用于上述的存储器测试组件。该存储器测试方法具体可以包括以下步骤：
步骤S610，断开存储器芯片与系统平台主板的连接；
步骤S620，通过存储器转接板中的电源转换模块为存储器芯片供电；
步骤S630，在供电预设时间后，发送复位信号以使存储器芯片复位；
步骤S640，将存储器芯片与可编程板卡连接，通过可编程板卡控制存储器芯片进入测试模式，执行测试指令；
步骤S650，完成测试后，将可编程板卡断电，将存储器芯片与系统平台主板连通。
在测试开始前，如果系统平台主板正在运行，可以将系统平台主板切换至休眠状态或断电状态。接着，通过存储器转接板中的电源转换模块为存储器芯片供电；在供电预设时间后，通过电源转换模块发送复位信号以使存储器芯片复位；然后，为可编程板卡上电，控制开关单元切换开关，将存储器芯片与可编程板卡连通。
本公开示例性实施方式中，可以通过程序写入的方式，将测试指令写入至可编程板卡，再由可编程板卡将测试指令转换为测试信息，并从预设时序图中提取出测试信息对应的波形信号，在命令时钟的下降沿将波形信号输入至存储器芯片；最后，控制存储器芯片根据波形信号进行测试，以修改DFT寄存器中的值。具体的测试指令转换和波形信号的提取可参照前述实施方式，此处不再赘述。
在测试完成后，如果系统平台主板未上电，则给系统平台主板上电正常运行；如果系统平台主板已上电且处于休眠状态，则退出休眠状态恢复运行。此时在存储器芯片测试模式中进行的修改将在系统平台主板上生效。
根据本示例性实施方式中的存储器测试方法，一方面，通过存储器转接板来连接系统平台主板和可编程板卡，通过可编程板卡可以写入测试指令，并控制存储器芯片执行，例如非常规测试指令，从而可以扩大存储器芯片的测试范围，最大限度地满足用户需求。另一方面，存储器转接板中的电源转换模块可以为存储器芯片提供独立的电源，从而可以满足存储器芯片测试过程中的独立供电，便于将存储器芯片的测试过程完全独立于终端设备来进行，不会受到终端系统平台掉电的影响，应用范围更广，调试更便利。另一方面，通过将存储器转接板设置在终端设备的系统平台主板上，以便于根据系统平台主板的实际情况尽快找到并分析存储器芯片存在的问题，达到测试的目的；另一方面，在测试过程中，即使系统平台主板掉电，也不会影响测试过程中的修改，保证了测试修改过程的顺利进行，从而提高了测试指令执行的效率。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限定。
Claims (20)
1.一种存储器转接板，其特征在于，包括：线路板和设置在所述线路板上的存储器芯片测试座、电源转换模块和开关单元；其中，
所述存储器芯片测试座用于安装存储器芯片；
所述电源转换模块用于为所述存储器芯片提供电源；
所述开关单元用于连通所述存储器芯片和可编程板卡，所述可编程板卡用于控制所述存储器芯片执行测试指令。
2.根据权利要求1所述的存储器转接板，其特征在于，所述可编程板卡用于，在所述存储器芯片复位后，根据所述测试指令，控制所述开关单元连通所述存储器芯片和所述可编程板卡。
3.根据权利要求2所述的存储器转接板，其特征在于，所述可编程板卡用于，将所述测试指令转换为测试信息，并从预设时序图中提取出所述测试信息对应的波形信号，在命令时钟的下降沿将所述波形信号输入至所述存储器芯片；
所述存储器芯片用于根据所述波形信号进行测试。
4.根据权利要求3所述的存储器转接板，其特征在于，所述测试指令和所述测试信息均与所述命令时钟的下降沿对应。
5.根据权利要求3所述的存储器转接板，其特征在于，所述测试信息包括：控制信号、阵列信号和地址信号。
6.根据权利要求3所述的存储器转接板，其特征在于，所述可编程板卡包括：可编程芯片和与所述可编程芯片连接的外围电路、接口单元、存储单元及供电单元，所述接口单元与所述开关单元连接。
7.根据权利要求6所述的存储器转接板，其特征在于，所述存储单元包括随机存取存储器，所述随机存取存储器用于存储所述预设时序图。
8.根据权利要求6所述的存储器转接板，其特征在于，所述外围电路包括：
时钟电路，用于为所述可编程板卡提供工作时钟；
第一复位电路，用于触发所述可编程芯片逻辑复位。
9.根据权利要求1所述的存储器转接板，其特征在于，所述电源转换模块还包括第二复位电路，所述第二复位电路用于为所述存储器芯片提供复位信号。
10.根据权利要求9所述的存储器转接板，其特征在于，所述第二复位电路包括串联的电阻和电容。
11.根据权利要求9所述的存储器转接板，其特征在于，所述电源转换模块用于，在为所述存储器芯片供电预设时间后，发送所述复位信号以使所述存储器芯片复位。
12.根据权利要求1所述的存储器转接板，其特征在于，所述存储器芯片通过线缆与所述开关单元连接。
13.根据权利要求1所述的存储器转接板，其特征在于，所述开关单元为高速切换开关，所述高速切换开关的切换速度大于或等于4Gbps。
14.根据权利要求1所述的存储器转接板，其特征在于，还包括：
垫高板，设置在所述线路板的底部。
15.根据权利要求1-14中任一项所述的存储器转接板，其特征在于，所述可编程板卡为FPGA板卡或CPLD板卡。
16.一种存储器测试组件，其特征在于，包括：
系统平台主板；
如权利要求1-15中任一项所述的存储器转接板，所述存储器转接板集成在所述系统平台主板上，所述存储器转接板的开关单元与所述系统平台主板连接；
可编程板卡，与所述开关单元连接，所述可编程板卡用于控制存储器芯片执行测试指令。
17.根据权利要求16所述的存储器测试组件，其特征在于，所述开关单元为可切换开关单元，用于在所述系统平台主板和所述可编程板卡之间进行电信号切换。
18.根据权利要求16或17所述的存储器测试组件，其特征在于，所述系统平台主板包括：CPU、CPU接口单元和CPU存储单元；其中，
所述CPU存储单元和所述CPU分别与所述CPU接口单元连接，所述CPU接口单元与所述开关单元连接。
19.一种存储器测试方法，用于如权利要求16-18中任一项所述的存储器测试组件，其特征在于，所述方法包括：
断开存储器芯片与系统平台主板的连接；
通过存储器转接板中的电源转换模块为存储器芯片供电；
在供电预设时间后，发送复位信号以使所述存储器芯片复位；
将所述存储器芯片与可编程板卡连通，通过所述可编程板卡控制所述存储器芯片进入测试模式，执行测试指令；
完成测试后，将所述可编程板卡断电，将所述存储器芯片与所述系统平台主板连通。
20.根据权利要求19所述的存储器测试方法，其特征在于，通过所述可编程板卡控制所述存储器芯片进入测试模式包括：
通过程序将所述测试指令写入所述可编程板卡；
通过所述可编程板卡将所述测试指令转换为测试信息，并从预设时序图中提取出所述测试信息对应的波形信号，在命令时钟的下降沿将所述波形信号输入至所述存储器芯片；
控制所述存储器芯片根据所述波形信号进行测试。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111273020.2A CN116069566A (zh) | 2021-10-29 | 2021-10-29 | 存储器转接板、存储器测试组件及测试方法 |
| PCT/CN2022/089327 WO2023071098A1 (zh) | 2021-10-29 | 2022-04-26 | 存储器转接板、存储器测试组件及测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111273020.2A CN116069566A (zh) | 2021-10-29 | 2021-10-29 | 存储器转接板、存储器测试组件及测试方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116069566A true CN116069566A (zh) | 2023-05-05 |
Family
ID=86159048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111273020.2A Pending CN116069566A (zh) | 2021-10-29 | 2021-10-29 | 存储器转接板、存储器测试组件及测试方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN116069566A (zh) |
| WO (1) | WO2023071098A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6351827B1 (en) * | 1998-04-08 | 2002-02-26 | Kingston Technology Co. | Voltage and clock margin testing of memory-modules using an adapter board mounted to a PC motherboard |
| US6314034B1 (en) * | 2000-04-14 | 2001-11-06 | Advantest Corp. | Application specific event based semiconductor memory test system |
| DE10344877B3 (de) * | 2003-09-26 | 2004-12-30 | Infineon Technologies Ag | Vorrichtung zum Testen eines Speichermoduls |
| US7272774B2 (en) * | 2004-04-16 | 2007-09-18 | Kingston Technology Corp. | Extender card for testing error-correction-code (ECC) storage area on memory modules |
| CN112614535B (zh) * | 2020-12-09 | 2024-05-07 | 北京时代民芯科技有限公司 | 一种相控阵雷达驱动控制电路内嵌eeprom存储器自动化测试装置 |
-
2021
- 2021-10-29 CN CN202111273020.2A patent/CN116069566A/zh active Pending
-
2022
- 2022-04-26 WO PCT/CN2022/089327 patent/WO2023071098A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023071098A9 (zh) | 2023-06-22 |
| WO2023071098A1 (zh) | 2023-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN202872406U (zh) | 一种接口复用电路及移动终端 | |
| TWI494863B (zh) | 雙介面讀卡機模塊 | |
| CN102856933A (zh) | Usb充电电路 | |
| CN108009062A (zh) | 一种企业级ssd系统掉电功能测试方法、装置及系统 | |
| CN101359247A (zh) | 主机板电源适配电路 | |
| CN204790996U (zh) | 复用总线的cpu和fpga组合电路 | |
| CN116069566A (zh) | 存储器转接板、存储器测试组件及测试方法 | |
| US20070001017A1 (en) | Reduced complexity multifunction expansion card and method of operating the same | |
| CN215576596U (zh) | 一种系统管理总线和电源管理总线的连接电路及主板 | |
| US20110258492A1 (en) | Device for testing serial interface | |
| CN101430926B (zh) | 存储器重设装置 | |
| KR100606750B1 (ko) | 휴대 전화기용 프로그램 다운로딩 장치 | |
| CN216847896U (zh) | 一种验证emmc芯片性能的夹具 | |
| CN101436096B (zh) | 核心电压控制装置 | |
| CN111459875A (zh) | 一种mcu处理器及其封装方法 | |
| CN218524823U (zh) | 电源芯片的ft测试系统 | |
| CN220305792U (zh) | 一种转接结构及验证系统 | |
| CN215339946U (zh) | 接口电路及电子设备 | |
| CN215496017U (zh) | 一种固态硬盘的供电装置及电子设备 | |
| CN216527080U (zh) | 中央处理器、处理器模块以及电子设备 | |
| TWI830608B (zh) | 通用介面系統及其控制方法 | |
| CN221078871U (zh) | 一种基于j750ex-hd的jdspf28335型数字信号处理器电路的测试装置 | |
| CN220730805U (zh) | Ai扩展卡和服务器 | |
| US7006389B2 (en) | Voltage translator for multiple voltage operations | |
| CN211087224U (zh) | 一种主板及计算机设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |