TWI232465B - Non-volatile semiconductor memory device - Google Patents
Non-volatile semiconductor memory device Download PDFInfo
- Publication number
- TWI232465B TWI232465B TW090125648A TW90125648A TWI232465B TW I232465 B TWI232465 B TW I232465B TW 090125648 A TW090125648 A TW 090125648A TW 90125648 A TW90125648 A TW 90125648A TW I232465 B TWI232465 B TW I232465B
- Authority
- TW
- Taiwan
- Prior art keywords
- current
- node
- voltage
- voltage conversion
- circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Description
1232465 五、發明說明(1) [發明背景] [發明領域] 本發明涉及非揮發性半導體記憶裝置,尤其涉及非揮發 性記憶單元資料感測用的結構。 [背景技術說明] 習知非揮發性半導體記憶裝置,基本上用差動放大器進 行資料的感測。 現參照圖1 2說明已有非揮發性半導體記憶裝置中資料感 測用的感測放大器結構。將作為感測物件的記憶單元記為 陣列單元6 a ’將檢測陣列單元6 a的資料用的參考單元記為 參考單元6b。 陣列單兀6a通過Y閘(NMOS電晶體)4a、5a連接電流檢測 部3a,參考單元6b通過Y閘(NM0S電晶體)4b、讣連接電流 檢測部3 b。 包含電流檢測部3a、Y閘4a和5a以及陣列單元6a在一
起,統記為丽置感測放大器部丨a。包含電流檢測部3 b、Y 閘4b和5b以及參考單元6b在内,統記為前置感測放大器部 1 b 〇 電流檢測部3a包含PMOS電晶體P1和P2以及NMOS電晶體N1 和N2。電晶體P2與N2串聯在接收電源電壓Vcc的電源節點 與接收接地電壓的節點GND之間。電晶體P2的閘極接收控 制啟動/非啟動的允動信號E,電晶體N2的閘極連接節點 Z1。 ·、、 電晶體P1與N1串聯在電源節點與節點以之間,電晶體…
\\312\2d-code\91-01\90125648.ptd
第4頁 1232465 五、發明說明(2) 的閘極連接 啟動驅動 通,從而將 陣列單元6a 電流檢測 和N4。電晶 點G N D之間, 閘極連接節 電晶體P3 的閘極連接 啟動驅動 通’從而將 雖然記述 要素不受此 由電流檢 P1和連接構 體N5。將電 該閘極的節 流通的檢測 由電流檢 P3和連接構 N6。將電晶 極的節點也 檢測電流。 電晶體P2與N2的連接節點。 陣列f元6a的閘極的字線飢,使γ閘切、5a導 陣列單元6a的汲極連接到電流檢測部“(選擇 )° 部3b包含PMOS電晶體P3和以以及NM〇s電晶體N3 妝P4與N4串聯在接收電源電壓的電源節點與節 >電晶體P4的閘極接收允動信號E,電晶體 點Z 3。 與N3串聯在電源節點與節點Z3之間,電晶體㈣ 電晶體P 4與N 4的連接節點。 f考單元6b的閘極的字線VWL,使γ閘4b、5b導 參考單元6b的汲極連接到電流檢測部3b。 由兩級NMOS電晶體組成的γ閘,但級數和组 限制。 測部3a檢測出的陣列單元6a的電流通過電晶體 成的電流鏡7a的PMOS電晶體P5,傳給NMOS二極 晶體P1和P5的閘極接收的信號記為22,將連接 ”、、占也5己為Z 2。元件編號I c e 1 ;[表示經電晶體p $ 電流。 測部3b檢測出的參考單元6b的電流通過電晶體 成電流鏡7 b的P Μ 0 S電晶體P 6,傳給N Μ 0 S二極體 體Ρ3和Ρ6的閘極接收的信號記為24,連接該閑 記為Ζ4。元件編號lref表示經電晶體Ρ6流通的
1232465
掷j日日=P5在I動放大器2的第1輪人節點A連接NM0S二極 =5 ’電晶體P6在差動放大器2白勺第2節點B連接NM〇s二極 體N 6 〇 f流Icell由作為電流電壓變換元件的nm〇s二極體N5變 =為電壓VcellO。電流Iref由作為電流電壓變換元件的 NM0S二極體N6變換為電壓VrefO。 從電流檢測部到電流電壓變換部的電路,在其陣列 和參考單元採用相同的元件。 差動放大器2包含PM0S電晶體Pu、pi2、pi3以及NM〇s 曰曰體N1 1 N 1 2、N1 3。電晶體P1 1與n 1 1串聯在電源節點盥 節點Z5之間,電晶體N11的閘極連接節點八。電晶體m與 N12串聯在電源節點與節點25之間,電晶體M2的閘極接 節點B。 電晶體N13連接在節點Z5與節點GND之間,並且其閘極接 收,制信號IREF。電晶體P1 3連接在電晶體P1}與N1 i的連 接節點與電晶體PI 2和N12的連接節點之間,並且其閘極 收控制信號IREF2。 八 差動放大态2檢測節點A與節點B的微小電壓差(電壓 VcellO與電壓VrefO的差),並從電晶體P12與N12的連接節 點OUT輸出檢測結果。圖中未示出的輸出電路將差動放大 器2的輸出變換為邏輯位準信號後輸出。 然而,習知感測放大器電路在電壓變換部分採用二極 體’以便最終將檢測到的電流變換為電壓。因此,從陣列 單元和參考單元所得到的電壓差並不那麼大。於是,用差
1232465 五、發明說明(4) 動放大器2檢測該微小的電壓差。 然而,在使用根據臨限值狀態在丨個記 個資訊的多值單元(多你i々产罝开〕日车 早70 了冗憶多 、隹一丰忾丨门 夕位準§己憶早兀)守,要檢測的電浠佶 進^、艾小。因此,以往的感測放大器電路能 電壓差。 吩个此兄分檢測 為了針對這點提高感測靈敏度,採取的方法有 差動放大器等,確你秘、, X^J X V 、及 、 ^ 雏保增盈。然而,增加差動放大考,即m 差動放大器2級的卫你、Φ 4 歷* ° 則因 路造成電流消耗增大。 工且心加電 [發明概要]
本發明的目的在於提供一種半導體記憶裂置,能用簡單 的電路結構南精度感測資料。 、,本發明某方面的非揮發性半導體記憶裝置包含非揮發性 半導體S丨思單元、判別記憶單元所存資料用的參考單元、 檢測弟1輸入節點電壓與第2輸入節點電壓之差的差動放大 器、連接第1輸入節點並用於將記憶單元來的第j感測電流 變換為電壓的第1電流電壓變換元件、連接第2輸入節點並 用於將參考單兀來的第2感測電流變換為電壓的第2電流電 壓變換兀件,以及通過調整第1和第2感測電流的電流值而
對差動放大裔的感剛靈敏度進行調整的增益調整電路。 最好第1和第2電流電壓變換元件分別^含二極體,增益 凋整電路包含使偏置電流通過第1和第2輸入節點用的恒流 電路。 具體而§ ,恒流電路包含連接第丨輪入節點的第丨恒流電
\\312\2d-code\91-01\90125648.ptd 1232465 --—一 __________ 五、發明說明(5)^ " 〜--—-— 接第2輸入節點的第2恒流電m和第2恒流 電路流過貫質上相同的電流。 、最好增益調整電路包含根據第2感測電流產生數值比第2 感測電流小的電流並且將產生的電流變換為電壓的驅動電 ,、連接第1輸入節點並且根據由驅動電路獲得的電壓使 第1偏置電流流過的第丨元件,以及連接第2輸入節點並且 根據由驅動電路獲得的電壓使第2偏置電流流過的第2元 件二第1和第2偏置電流為數值實質上相同的電流。 、最好增益調整電路包含根據第2感測電流產生數值比第2 感測電流小的電流並且將產生的電流變換為電壓的驅動電 2、連接第1輸入節點並且將比第2感測電流小的電流提供 7第2電流電壓變換元件的第1元件,以及連接第2輸入節 點並且根據由驅動電路獲得的電壓使偏置電流流過的第2 元件。 、,隶子第1和苐2電流電壓變換元件分別包含電阻元件,增 现"周整電路包含使偏置電流流過第1和第2輸入節點用的恒 流電路。 ^本發明再一方面的非揮發性半導體記憶裝置具有可取n =所述η為3以上的整數)記憶狀態的非揮發性記憶單元、 元別5己憶狀態用的k個(所述k為2以上的整數)參考單 =法刀=將記憶單元的第1感測電流變換為電壓的k個第1 泣=電壓變換元件、將來自k個參考單元的k個第2感測電 Ϊ 為電壓的1^個第2電流電壓變換元件、檢測第1電流 史換元件的輪出與k個第2電流電壓變換元件各自的輪
1232465 五、發明說明(6) 出之差的k個差動放大器,以及通過調整k個第2感測電流 和第1感測電流的電流值而對k個差動放大器各自 敏度進行調整的增益調整電路。 α 孤 最好第1電流電壓變換元件和k個第2電流電壓變換元件 ^ ^包含二極體元件,增益調整電路包含減小第1電流電
壓變換元件和k個中至少〗個第2電流電壓變換 L 電流用的恒流電路。 彳千的輪入 最好增益調整電路包含恒流電路,該恒流電路 流電壓變換元件和k個第2電流電壓變換元件各自 流隨k個差動放大器各自的感測靈敏度變化。“ 路,使k個第2電流電壓變換元件各自的輸入電济電 同。 ’丨L只貝上相 最好恒流電路包含用k個第2感測電流中的]·個 以上、(k 一1)以下的整數)產生(k — j)個偏置電、、/述]•為1 ,利用(k 一 j )個偏置電流,使(k _ D個第2電汸L γ電路 元件的輸入電流減小。 &電墨變換 最好第1電流電壓變換元件和k個第2電流電料 分別包含電阻元件,增益調整電路包含減小=換元件 變換元件和k個中至少丨個第2電流電壓電流電壓 流用的恒流電路。 文換凡件的輪入電 如上所述,利用本發明的非揮發性半導體 改善感測靈敏度。 隐裴置,可 、又,利用本發明的非揮發性半導體記憶裝 測靈敏度,而不增大電路結構。 可改善感 1232465 " 五、發明說明(7) 又,利用本發明的非揮發性半導體記憶 測靈敏度,而不降低工作速度。 W、置 了改σ感 又,:用ί發明的非揮發性半導體記憶裝置,可改盖成 測靈敏度,而不增大耗電。 罝 J汉。α [較佳實施例說明] 下面,參照圖式說明本發明實施形態的非揮發性半導體 記憶裝置政:文中’相同或相當的:二 號,並省略其說明。 仰U日7兀什·兩 綮1膏施形態 參照圖1說明第1實施形態的非揮發性 第1實施形態的非揮發性半導俨々柊爿士里守股。匕隱衷置 ,L χ Γ千導肢5己丨思裝置具有感測靈敏度 高的感測放大電路。 參照圖1 ’作為感測物件的記憶單元(陣列單元6a)通過γ 閘連接電流檢測部。如上所述,元件編號la表示包含電流 檢測部3a、Y閘4a和5a以及陣列單元6a的前置感測放大器 部。 同樣,用於檢測陣列單元6a的資料的參考單元(參考單 元6 b )通過Y閘連接電流檢測部。如上所述,元件編號〗b表 示包含電流檢測部3 b、Y閘4 b和5 b以及參考單元6 b的前置 感測放大器部。 前置感測放大器部1 a中檢測出的電流通過電流鏡7a(包 含電晶體P1和P5)傳給連接差動放大器2的第1輸入節點a的 NMOS二極體N5和恒流電路C0。 前置感測放大器部1 b中檢測出的電流通過電流鏡7b(包 \\312\2d-code\91-01\90125648.ptd 第10頁 1232465
=晶則3和P6)傳給連接差動放大器2的第2輸人節_的 N—MOS二極胆N6和恒流電路C1。㈣電路㈡和。分別流過恒 定的電流I c 〇 m。 差動放大器2檢測節點A的電壓Vcel丨與節點B的電屢vref 之差,並從節點OUT輸出檢測所得結果。 參照圖2說明NM0S二極體N5和N6的電壓—電流特性(I _v 特性)。圖2示出電晶體飽和區的特性。丨_ v特性晝出大致 2次曲線。 一 在已有結構的情況下,檢測電流Iref*Icell都比較 大。因此,對較小的電流差,由NM0S二極體N5和㈣所得電 壓 VcellO 與 VrefO 的差|VrefO—Vell〇| 不大。 反之,在第1實施形態的結構的情況下,利用恒流電路 C 0和C1,在參考端和陣列單元端流通相同的偏置電流 Icom。因此,NM0S二極體N5和N6流通的電流量僅減少偏置 電流的份額。設NM0S二極體流通的電流為Icel 1〇f f、 Irefoff,則 llcell — Iref |>|Icell〇ff — Iref〇ff 丨成立。 據此,iVrefO — VcellO|<|Vref — Vcell I 成立。因此, 利用第1實施形態的結構能將微小的電流變化變換為大的 電壓變化,因而可實現高感測靈敏度。 參照圖11說明具有本結構的非揮發性半導體記憶裝置 1 0 0 0的總體結構例。如圖11所示,非揮發性半導體記情裝 置1 0 0 0包括:含有配置成行列狀的多個記憶單元m、在列方 向配置的字線WL0、WL1、WL2…和在行方向配置的位元線 BL0、BL1、BL2…的記憶單元陣列Μ A ;從位址引腳add接收
1232465 、發明說明(10) 〜電晶體N1 8連接在節點A與節點GND之間,並且閘極接收 即點Z6的電壓信號Vcom。電晶體N1 9連接在節點b與節點 GND之間,其閘極也接收節點Z6的電壓信號Vc⑽。 參考端前置感測放大器部1 b包含的電晶體P3在與電晶體 P6之間構成電流鏡的同時,與電晶體P2〇之間也構成電流 鏡。改變PMOS電晶體的規模比,使電晶體p2〇流通的電流 kef X a〈檢測電流Iref (Iref χ a<1 ref : )。
由電晶體P 2 0得到的電流I r e f x a利用N Μ 0 S二極體N 2 0變 換為電壓Vcom。在流通恒定電流用的NMS0電晶體N18和N19 的閘極提供電壓VC0m。使NM0S二極體N20與電晶體N18、 N19的規模實質上相同,從而利用電晶體n18和^9流通偏 置電流I r e f X a。 根據第2實施形態,用在參考端檢測到的電流本身產生 偏置電流,因而電路結構變得容易。 篇3貫施形熊 第3實施形態中,示出第2實施形態的變換例。第2實施 形態輸出流通偏置電流I re f x a用的結構,第3實施形態則 通過改變構成電流鏡的p Μ 〇 s電晶體的規模比,使電流I r e f x (1 — a)流入差動放大器的1個輸入節點。 參照圖4,配置PM0S電晶體P6,,代替電晶體μ。電晶體 P 6與月〗置感測放大裔部1 b的電晶體P 3 —起構成電流鏡 7C。電晶體P6’連接在電源節點與節點b之間,並且閘極接 收信號Z4。 根據電晶體P3與P6’的規模比,在節點b流經電流卜以χ
1232465
(1 一a)。節點B連接作為電流電壓變換元件的關⑽二極體 N 6由此,供給差動放大姦2的輸入節點b的電壓低於習知 元件。 、 對陣列單元端的前置感測放大器部丨a配置包含pM〇s電晶 體P2 0和NMOS二極體N20的驅動電路13以及NMOS電晶體 N1 8。這些電晶體的連接關係如上文所述。 、電晶體P3和P20構成電流鏡。利用電晶體p2〇使節點z6流 過電流Iref X a,利用NMOS二極體N20將電流lref x a變換 為電壓Vcom。 、 利用閘極連接電晶體P20與龍⑽二極體N2〇的連接節點z6 的電晶體N1 8 ’流過偏置電流I r e f χ a。 迫樣,供給至動放大器輸入節點A的電壓比已有結構中 低。因此’即使採用第3實施形態的結構時,也 第2實施形態相同的效果。 〃 如果電流鏡和電路常數取相 的電壓。這點是公知的。因% 的一部分及其負載電路的規模 效果。 同的比例關係,則得到相同 ’為提南驅動力而將電流鏡 取為η倍,也能取得同樣的 第4實施形態 . a巴含多值早凡的非揮發性半導體 記憶裝置的感測結構。夂昭国c ^ ^干私丨卞守體 ^ 麥照圖5,將根據臨限值狀態能記 憶4個資料的4值單元所對癉的姓搂 1主丁應的結構作為一個例子進行銳 明。為了判別從陣列單元感測的電 4個 -個’將感測電流與3個不同的電流值比較。 的
1232465 五、發明說明(12) 參照圖5 ’在陣列單元端配置前置感測放大器部丨a、 PMOS電晶體P21、P22、P23和作為電流電壓變換元件的 NMOS二極體N21、N22、N23。 電晶體P21配置在電源節點與節點八丨之間,NM〇s二極體 N 2 1連接在節點A 1與節點G N D之間。電晶體p 2 2配置在電源 節點與節點A2之間,NMOS二極體N22連接在節點A2與節點 GND之間。電晶體P23配置在電源節點與節點A3之間,NMOS 二極體N23連接在節點A3與節點GND之間。 電晶體P21、P22、P23分別與前置感測放大器部ia包含 的電晶體P1 —起構成電流鏡。 分別在節點Al、A2、A3各自配置恒流電路Cl 1、C12、 C1 3。恒流電路C11、C1 2、C1 3分別流通電流I com 1、
Icom2、Icom3 〇 在.參考單元端配置前置感測放大器部40a、40b和40c、 PMOS電晶體P31、P32和P33以及作為電流電壓變換元件的 NM0S二極體N31、N32和N33。前置感測放大器部40a、40b 和4 0c各自的電路結構與前置感測放大器部lb相同。 前置感測放大器部4 0 a、4 0 b和4 0 c分別對應於位準不同 的參考單元(記為R1、R2和R3)。 電晶體P31、P32和P33分別與前置感測放大器部40a、 40b和40c包含的PMOS電晶體(相當於前置感測放大器部lb 中的電晶體P 3 ) —起構成電流鏡。在電晶體P 31的閘極接收 的信號(或信號節點)記為Z4a,電晶體P32閘極上接收的信 號(或信號節點)記為Z4b,電晶體P33的閘極接收的信號
\\312\2d-code\91-01\90125648.ptd 第15頁 1232465 五、發明說明(13) (或信號節點)記為Z4c。 電晶體P31配置在電源節點與節點B1之間,NMOS二極體 N31連接在節點B1與節點GND之間。電晶體P32配置在電源 節點與節點B2之間,NMOS二極體N32連接在節點B2與節點 GND之間。電晶體P33配置在電源節點與節點B3之間,NMOS 二極體N33連接在節點B3與節點GND之間。 由前置感測放大器部40a和電晶體P31檢測的電流為 Irefl,由前置感測放大器部4〇b和電晶體P32檢測的電流 為I ref 2,由前置感測放大器部4〇c和電晶體p33檢測的電 流為I r e f 3。 分別在節點B1、B2和B3配置恒流電路C21、C22、C23。 恒流電路C21、C22和C23分別流通電流icomi、Ic〇m2、
Icom3 〇 由差動放大器2a檢測節點A1的電壓與節點β i的電壓之差 。作為檢測結果’輸出信號OUT1。由差動放大器η檢測節 點A2的電愿與節點B2的電壓之差。作為檢測結果,輸出信 號OUT2。由差動放大器2c檢測節點A3的電壓與節點B3的電 壓之差。作為檢測結果,輸出信號〇U丁3。 利用信號OUT1、OUT2和OUT3,判斷陣列單元的資料相當 於4個位準中的哪一個。 根據感測位準決定流經恒流電路的偏置電流I c⑽1、 Icom2 和 Icom3 〇 習知多值快閃記憶體所對應的感測電路,根據NM〇s電晶 體的電流一電壓特性,臨限值位準越低(流通的電流大),
1232465 五、發明說明(14) 感測靈敏度越差。 與此相反,第4實施形態中,可分別對參考端和陣列單 元端流通根據感測位準規定的偏置電流。因而,對任何的 位準都能得到高感測靈敏度。 第5實施形態 第5實施形態中,說明第4實施形態的改進例。第4實施 形態說明的感測結構中,決定恒流電路的結構,使感測電 流減去偏置電流所得的值都相等。由此,能使全部位準的 感測靈敏度相等。 作為一個例子,將參考單元R 1的感測電流取為1 〇 μ A, 而參考單元R2和參考單元R3的感測電流分別取為20 " A和 3 0 // A。與此對應,構成的恒流電路,使偏置電流I com ;[、
Icom2 和 Icom3 分別為5 //A、15 //A 和 25 //A。結果,(Iref 1 —Icoml)、(Iref2—Icom2)和(Iref3 — Icom3)都相等。因 此,能使全部感測靈敏度相等。 第6實施形態 說明第6實施形態的感測放大器結構。參照圖6和圖7, 將4值單元對應的結構作為一個例子進行說明。參照圖6, 在陣列單元端,對前置感測放大器部1 a配置電晶體P2 1、 P22和P23、NM0S二極體N21、N22和N23以及恒流電路C32和 C33。前置感測放大器部ia、電晶體p2i、p22和P23以及 NM0S二極體N2 1、N22和N23的連接關係如上文所述。恒流 電路C32連接節點Α2,恒流電路C33連接節點A3,恒流電路 C 3 2 f C3 3分別流通電流I com 2和I c〇 m3。
1232465 五、發明說明(15) 在參考單元端,對前置感測放大器部40a、40b、40c配 置電晶體P31、P32和P33、NMOS二極體N31、N32和N33以及 恒流電路C42和C43。前置感測放大器部40a、40b和40c、 電晶體P31、P32和P33以及NMOS二極體N31、P32和N33的連 接關係如上文所述。恒流電路C42連接節點B2,恒流電路 C 4 3連接郎點B 3。恒流電路C 4 2和C 4 3分別流通電流I c 〇 in 2和 I com3 〇 差動放大器2 a檢測節點A1與B1的電壓差,差動放大器2 b 和差動放大器2c則分別檢測節點A2與B2的電壓差和節點A3 與B3的電壓差。 用低一級的參考電流Iref 1產生偏置電流Icom2,用低一 級的參考電流Iref 2產生偏置電流IC0m3。 具體而言,參照圖7,利用包含PM0S電晶體P40和NMOS二 極體N40的驅動電路50以及NMOS電晶體N41和N42 ,構成恒 流電路C32和C42。 利用包含PM0S電晶體P43和NMOS二極體N43的驅動電路52 以及NMOS電晶體N44和N45,構成恒流電路C33和C43。 電晶體P40連接在電源節點與節點29之間,並且閘極接 收信號Z4a。NMOS二極體N40連接在節點Z9與節點GND之 間。電晶體N41連接在節點A2與節點GND之間,其閘極連接 節點Z9。電晶體N42連接在節點B2與節點GND之間,其閘極 也連接節點Z9。電晶體P4〇流過電流卜61?1。基本結構與 2實施形態所說明的結構相同。 電晶體P43連接在電源節點與節點21〇之間,並且閘極接
1232465 五、發明說明(16) 收信.號Z4b。NMOS二極體N43連接在節點Z10與節點GND之 間。電晶體N44連接在節點A3與節點GND之間,其閘極連接 節點Z10。電晶體N45連接在節點B3與節點GND之間,其閘 極也連接節點Z10。電晶體P43流過電流iref2。基本結構 與第2實施形態所說明的結構相同。 電流Iref 1、Iref2和Iref 3存在的關係為lref 3>lref2 > I r e f 1 〇 這樣,第6實施形態中,利用參考電流卜以?產生參考電 流Iref 3的偏置電流icom3,並且利用參考電流Iref i產生 參考電流I r e f 2的偏置電流I c 0 m 2。借助這種方法,能簡單 構成產生偏置電流的電路。 例.如,將電流Iref 1、lref 2和iref 3分別取為1〇 β a、20 从A和30 // A,構成恒流電路,使偏置電流Icoin2和IC0m3分 別為1 0 // A和2 0从A,則能使全部感測靈敏度相等。 圖1 0 A和1 0 B分別表示用已有結構和圖7所示本發明結構 ,比較差動放大器輸入的結果。圖丨〇 A對應於已有結構(無 偏置電流),圖1 0B對應於本發明結構(有偏置電流)。 雖然,有偏置電流時比無偏置電流時電位差大。 第7實施形熊 第7實施形態中,示出第1實施形態的變換例,參照圖 8,第7實施形態的非揮發性半導體記憶裝置包含陣列單元 對應的前置感測放大器部1 a、參考單元對應的前置感測放 大器部lb、差動放大器2、電晶體P5和P6、恒流電路C0和 C1,以及電阻元件7 0和71。
\\312\2d-code\91-01\90125648.ptd 第19頁 1232465 五、發明說明(17) “差動放大器2、前置感測放大器部1 a、電晶體P5和恒流 ,路C0的關係如上文所述。差動放大器2、前置感測放大 器,lb、電晶體p6和恒流電路π的關係如上文所述。 第7實施形態中,差動放大器2的第丨輸入節點A與節點 GjD之間連接電阻元件7〇,差動放大器2的第2輸入節點b與 節點G N D之間連接電阻元件γ 2。 電阻元件70將檢測電流Icell變換為電壓,電阻元件72 將檢測電流Iref變換為電壓。實施形態i〜6示出NM〇s二極 體作為電流電壓變換元件的情況,但將該二極體換成電阻 元件70或72,也能與實施形態! 一樣,提高感測靈敏度。 參照圖9說明多值單元採用第7實施形態的結構。 微小電流值變,成大的電壓差,通f必須將電阻值取大。 、然而,多值單元所對應的感測電路將低電流值 準,則檢測大電流時可能產生電壓差超過工/土 電路不能正確工作的情況(參照圖9中的a)。 cc 但是,按照第7實施形態的結構 電流.。因此,可適當減小電壓位準 (參照圖9中的b)。 用忪流電路流通偏置 而感測靈敏度不降低 元件編號之說明 1 a、1 b 3a、3b 4a 、 4b 、 5a 、 5b 6a 6b 前置感測放大器部 電流檢測部 閘 陣列單元 爹考早兀
1232465 五、發明說明(18) PI 、 P2 、 N1 P3 、 P4 、 N3 E Z1 〜Z4 VWL 7a I re f、Ice11 Z IREF2 Vr e f 0 Vcel 10 CO、Cl N5 和 N6 100 A1 、 A2 、 A3 I com 1 〜I com N2 N4
40a MA 100 CE# 102 104 106 YG 40b 、 40c OE# 、WE# 電晶 允動 節點 字線 電流 檢測 差動 控制 電壓 電壓 恒流 二極 非揮 節點 電流 前置 記憶 位址 控制 控制 列解 行解 Y閘 體 信號 鏡 電流 放大器 信號 電路 體 發性半導體記憶裝置 感測放大器部 單元陣列 緩衝器 引腳 電路 碼器 碼器
II \\312\2d^code\91-01\90125648.ptd 第21頁 1232465 五、發明說明(19) BLO 、 BL1 、 BL2 DQ 108 110 112 < S0 70 〜72 位元線 資料登錄輸出引腳 輸入輸出電路 控制電路 感測放大器 驅動電路 電阻元件
第22頁 \\312\2d-code\91-01\90125648.ptd 1232465
\\312\2d-code\91-01\90125648.ptd 第23頁
Claims (1)
1232465 六、申請專利範圍 1 · 一種非揮發性半導體記丨思裝置,其特徵為,包含 非揮發性半導體記憶單元、 判別上述記憶單元所存資料用的參考單元、 檢,測第1輸入節點電壓與第2輪入節點電壓之差的差動放 大器、 連接上述第1輸入節點並用於將上述記憶單元來的第1感 測電流變換為電壓的第1電流電壓變換元件、 連接上述第2輸入節點並用於將上述參考單元來的第2感 測電流變換為電壓的第2電流電壓變換元件,以及 u 通過調整上述第1和第2感測電流的電流值而對上述差動 放大器的感測靈敏度進行調整的增益調整電路。 2.如申请專利範圍第1項之非揮發性半導體記憶裝置, 其中’上述第1和第2電流電壓變換元件分別包含二極體, 上述增益調整電路包含使偏置電流通過上述 入節,點用的恒流電路。 斤乐Z輸 3由如申請專利範圍第2項之非揮發性半導體 其中,上述恒流電路包含 k裝置, 連接上述第1輸入節點的第1恒流電路,以及 連接上述第2輸入節點的第2恒流電路。 4 ·如申請專利範圍第3項之非揮發性半 其中’上述第1和第2恒流電路流過實質上 /己憶裝置, 5 ·如申請專利範圍第1項之非揮發性半目同的電流。 其中,上述增益調整電路包含 體記憶裝置, 根據上述第2感測電流產生數值比上 _ 感測電流小的
\\312\2d-code\91-01\90125648.ptd 1232465 六、申請專利範圍 電j:且將亡述產生的電流變換為電麼的驅〜 連接上述第1輪入節點並且根據由 電路、 電麼使第1偏置電流流過的第U件,;^驅動電路獲“ 連接上述第2輪入節點並且根據由上 電壓使上述第2偏置電流流過的第2元件。’ 1路獲得的 6由如中請專利範圍第5項之非揮發性半導 中,上述第i和上述第2偏置 。k裝置, 流。 值貫質上相同的電 :如申請專利範圍第!項之非 其中·,上述增益調整電路包含 牛導體兄憶裝置, 根據上述第2感測電流產生數值比上 電Ϊ ί ί:ί述產生的電流變換為電壓的驅動’電:流小的 流提供給上述第2電流電靖元件的電流小的電 連接上述第2輪入節點並且 ^^件’以及 電麼使偏置電流流過的第2元件。I驅動電路獲得的 /中如範圍9第1項之非揮發性半導體記憶裝置, :牛,和弟2電流電壓變換元件分別包含電阻元 =增益調整電路包含使偏置電流 入節·點用的恒流電路。 、上乩弟i和第2輸 9可體記憶裝置’其特徵為,具有 憶單元、,Ln —以上的整數)屺憶狀態的非揮發性記 m 第25頁 \\312\2d-code\91-01\90l25648.ptd 1232465 六、申請專利範圍 判別上述η個記憶狀態用的k個(上述k為2以上的整數)參 考單元、 分別將上述記憶單元的第1感測電流變換為電壓的k個第 1電流電壓變換元件、 將來自上述k個參考單元的k個第2感測電流變換為電壓 的k個第2電流電壓變換元件、 檢測上述第1電流電壓變換元件的輸出與上述k個第2電 流電壓變換元件各自的輸出之差的k個差動放大器,以及 通過調整上述k個第2感測電流和上述第1感測電流的電 流值而對上述k個差動放大器各自的感測靈敏度進行調整 的增益調整電路。 1 0 ·如申請專利範圍第9項之非揮發性半導體記憶裝置, 其中’上述第1電流電壓變換元件和上述k個第2電流電壓 變換元件分別包含二極體元件, 上述增盈調整電路包含減小上述第丨電流電壓變換元件 和上述k個中至少1個第2電流電壓變換元件的輸入 的恒流電路。 /;,L ^ 1 1 ·如申請專利範圍第9項之非揮發性半導體記憶裝, 其中,上述增益調整電路包含恒流電路,該恒流ς , 述第!電流電壓變換元件和上述k個第2電流 路使」 =的輸入電流隨上述k個差動放大器各自的感測靈= 1 2 ·如申請專利範圍第1 1項 ▼〜叫布1 1峭心非輝發性半導體記情 置,其中,利用上述十百户雷改,# μ^ 7 α 0 ^ -机電路,使上述k個第2電流電尸 1232465 六、申請專利範圍 換元件各自的輸入電流實質上相同。 1 3,如申請專利範圍第11項之非揮發性半導體記憶裝 置,其中,上述恒流電路包含用上述k個第2感測電流中的 j個(上述j為1以上、(k — 1)以下的整數)產生(k 一 j)個偏 置電流的電路, 利用上述(k 一 j)個偏置電流,使(k - j)個上述第2電流 電壓變換元件的輸入電流減小。 1 4.如申請專利範圍第9項之非揮發性半導體記憶裝置, 其中,上述第1電流電壓變換元件和上述k個第2電流電壓 變換.元件分別包含電阻元件, 上述增益調整電路包含減小上述第1電流電壓變換元件 和上述k個中至少1個第2電流電壓變換元件的輸入電流用 的恒流電路。
\\312\2d-code\91-01\90125648.ptd 第27頁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001023188A JP2002230989A (ja) | 2001-01-31 | 2001-01-31 | 不揮発性半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TWI232465B true TWI232465B (en) | 2005-05-11 |
Family
ID=18888502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090125648A TWI232465B (en) | 2001-01-31 | 2001-10-17 | Non-volatile semiconductor memory device |
Country Status (4)
Country | Link |
---|---|
US (1) | US6611468B2 (zh) |
JP (1) | JP2002230989A (zh) |
KR (1) | KR100462957B1 (zh) |
TW (1) | TWI232465B (zh) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6775165B2 (en) * | 2001-05-01 | 2004-08-10 | Micron Technology, Inc. | Current switching sensor detector |
EP1324344B1 (en) * | 2001-12-28 | 2007-04-04 | STMicroelectronics S.r.l. | Sense amplifier structure for multilevel non-volatile memory devices and corresponding reading method |
US7027318B2 (en) * | 2003-05-30 | 2006-04-11 | Hewlett-Packard Development Company, L.P. | Method and system for adjusting offset voltage |
ITMI20031619A1 (it) * | 2003-08-06 | 2005-02-07 | St Microelectronics Srl | Amplificatore di rilevamento perfezionato. |
US6958640B2 (en) * | 2003-12-31 | 2005-10-25 | Intel Corporation | Interpolation delay cell for 2ps resolution jitter injector in optical link transceiver |
DE112004002930B4 (de) * | 2004-07-30 | 2011-06-01 | Spansion LLC (n.d.Ges.d. Staates Delaware), Sunnyvale | Halbleiterbauelement und Verfahren zum Erzeugen eines Fühlersignals |
US7312641B2 (en) * | 2004-12-28 | 2007-12-25 | Spansion Llc | Sense amplifiers with high voltage swing |
JP4855773B2 (ja) | 2005-12-26 | 2012-01-18 | 株式会社東芝 | 半導体記憶装置及びそのデータ読み出し方法 |
US7639543B2 (en) * | 2006-12-18 | 2009-12-29 | Spansion Llc | High speed cascode circuit with low power consumption |
JP2009129470A (ja) * | 2007-11-20 | 2009-06-11 | Toshiba Corp | 半導体記憶装置 |
JP2009129472A (ja) * | 2007-11-20 | 2009-06-11 | Toshiba Corp | 半導体記憶装置 |
US7724595B2 (en) * | 2008-01-08 | 2010-05-25 | Macronix International Co., Ltd. | Current-mode sense amplifier and sense amplifying method |
KR100924206B1 (ko) | 2008-06-09 | 2009-10-29 | 주식회사 하이닉스반도체 | 상 변화 메모리 장치 |
JP5319423B2 (ja) * | 2009-06-30 | 2013-10-16 | ラピスセミコンダクタ株式会社 | 不揮発性半導体記憶装置 |
US8254195B2 (en) * | 2010-06-01 | 2012-08-28 | Qualcomm Incorporated | High-speed sensing for resistive memories |
US9268899B2 (en) * | 2013-03-14 | 2016-02-23 | Silicon Storage Technology, Inc. | Transistor design for use in advanced nanometer flash memory devices |
US9601165B1 (en) | 2015-09-24 | 2017-03-21 | Intel IP Corporation | Sense amplifier |
US10726910B2 (en) | 2017-06-13 | 2020-07-28 | Sandisk Technologies Llc | Distributed sinking circuit control for memory device |
US10529386B2 (en) * | 2017-06-13 | 2020-01-07 | Sandisk Technologies Llc | Memory control circuit with distributed architecture |
EP4231299A4 (en) * | 2020-11-20 | 2023-12-06 | Huawei Technologies Co., Ltd. | MEMORY DATA READING CIRCUIT AND MEMORY |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63271799A (ja) * | 1987-04-30 | 1988-11-09 | Fujitsu Ltd | 半導体不揮発性メモリ装置 |
JPH01271996A (ja) * | 1988-04-22 | 1989-10-31 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
DE69026946T2 (de) * | 1990-11-19 | 1996-09-05 | Sgs Thomson Microelectronics | Verbesserte Abfühlschaltung für Speicheranordnungen wie nichtflüchtige Speicher mit kompensiertem Offsetstrom |
JPH0676573A (ja) * | 1992-08-28 | 1994-03-18 | Nec Ic Microcomput Syst Ltd | センスアンプ回路 |
JPH08273378A (ja) * | 1995-03-30 | 1996-10-18 | Sanyo Electric Co Ltd | 不揮発性メモリの消去特性向上回路 |
EP0740307B1 (en) * | 1995-04-28 | 2001-12-12 | STMicroelectronics S.r.l. | Sense amplifier circuit for semiconductor memory devices |
EP0757355B1 (en) * | 1995-07-31 | 2000-04-19 | STMicroelectronics S.r.l. | Mixed parallel-dichotomic serial sensing method for sensing multiple-levels non-volatile memory cells, and sensing circuit actuating such method |
US5729493A (en) | 1996-08-23 | 1998-03-17 | Motorola Inc. | Memory suitable for operation at low power supply voltages and sense amplifier therefor |
EP1031991B1 (en) * | 1999-02-26 | 2004-04-28 | STMicroelectronics S.r.l. | Method for reading a multilevel nonvolatile memory and multilevel nonvolatile memory |
KR100331549B1 (ko) * | 1999-08-06 | 2002-04-06 | 윤종용 | 더미 비트 라인을 이용한 전류 센스 앰프 회로 |
IT1308856B1 (it) * | 1999-10-29 | 2002-01-11 | St Microelectronics Srl | Circuito di lettura per una memoria non volatile. |
-
2001
- 2001-01-31 JP JP2001023188A patent/JP2002230989A/ja not_active Withdrawn
- 2001-08-20 US US09/931,759 patent/US6611468B2/en not_active Expired - Fee Related
- 2001-10-17 TW TW090125648A patent/TWI232465B/zh not_active IP Right Cessation
- 2001-10-22 KR KR10-2001-0065008A patent/KR100462957B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20020064136A (ko) | 2002-08-07 |
US6611468B2 (en) | 2003-08-26 |
US20020101775A1 (en) | 2002-08-01 |
KR100462957B1 (ko) | 2004-12-23 |
JP2002230989A (ja) | 2002-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI232465B (en) | Non-volatile semiconductor memory device | |
US7236409B2 (en) | Semiconductor memory device provided with constant-current circuit having current trimming function | |
US7636263B2 (en) | Semiconductor memory having function to determine semiconductor low current | |
US6411549B1 (en) | Reference cell for high speed sensing in non-volatile memories | |
TW578148B (en) | Thin film magnetic memory device | |
CN100524529C (zh) | 具有其温度依赖性被补偿的电流的非易失性存储器单元及其数据读取方法 | |
CN105989880B (zh) | 半导体存储装置 | |
US6906951B2 (en) | Bit line reference circuits for binary and multiple-bit-per-cell memories | |
US20060072363A1 (en) | High speed and high precision sensing for digital multilevel non-volatile memory system | |
TW536710B (en) | Non-volatile semiconductor memory device | |
US20040047184A1 (en) | Differential sense amplifier for multilevel non-volatile memory | |
US8179722B2 (en) | Page buffer circuit and nonvolatile memory device | |
US7751248B2 (en) | Indirect measurement of negative margin voltages in endurance testing of EEPROM cells | |
JP5667260B1 (ja) | 半導体記憶装置 | |
KR100816214B1 (ko) | 플래쉬 메모리 장치의 전압 생성기 | |
JPH06176585A (ja) | 半導体記憶装置 | |
JP2006172707A (ja) | Norフラッシュメモリ装置及びそれのシリアルセンシング方法 | |
TW305045B (zh) | ||
US20060023539A1 (en) | Semiconductor device and method of generating sense signal | |
US10984846B2 (en) | Reference generation for voltage sensing in a resistive memory | |
KR101105434B1 (ko) | 반도체 메모리 장치의 전류 감지 특성 평가 장치 및 방법 | |
US6628557B2 (en) | Leakage-tolerant memory arrangements | |
KR101053700B1 (ko) | 전압 생성 회로 및 이를 구비한 불휘발성 메모리 소자 | |
KR20020001407A (ko) | 멀티비트 불휘발성 메모리 장치 | |
CN104795087B (zh) | 用于读取数据的灵敏放大器及存储器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |