JPH0676573A - センスアンプ回路 - Google Patents
センスアンプ回路Info
- Publication number
- JPH0676573A JPH0676573A JP4253788A JP25378892A JPH0676573A JP H0676573 A JPH0676573 A JP H0676573A JP 4253788 A JP4253788 A JP 4253788A JP 25378892 A JP25378892 A JP 25378892A JP H0676573 A JPH0676573 A JP H0676573A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- sense amplifier
- memory cell
- current flowing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
Landscapes
- Static Random-Access Memory (AREA)
- Dram (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的はセンスアンプのスピードアッ
プを行うことである。 【構成】 メモリセルに流れる電流により出力の変化す
る回路Ｃの出力Ａと、リファレンスメモリセルに流れ電
流により出力の変化する回路Ｄの出力Ｂをトランスファ
ーゲート回路Ｆを共通させることにより、アドレスの切
り替わり直後に、非導通状態から導通状態とすることに
より、回路Ｄの能力によりデジット線のチャージスピー
ドをアップさせることによりデジット線をチャージする
ときのＡのレベルの落込みを軽減し、一定時間後ＡとＢ
を再び非導通状態としたとき、ＡとＢのレベルが逆転す
るまでの時間が短縮でき、これによりセンスアンプのス
ピードアップが計れる。また回路Ｆをコントロールする
ための一定パルスをアドレス変化を検知し発生させるパ
ルス発生装置を備えている。
プを行うことである。 【構成】 メモリセルに流れる電流により出力の変化す
る回路Ｃの出力Ａと、リファレンスメモリセルに流れ電
流により出力の変化する回路Ｄの出力Ｂをトランスファ
ーゲート回路Ｆを共通させることにより、アドレスの切
り替わり直後に、非導通状態から導通状態とすることに
より、回路Ｄの能力によりデジット線のチャージスピー
ドをアップさせることによりデジット線をチャージする
ときのＡのレベルの落込みを軽減し、一定時間後ＡとＢ
を再び非導通状態としたとき、ＡとＢのレベルが逆転す
るまでの時間が短縮でき、これによりセンスアンプのス
ピードアップが計れる。また回路Ｆをコントロールする
ための一定パルスをアドレス変化を検知し発生させるパ
ルス発生装置を備えている。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路に関し、
特にメモリセルのデータ読み出し用のセンスアンプに関
する。
特にメモリセルのデータ読み出し用のセンスアンプに関
する。
【０００２】
【従来の技術】従来のセンスアンプは、図３に示すよう
にメモリセル３００に流れる電流により出力Ａの変化す
る回路Ｃと、リファレンスメモリセル３０１に流れる電
流により出力Ｂの変化する回路Ｄと、電流を比較する回
路Ｅにより構成されている。メモリセル３００に流れる
電流とリファレンスメモリセル３０１に流れる電流を、
出力ＡとＢの電圧を比較することにより判定し、“Ｈ”
レベルや“Ｌ”レベルを出力する。
にメモリセル３００に流れる電流により出力Ａの変化す
る回路Ｃと、リファレンスメモリセル３０１に流れる電
流により出力Ｂの変化する回路Ｄと、電流を比較する回
路Ｅにより構成されている。メモリセル３００に流れる
電流とリファレンスメモリセル３０１に流れる電流を、
出力ＡとＢの電圧を比較することにより判定し、“Ｈ”
レベルや“Ｌ”レベルを出力する。
【０００３】次にセンスアンプの一動作例としてセンス
アンプの出力が“Ｌ”レベルから“Ｈ”レベルへ変化す
る場合の波形を図４に示す。ただし、ｔ１はアドレス切
り替わり時刻、ｔ２はデジット線の切り替わり完了時
刻、ｔ３は出力ＡとＢのレベルが逆転する時刻を示して
いる。
アンプの出力が“Ｌ”レベルから“Ｈ”レベルへ変化す
る場合の波形を図４に示す。ただし、ｔ１はアドレス切
り替わり時刻、ｔ２はデジット線の切り替わり完了時
刻、ｔ３は出力ＡとＢのレベルが逆転する時刻を示して
いる。
【０００４】図４に示すように、図３の出力Ａの波形Ｍ
が図３の出力Ｂの波形Ｒより低い状態から高い状態へと
変化するとき、新に選択されたデジット線をチャージす
るために、波形Ｍのレベルが時刻ｔ２〜ｔ３の間で一旦
下がり、それから波形Ｍの安定となるべきレベルへ上昇
する。この時、波形Ｍのレベルが波形Ｒのレベルより高
くなったときに図４の波形Ｓの様にセンスアンプの出力
が反転する。
が図３の出力Ｂの波形Ｒより低い状態から高い状態へと
変化するとき、新に選択されたデジット線をチャージす
るために、波形Ｍのレベルが時刻ｔ２〜ｔ３の間で一旦
下がり、それから波形Ｍの安定となるべきレベルへ上昇
する。この時、波形Ｍのレベルが波形Ｒのレベルより高
くなったときに図４の波形Ｓの様にセンスアンプの出力
が反転する。
【０００５】
【発明が解決しようとする課題】この従来のセンスアン
プでは、図４に示すように波形Ｍのレベルが時刻ｔ２〜
ｔ３間に一旦下がるため、波形ＭのレベルがＲのレベル
に達する（時刻ｔ３）まで長時間を要し、センスアンプ
全体の動作スピードが遅くなるという問題点があった。
プでは、図４に示すように波形Ｍのレベルが時刻ｔ２〜
ｔ３間に一旦下がるため、波形ＭのレベルがＲのレベル
に達する（時刻ｔ３）まで長時間を要し、センスアンプ
全体の動作スピードが遅くなるという問題点があった。
【０００６】
【課題を解決するための手段】本発明の要旨は、メモリ
セルに流れる電流に応じて第１出力電圧を変化させる第
１電流・電圧変換回路と、リファレンスメモリセルに流
れる電流に応じて第２出力電圧を変化させる第２電流・
電圧変換回路と、第１出力電圧と第２出力電圧を比較し
て出力信号を発生する出力回路とを備えたセンスアンプ
において、メモリセルを指定するアドレスの変化を検出
し制御信号を発生するパルス発生回路と、制御信号に応
答し一定期間第１出力電圧と第２出力電圧を等電圧にす
るトランスファーゲート回路とを備えたことである。
セルに流れる電流に応じて第１出力電圧を変化させる第
１電流・電圧変換回路と、リファレンスメモリセルに流
れる電流に応じて第２出力電圧を変化させる第２電流・
電圧変換回路と、第１出力電圧と第２出力電圧を比較し
て出力信号を発生する出力回路とを備えたセンスアンプ
において、メモリセルを指定するアドレスの変化を検出
し制御信号を発生するパルス発生回路と、制御信号に応
答し一定期間第１出力電圧と第２出力電圧を等電圧にす
るトランスファーゲート回路とを備えたことである。
【０００７】
【発明の作用】アドレスが変化するとパルス発生装置は
制御信号を発生し、トランスファーゲート回路は第１，
第２出力電圧を等しくする。アドレスで指定されたメモ
リセルの電流により第１出力電圧は等電圧から変化す
る。
制御信号を発生し、トランスファーゲート回路は第１，
第２出力電圧を等しくする。アドレスで指定されたメモ
リセルの電流により第１出力電圧は等電圧から変化す
る。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例であるセンスアンプ回路の
回路図である。本実施例が従来例と異なる点は、図１に
示すようにメモリセル１００に流れる電流により出力の
変化する回路Ｃの出力Ａと、リファレンスメモリセル１
０１に流れる電流により出力の変化する回路Ｄの出力Ｂ
を、アドレスの変化を検知し、一定のパルスを発生する
パルス発生装置Ｇにより、トランスファーゲート回路Ｆ
をコントロールし、アドレスの変化直後に、一定期間、
非導通状態から導通状態とすることである。導通後、新
たに選択されたデジット線がチャージされると、トラン
スファーゲート回路Ｆは再び、非導通状態となる。
る。図１は本発明の一実施例であるセンスアンプ回路の
回路図である。本実施例が従来例と異なる点は、図１に
示すようにメモリセル１００に流れる電流により出力の
変化する回路Ｃの出力Ａと、リファレンスメモリセル１
０１に流れる電流により出力の変化する回路Ｄの出力Ｂ
を、アドレスの変化を検知し、一定のパルスを発生する
パルス発生装置Ｇにより、トランスファーゲート回路Ｆ
をコントロールし、アドレスの変化直後に、一定期間、
非導通状態から導通状態とすることである。導通後、新
たに選択されたデジット線がチャージされると、トラン
スファーゲート回路Ｆは再び、非導通状態となる。
【０００９】その動作例として、出力ＡとＢの波形とセ
ンスアンプの出力波形を図２に示す。ただしｔ１はアド
レス切り替わり時刻、ｔ２はデジット線の切り替わり完
了時刻、ｔ３はＡとＢのレベルが逆転する時刻である。
図２に示すように、図１の出力Ａの波形Ｍと図１の出力
Ｂの波形Ｒは、アドレスの変化直後に、Ｇの出力パルス
により、一旦導通状態となるため同一レベルとなり、こ
の間にデジット線が切り替わり、新たに選択されたデジ
ット線がチャージアップされる。その後に、再び図１の
ＡとＢが非導通状態となり、ＭとＲのレベルは逆転し、
センスアンプの出力Ｓが反転する。回路Ｃ，Ｄは第１，
第２電流電圧変換回路として機能する。
ンスアンプの出力波形を図２に示す。ただしｔ１はアド
レス切り替わり時刻、ｔ２はデジット線の切り替わり完
了時刻、ｔ３はＡとＢのレベルが逆転する時刻である。
図２に示すように、図１の出力Ａの波形Ｍと図１の出力
Ｂの波形Ｒは、アドレスの変化直後に、Ｇの出力パルス
により、一旦導通状態となるため同一レベルとなり、こ
の間にデジット線が切り替わり、新たに選択されたデジ
ット線がチャージアップされる。その後に、再び図１の
ＡとＢが非導通状態となり、ＭとＲのレベルは逆転し、
センスアンプの出力Ｓが反転する。回路Ｃ，Ｄは第１，
第２電流電圧変換回路として機能する。
【００１０】
【発明の効果】以上説明したように、本発明は図１の
Ａ，Ｂを一時的に同一レベルにすることにより、図４に
示したようなＭのレベルの落込みを、図１の回路Ｄの能
力により、デジット線のチャージを助け、軽減すること
により、デジット線のチャージスピードをアップさせ、
センスアンプ全体のスピードを速くすることができると
いう効果がある。
Ａ，Ｂを一時的に同一レベルにすることにより、図４に
示したようなＭのレベルの落込みを、図１の回路Ｄの能
力により、デジット線のチャージを助け、軽減すること
により、デジット線のチャージスピードをアップさせ、
センスアンプ全体のスピードを速くすることができると
いう効果がある。
【図１】本発明の一実施例の回路図。
【図２】一実施例の動作波形図。
【図３】従来のセンスアンプの回路図。
【図４】従来例の動作波形図。
Ａ メモリセルに流れる電流により出力の変化する回路
の出力 Ｂ リファレンスメモリセルに流れる電流により出力の
変化する回路の出力 Ｃ メモリセルに流れる電流により出力の変化する回路 Ｄ リファレンスメモリセルに流れる電流により出力の
変化する回路 Ｅ 電流比較する電流比較回路 Ｆ トランスファーゲート回路 Ｇ Ｆをコントロールするためのパルス，アドレスの変
化を検知し、発生させるパルス発生装置 Ｍ Ａの波形 Ｎ Ｎｃｈエンハンスメントトランジスタ ＮＯ Ｎｃｈノンドープトランジスタ Ｐ Ｐｃｈエンハンスメントトランジスタ Ｒ Ｂの波形 Ｓ センスアンプ出力波形 ｔ１ アドレス切り替わり時間 ｔ デジット線切り替わり完了時間 ｔ３ ＡとＢのレベルが逆転する時間 １００ メモリセル １０１ リファレンスメモリセル
の出力 Ｂ リファレンスメモリセルに流れる電流により出力の
変化する回路の出力 Ｃ メモリセルに流れる電流により出力の変化する回路 Ｄ リファレンスメモリセルに流れる電流により出力の
変化する回路 Ｅ 電流比較する電流比較回路 Ｆ トランスファーゲート回路 Ｇ Ｆをコントロールするためのパルス，アドレスの変
化を検知し、発生させるパルス発生装置 Ｍ Ａの波形 Ｎ Ｎｃｈエンハンスメントトランジスタ ＮＯ Ｎｃｈノンドープトランジスタ Ｐ Ｐｃｈエンハンスメントトランジスタ Ｒ Ｂの波形 Ｓ センスアンプ出力波形 ｔ１ アドレス切り替わり時間 ｔ デジット線切り替わり完了時間 ｔ３ ＡとＢのレベルが逆転する時間 １００ メモリセル １０１ リファレンスメモリセル
Claims (1)
- 【請求項１】 メモリセルに流れる電流に応じて第１出
力電圧を変化させる第１電流・電圧変換回路と、リファ
レンスメモリセルに流れる電流に応じて第２出力電圧を
変化させる第２電流・電圧変換回路と、第１出力電圧と
第２出力電圧を比較して出力信号を発生する出力回路と
を備えたセンスアンプにおいて、メモリセルを指定する
アドレスの変化を検出し制御信号を発生するパルス発生
回路と、制御信号に応答し一定期間第１出力電圧と第２
出力電圧を等電圧にするトランスファーゲート回路とを
備えたことを特徴とするセンスアンプ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4253788A JPH0676573A (ja) | 1992-08-28 | 1992-08-28 | センスアンプ回路 |
| KR1019930016761A KR940004650A (ko) | 1992-08-28 | 1993-08-27 | 비휘발성 메모리 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4253788A JPH0676573A (ja) | 1992-08-28 | 1992-08-28 | センスアンプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0676573A true JPH0676573A (ja) | 1994-03-18 |
Family
ID=17256162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4253788A Pending JPH0676573A (ja) | 1992-08-28 | 1992-08-28 | センスアンプ回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0676573A (ja) |
| KR (1) | KR940004650A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002230989A (ja) * | 2001-01-31 | 2002-08-16 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04119597A (ja) * | 1990-09-07 | 1992-04-21 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置のセンスアンプ |
-
1992
- 1992-08-28 JP JP4253788A patent/JPH0676573A/ja active Pending
-
1993
- 1993-08-27 KR KR1019930016761A patent/KR940004650A/ko not_active Application Discontinuation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04119597A (ja) * | 1990-09-07 | 1992-04-21 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置のセンスアンプ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940004650A (ko) | 1994-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4185321A (en) | Semiconductor memory with pulse controlled column load circuit | |
| US6876585B2 (en) | Circuit and method for selecting reference voltages in semiconductor memory device | |
| KR890002967A (ko) | 반도체 집적회로 | |
| US6411554B1 (en) | High voltage switch circuit having transistors and semiconductor memory device provided with the same | |
| JPH04259991A (ja) | 電流センスアンプ回路 | |
| JP3090590B2 (ja) | 薄膜フローティング・ゲート・アモルファス・トランジスタを利用する不揮発性レジスタ・システム | |
| US3604952A (en) | Tri-level voltage generator circuit | |
| JPH09270196A (ja) | 電源切り替え回路 | |
| GB2300282A (en) | Substrate bias voltage control circuit | |
| CN108091356A (zh) | 具有减小峰值的唤醒电流的存储器胞元 | |
| CN102044299B (zh) | 非易失性存储器及其读取电路 | |
| JPH0676573A (ja) | センスアンプ回路 | |
| JP3828694B2 (ja) | 半導体メモリ装置のセンシング回路並びにこれを用いたセンシング方法 | |
| JPH0621377A (ja) | 半導体記憶装置 | |
| US6353560B1 (en) | Semiconductor memory device | |
| JP2634861B2 (ja) | 電流センスアンプ回路 | |
| JPS5846797B2 (ja) | 半導体メモリ | |
| KR960012035A (ko) | 용장 비트 라인 선택 신호 발생 회로를 포함하는 반도체 메모리 장치 | |
| JP3932576B2 (ja) | 電流センスアンプ | |
| JPS63209436A (ja) | 充電器 | |
| JP2844585B2 (ja) | 半導体装置 | |
| JPH04345995A (ja) | 半導体記憶装置 | |
| JP2723714B2 (ja) | 半導体メモリ | |
| JPH0212694A (ja) | 半導体記憶装置 | |
| JP3088339B2 (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980721 |