JPH0676573A - センスアンプ回路 - Google Patents
センスアンプ回路Info
- Publication number
- JPH0676573A JPH0676573A JP4253788A JP25378892A JPH0676573A JP H0676573 A JPH0676573 A JP H0676573A JP 4253788 A JP4253788 A JP 4253788A JP 25378892 A JP25378892 A JP 25378892A JP H0676573 A JPH0676573 A JP H0676573A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- sense amplifier
- memory cell
- current flowing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
Landscapes
- Read Only Memory (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的はセンスアンプのスピードアッ
プを行うことである。 【構成】 メモリセルに流れる電流により出力の変化す
る回路Cの出力Aと、リファレンスメモリセルに流れ電
流により出力の変化する回路Dの出力Bをトランスファ
ーゲート回路Fを共通させることにより、アドレスの切
り替わり直後に、非導通状態から導通状態とすることに
より、回路Dの能力によりデジット線のチャージスピー
ドをアップさせることによりデジット線をチャージする
ときのAのレベルの落込みを軽減し、一定時間後AとB
を再び非導通状態としたとき、AとBのレベルが逆転す
るまでの時間が短縮でき、これによりセンスアンプのス
ピードアップが計れる。また回路Fをコントロールする
ための一定パルスをアドレス変化を検知し発生させるパ
ルス発生装置を備えている。
プを行うことである。 【構成】 メモリセルに流れる電流により出力の変化す
る回路Cの出力Aと、リファレンスメモリセルに流れ電
流により出力の変化する回路Dの出力Bをトランスファ
ーゲート回路Fを共通させることにより、アドレスの切
り替わり直後に、非導通状態から導通状態とすることに
より、回路Dの能力によりデジット線のチャージスピー
ドをアップさせることによりデジット線をチャージする
ときのAのレベルの落込みを軽減し、一定時間後AとB
を再び非導通状態としたとき、AとBのレベルが逆転す
るまでの時間が短縮でき、これによりセンスアンプのス
ピードアップが計れる。また回路Fをコントロールする
ための一定パルスをアドレス変化を検知し発生させるパ
ルス発生装置を備えている。
Description
【0001】
【産業上の利用分野】本発明は半導体集積回路に関し、
特にメモリセルのデータ読み出し用のセンスアンプに関
する。
特にメモリセルのデータ読み出し用のセンスアンプに関
する。
【0002】
【従来の技術】従来のセンスアンプは、図3に示すよう
にメモリセル300に流れる電流により出力Aの変化す
る回路Cと、リファレンスメモリセル301に流れる電
流により出力Bの変化する回路Dと、電流を比較する回
路Eにより構成されている。メモリセル300に流れる
電流とリファレンスメモリセル301に流れる電流を、
出力AとBの電圧を比較することにより判定し、“H”
レベルや“L”レベルを出力する。
にメモリセル300に流れる電流により出力Aの変化す
る回路Cと、リファレンスメモリセル301に流れる電
流により出力Bの変化する回路Dと、電流を比較する回
路Eにより構成されている。メモリセル300に流れる
電流とリファレンスメモリセル301に流れる電流を、
出力AとBの電圧を比較することにより判定し、“H”
レベルや“L”レベルを出力する。
【0003】次にセンスアンプの一動作例としてセンス
アンプの出力が“L”レベルから“H”レベルへ変化す
る場合の波形を図4に示す。ただし、t1はアドレス切
り替わり時刻、t2はデジット線の切り替わり完了時
刻、t3は出力AとBのレベルが逆転する時刻を示して
いる。
アンプの出力が“L”レベルから“H”レベルへ変化す
る場合の波形を図4に示す。ただし、t1はアドレス切
り替わり時刻、t2はデジット線の切り替わり完了時
刻、t3は出力AとBのレベルが逆転する時刻を示して
いる。
【0004】図4に示すように、図3の出力Aの波形M
が図3の出力Bの波形Rより低い状態から高い状態へと
変化するとき、新に選択されたデジット線をチャージす
るために、波形Mのレベルが時刻t2〜t3の間で一旦
下がり、それから波形Mの安定となるべきレベルへ上昇
する。この時、波形Mのレベルが波形Rのレベルより高
くなったときに図4の波形Sの様にセンスアンプの出力
が反転する。
が図3の出力Bの波形Rより低い状態から高い状態へと
変化するとき、新に選択されたデジット線をチャージす
るために、波形Mのレベルが時刻t2〜t3の間で一旦
下がり、それから波形Mの安定となるべきレベルへ上昇
する。この時、波形Mのレベルが波形Rのレベルより高
くなったときに図4の波形Sの様にセンスアンプの出力
が反転する。
【0005】
【発明が解決しようとする課題】この従来のセンスアン
プでは、図4に示すように波形Mのレベルが時刻t2〜
t3間に一旦下がるため、波形MのレベルがRのレベル
に達する(時刻t3)まで長時間を要し、センスアンプ
全体の動作スピードが遅くなるという問題点があった。
プでは、図4に示すように波形Mのレベルが時刻t2〜
t3間に一旦下がるため、波形MのレベルがRのレベル
に達する(時刻t3)まで長時間を要し、センスアンプ
全体の動作スピードが遅くなるという問題点があった。
【0006】
【課題を解決するための手段】本発明の要旨は、メモリ
セルに流れる電流に応じて第1出力電圧を変化させる第
1電流・電圧変換回路と、リファレンスメモリセルに流
れる電流に応じて第2出力電圧を変化させる第2電流・
電圧変換回路と、第1出力電圧と第2出力電圧を比較し
て出力信号を発生する出力回路とを備えたセンスアンプ
において、メモリセルを指定するアドレスの変化を検出
し制御信号を発生するパルス発生回路と、制御信号に応
答し一定期間第1出力電圧と第2出力電圧を等電圧にす
るトランスファーゲート回路とを備えたことである。
セルに流れる電流に応じて第1出力電圧を変化させる第
1電流・電圧変換回路と、リファレンスメモリセルに流
れる電流に応じて第2出力電圧を変化させる第2電流・
電圧変換回路と、第1出力電圧と第2出力電圧を比較し
て出力信号を発生する出力回路とを備えたセンスアンプ
において、メモリセルを指定するアドレスの変化を検出
し制御信号を発生するパルス発生回路と、制御信号に応
答し一定期間第1出力電圧と第2出力電圧を等電圧にす
るトランスファーゲート回路とを備えたことである。
【0007】
【発明の作用】アドレスが変化するとパルス発生装置は
制御信号を発生し、トランスファーゲート回路は第1,
第2出力電圧を等しくする。アドレスで指定されたメモ
リセルの電流により第1出力電圧は等電圧から変化す
る。
制御信号を発生し、トランスファーゲート回路は第1,
第2出力電圧を等しくする。アドレスで指定されたメモ
リセルの電流により第1出力電圧は等電圧から変化す
る。
【0008】
【実施例】次に本発明について図面を参照して説明す
る。図1は本発明の一実施例であるセンスアンプ回路の
回路図である。本実施例が従来例と異なる点は、図1に
示すようにメモリセル100に流れる電流により出力の
変化する回路Cの出力Aと、リファレンスメモリセル1
01に流れる電流により出力の変化する回路Dの出力B
を、アドレスの変化を検知し、一定のパルスを発生する
パルス発生装置Gにより、トランスファーゲート回路F
をコントロールし、アドレスの変化直後に、一定期間、
非導通状態から導通状態とすることである。導通後、新
たに選択されたデジット線がチャージされると、トラン
スファーゲート回路Fは再び、非導通状態となる。
る。図1は本発明の一実施例であるセンスアンプ回路の
回路図である。本実施例が従来例と異なる点は、図1に
示すようにメモリセル100に流れる電流により出力の
変化する回路Cの出力Aと、リファレンスメモリセル1
01に流れる電流により出力の変化する回路Dの出力B
を、アドレスの変化を検知し、一定のパルスを発生する
パルス発生装置Gにより、トランスファーゲート回路F
をコントロールし、アドレスの変化直後に、一定期間、
非導通状態から導通状態とすることである。導通後、新
たに選択されたデジット線がチャージされると、トラン
スファーゲート回路Fは再び、非導通状態となる。
【0009】その動作例として、出力AとBの波形とセ
ンスアンプの出力波形を図2に示す。ただしt1はアド
レス切り替わり時刻、t2はデジット線の切り替わり完
了時刻、t3はAとBのレベルが逆転する時刻である。
図2に示すように、図1の出力Aの波形Mと図1の出力
Bの波形Rは、アドレスの変化直後に、Gの出力パルス
により、一旦導通状態となるため同一レベルとなり、こ
の間にデジット線が切り替わり、新たに選択されたデジ
ット線がチャージアップされる。その後に、再び図1の
AとBが非導通状態となり、MとRのレベルは逆転し、
センスアンプの出力Sが反転する。回路C,Dは第1,
第2電流電圧変換回路として機能する。
ンスアンプの出力波形を図2に示す。ただしt1はアド
レス切り替わり時刻、t2はデジット線の切り替わり完
了時刻、t3はAとBのレベルが逆転する時刻である。
図2に示すように、図1の出力Aの波形Mと図1の出力
Bの波形Rは、アドレスの変化直後に、Gの出力パルス
により、一旦導通状態となるため同一レベルとなり、こ
の間にデジット線が切り替わり、新たに選択されたデジ
ット線がチャージアップされる。その後に、再び図1の
AとBが非導通状態となり、MとRのレベルは逆転し、
センスアンプの出力Sが反転する。回路C,Dは第1,
第2電流電圧変換回路として機能する。
【0010】
【発明の効果】以上説明したように、本発明は図1の
A,Bを一時的に同一レベルにすることにより、図4に
示したようなMのレベルの落込みを、図1の回路Dの能
力により、デジット線のチャージを助け、軽減すること
により、デジット線のチャージスピードをアップさせ、
センスアンプ全体のスピードを速くすることができると
いう効果がある。
A,Bを一時的に同一レベルにすることにより、図4に
示したようなMのレベルの落込みを、図1の回路Dの能
力により、デジット線のチャージを助け、軽減すること
により、デジット線のチャージスピードをアップさせ、
センスアンプ全体のスピードを速くすることができると
いう効果がある。
【図1】本発明の一実施例の回路図。
【図2】一実施例の動作波形図。
【図3】従来のセンスアンプの回路図。
【図4】従来例の動作波形図。
A メモリセルに流れる電流により出力の変化する回路
の出力 B リファレンスメモリセルに流れる電流により出力の
変化する回路の出力 C メモリセルに流れる電流により出力の変化する回路 D リファレンスメモリセルに流れる電流により出力の
変化する回路 E 電流比較する電流比較回路 F トランスファーゲート回路 G Fをコントロールするためのパルス,アドレスの変
化を検知し、発生させるパルス発生装置 M Aの波形 N Nchエンハンスメントトランジスタ NO Nchノンドープトランジスタ P Pchエンハンスメントトランジスタ R Bの波形 S センスアンプ出力波形 t1 アドレス切り替わり時間 t デジット線切り替わり完了時間 t3 AとBのレベルが逆転する時間 100 メモリセル 101 リファレンスメモリセル
の出力 B リファレンスメモリセルに流れる電流により出力の
変化する回路の出力 C メモリセルに流れる電流により出力の変化する回路 D リファレンスメモリセルに流れる電流により出力の
変化する回路 E 電流比較する電流比較回路 F トランスファーゲート回路 G Fをコントロールするためのパルス,アドレスの変
化を検知し、発生させるパルス発生装置 M Aの波形 N Nchエンハンスメントトランジスタ NO Nchノンドープトランジスタ P Pchエンハンスメントトランジスタ R Bの波形 S センスアンプ出力波形 t1 アドレス切り替わり時間 t デジット線切り替わり完了時間 t3 AとBのレベルが逆転する時間 100 メモリセル 101 リファレンスメモリセル
Claims (1)
- 【請求項1】 メモリセルに流れる電流に応じて第1出
力電圧を変化させる第1電流・電圧変換回路と、リファ
レンスメモリセルに流れる電流に応じて第2出力電圧を
変化させる第2電流・電圧変換回路と、第1出力電圧と
第2出力電圧を比較して出力信号を発生する出力回路と
を備えたセンスアンプにおいて、メモリセルを指定する
アドレスの変化を検出し制御信号を発生するパルス発生
回路と、制御信号に応答し一定期間第1出力電圧と第2
出力電圧を等電圧にするトランスファーゲート回路とを
備えたことを特徴とするセンスアンプ回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4253788A JPH0676573A (ja) | 1992-08-28 | 1992-08-28 | センスアンプ回路 |
KR1019930016761A KR940004650A (ko) | 1992-08-28 | 1993-08-27 | 비휘발성 메모리 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4253788A JPH0676573A (ja) | 1992-08-28 | 1992-08-28 | センスアンプ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0676573A true JPH0676573A (ja) | 1994-03-18 |
Family
ID=17256162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4253788A Pending JPH0676573A (ja) | 1992-08-28 | 1992-08-28 | センスアンプ回路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPH0676573A (ja) |
KR (1) | KR940004650A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002230989A (ja) * | 2001-01-31 | 2002-08-16 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04119597A (ja) * | 1990-09-07 | 1992-04-21 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置のセンスアンプ |
-
1992
- 1992-08-28 JP JP4253788A patent/JPH0676573A/ja active Pending
-
1993
- 1993-08-27 KR KR1019930016761A patent/KR940004650A/ko not_active Application Discontinuation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04119597A (ja) * | 1990-09-07 | 1992-04-21 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置のセンスアンプ |
Also Published As
Publication number | Publication date |
---|---|
KR940004650A (ko) | 1994-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4185321A (en) | Semiconductor memory with pulse controlled column load circuit | |
US5184031A (en) | Semiconductor integrated circuit | |
US4849935A (en) | Semiconductor memory including transparent latch circuits | |
US6876585B2 (en) | Circuit and method for selecting reference voltages in semiconductor memory device | |
US6411554B1 (en) | High voltage switch circuit having transistors and semiconductor memory device provided with the same | |
JP2008283850A (ja) | 電源回路及び電源制御方法 | |
JP3090590B2 (ja) | 薄膜フローティング・ゲート・アモルファス・トランジスタを利用する不揮発性レジスタ・システム | |
JPH09270196A (ja) | 電源切り替え回路 | |
GB2300282A (en) | Substrate bias voltage control circuit | |
CN108091356A (zh) | 具有减小峰值的唤醒电流的存储器胞元 | |
CN102044299B (zh) | 非易失性存储器及其读取电路 | |
JPH0676573A (ja) | センスアンプ回路 | |
US6353560B1 (en) | Semiconductor memory device | |
JPH0621377A (ja) | 半導体記憶装置 | |
JP3949331B2 (ja) | 半導体記憶装置 | |
CN115148253A (zh) | 存储器电路、存储器预充电的控制方法及设备 | |
JPS5846797B2 (ja) | 半導体メモリ | |
KR960012035A (ko) | 용장 비트 라인 선택 신호 발생 회로를 포함하는 반도체 메모리 장치 | |
JP2844585B2 (ja) | 半導体装置 | |
JP2723714B2 (ja) | 半導体メモリ | |
JPH0737385A (ja) | 内部電源用降圧回路 | |
JP3088339B2 (ja) | 半導体記憶装置 | |
JP2000030436A (ja) | 半導体装置 | |
JPH08153394A (ja) | 電圧切換回路およびその駆動方法 | |
KR100609562B1 (ko) | 플래쉬 메모리 소자의 부트스트랩 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980721 |