JP2844585B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2844585B2 JP2844585B2 JP36028891A JP36028891A JP2844585B2 JP 2844585 B2 JP2844585 B2 JP 2844585B2 JP 36028891 A JP36028891 A JP 36028891A JP 36028891 A JP36028891 A JP 36028891A JP 2844585 B2 JP2844585 B2 JP 2844585B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- mosfet
- semiconductor device
- memory cell
- operating voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dram (AREA)
- Read Only Memory (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＭＯＳＦＥＴを主な構
成要素とする半導体メモリに関し、特に容易に列線の充
電特性を変更できる半導体装置に関する。
成要素とする半導体メモリに関し、特に容易に列線の充
電特性を変更できる半導体装置に関する。
【０００２】
【従来の技術】製造工程において情報の書き込みが行わ
れる読み出し専用記憶素子には、一般にマスクＲＯＭ
（Read Only Memory）と呼ばれるものがある。このマス
クＲＯＭは、製造工程においてＭＯＳ型電界効果トラン
ジスタ（以下、「ＭＯＳＦＥＴ」と称する）の閾値電圧
を選択的に変化させて情報を記憶させる。ＭＯＳＦＥＴ
には、通常、閾値電圧が正であるものと負であるものが
ある。図４に示されたＭＯＳＦＥＴは、閾値電圧が正の
Ｎ型エンハンスメントＭＯＳＦＥＴであり、図５に示さ
れたＭＯＳＦＥＴは、閾値電圧が負のＮ型ディプリーシ
ョンＭＯＳＦＥＴである。このようなＭＯＳＦＥＴは、
記憶される情報によってどちらかが選択される。
れる読み出し専用記憶素子には、一般にマスクＲＯＭ
（Read Only Memory）と呼ばれるものがある。このマス
クＲＯＭは、製造工程においてＭＯＳ型電界効果トラン
ジスタ（以下、「ＭＯＳＦＥＴ」と称する）の閾値電圧
を選択的に変化させて情報を記憶させる。ＭＯＳＦＥＴ
には、通常、閾値電圧が正であるものと負であるものが
ある。図４に示されたＭＯＳＦＥＴは、閾値電圧が正の
Ｎ型エンハンスメントＭＯＳＦＥＴであり、図５に示さ
れたＭＯＳＦＥＴは、閾値電圧が負のＮ型ディプリーシ
ョンＭＯＳＦＥＴである。このようなＭＯＳＦＥＴは、
記憶される情報によってどちらかが選択される。
【０００３】図４に示されたＮ型エンハンスメントＭＯ
ＳＦＥＴは、Ｐ型基板４１の上にソース拡散層４２とド
レイン拡散層４３が形成され、その上にゲート電極５４
が形成されている。また、図５に示されたＮ型ディプリ
ーションＭＯＳＦＥＴは、Ｐ型基板５１の上にソース拡
散層５２及びドレイン拡散層５３が形成され、これら拡
散層５２，５３の間にリン拡散したチャネル領域５５が
形成され、このチャネル領域５５の上にゲート電極５４
が形成されている。
ＳＦＥＴは、Ｐ型基板４１の上にソース拡散層４２とド
レイン拡散層４３が形成され、その上にゲート電極５４
が形成されている。また、図５に示されたＮ型ディプリ
ーションＭＯＳＦＥＴは、Ｐ型基板５１の上にソース拡
散層５２及びドレイン拡散層５３が形成され、これら拡
散層５２，５３の間にリン拡散したチャネル領域５５が
形成され、このチャネル領域５５の上にゲート電極５４
が形成されている。
【０００４】図６には、上記のような２種類のＭＯＳＦ
ＥＴの電圧−電流特性が示されている。Ｎ型エンハンス
メントＭＯＳＦＥＴ（図４）は、実線６１に示すように
ゲート電圧ＶG が１Ｖ以上で導通状態になり、Ｎ型ディ
プリーションＭＯＳＦＥＴ（図５）は実線６２に示すよ
うにゲート電圧−４Ｖ以上で導通状態になる。従って、
このような記憶素子から情報を読み出す場合、ゲート電
圧ＶG を０Ｖにすれば、Ｎ型エンハンスメントＭＯＳＦ
ＥＴならば非導通状態、Ｎ型ディプリーションＭＯＳＦ
ＥＴならば導通状態となるので、列線の電位が変化し、
その微小な変化を検出して情報の読出が可能となる。こ
の検出を行うのがセンスアンプ回路である。
ＥＴの電圧−電流特性が示されている。Ｎ型エンハンス
メントＭＯＳＦＥＴ（図４）は、実線６１に示すように
ゲート電圧ＶG が１Ｖ以上で導通状態になり、Ｎ型ディ
プリーションＭＯＳＦＥＴ（図５）は実線６２に示すよ
うにゲート電圧−４Ｖ以上で導通状態になる。従って、
このような記憶素子から情報を読み出す場合、ゲート電
圧ＶG を０Ｖにすれば、Ｎ型エンハンスメントＭＯＳＦ
ＥＴならば非導通状態、Ｎ型ディプリーションＭＯＳＦ
ＥＴならば導通状態となるので、列線の電位が変化し、
その微小な変化を検出して情報の読出が可能となる。こ
の検出を行うのがセンスアンプ回路である。
【０００５】図７には、従来のセンスアンプ回路の構成
が示されている。このセンスアンプ回路１０は、バイア
ス回路１２と充電用回路１４とから構成されている。バ
イアス回路１２内では、Ｎ型ＭＯＳＦＥＴ Ｑ1 のドイ
レンが、負荷として働くＰ型ＭＯＳＦＥＴ Ｑ2 を介し
て電源ＶCCに接続され、ソースがインバータＩＮＶ１の
入力に共通接続され、インバータＩＮＶ１の出力がＭＯ
ＳＦＥＴ Ｑ1 のゲートに接続されている。一方、充電
用回路１４内では、Ｎ型ＭＯＳＦＥＴ Ｑ1 と同一の入
出力特性をもつＮ型ＭＯＳＦＥＴ Ｑ3 のドレインが、
Ｎ型ＭＯＳＦＥＴ Ｑ4 を介して電源Ｖccに接続され、
インバータＩＮＶ１と同一の入出力特性をもつインバー
タＩＮＢ２の入力と、Ｎ型ＭＯＳＦＥＴ Ｑ3 のソース
とが共通接続され、インバータＩＮＶ２の出力がＮ型Ｍ
ＯＳＦＥＴ Ｑ3 のゲートに接続され、更にＮ型ＭＯＳ
ＦＥＴ Ｑ4 のゲートに、アドレスの変化を検出してパ
ルス状の信号を発生するアドレス遷移検出回路１６の出
力ＡＴＤが入力されるようになっている。アドレス遷移
検出回路１６には、入力パッドＡ1 〜Ａm に接続された
アドレスバッファＢ1 〜Ｂm が接続されている。
が示されている。このセンスアンプ回路１０は、バイア
ス回路１２と充電用回路１４とから構成されている。バ
イアス回路１２内では、Ｎ型ＭＯＳＦＥＴ Ｑ1 のドイ
レンが、負荷として働くＰ型ＭＯＳＦＥＴ Ｑ2 を介し
て電源ＶCCに接続され、ソースがインバータＩＮＶ１の
入力に共通接続され、インバータＩＮＶ１の出力がＭＯ
ＳＦＥＴ Ｑ1 のゲートに接続されている。一方、充電
用回路１４内では、Ｎ型ＭＯＳＦＥＴ Ｑ1 と同一の入
出力特性をもつＮ型ＭＯＳＦＥＴ Ｑ3 のドレインが、
Ｎ型ＭＯＳＦＥＴ Ｑ4 を介して電源Ｖccに接続され、
インバータＩＮＶ１と同一の入出力特性をもつインバー
タＩＮＢ２の入力と、Ｎ型ＭＯＳＦＥＴ Ｑ3 のソース
とが共通接続され、インバータＩＮＶ２の出力がＮ型Ｍ
ＯＳＦＥＴ Ｑ3 のゲートに接続され、更にＮ型ＭＯＳ
ＦＥＴ Ｑ4 のゲートに、アドレスの変化を検出してパ
ルス状の信号を発生するアドレス遷移検出回路１６の出
力ＡＴＤが入力されるようになっている。アドレス遷移
検出回路１６には、入力パッドＡ1 〜Ａm に接続された
アドレスバッファＢ1 〜Ｂm が接続されている。
【０００６】このようなセンスアンプ回路１２におい
て、列線１８との接続点ＣＯＪが入力となり、Ｎ型ＭＯ
ＳＦＥＴ Ｑ1 とＰ型ＭＯＳＦＥＴ Ｑ2 との接続点Ｓ
Ａが出力となっている。列線１８には、これと並列にメ
モリセルブロック２０が接続され、メモリセルの導通、
非導通に応じたデータが出力ＳＡより出力されるように
なっている。
て、列線１８との接続点ＣＯＪが入力となり、Ｎ型ＭＯ
ＳＦＥＴ Ｑ1 とＰ型ＭＯＳＦＥＴ Ｑ2 との接続点Ｓ
Ａが出力となっている。列線１８には、これと並列にメ
モリセルブロック２０が接続され、メモリセルの導通、
非導通に応じたデータが出力ＳＡより出力されるように
なっている。
【０００７】次に、上記のように構成された従来のセン
スアンプ回路１０の動作について説明する。選択された
メモリセルが導通状態、つまり、図７において、Ｎ型エ
ンハンスメントＭＯＳＦＥＴ（Ｍ1 〜Ｍ15）のゲートに
入力される信号Ｘ1 〜Ｘ15が高レベルで、ディプリーシ
ョンＭＯＳＦＥＴ Ｍ16のゲートに入力される信号Ｘ16
が低レベルの場合は、メモリセルが全て導通状態となる
ので、メモリセルを介してグランドへ電流が流れ、セン
スアンプ回路１０の入力ＣＯＪは放電され電位が下が
る。そして、入力ＣＯＪの電位がインバータＩＮＶ１，
ＩＮＶ２の論理閾値電圧以下になると、インバータＩＮ
Ｖ１，ＩＮＶ２の出力は高レベルになり、Ｎ型ＭＯＳＦ
ＥＴ Ｑ1 ，Ｑ3 は導通状態となる。従って、センスア
ンプ回路１０の出力ＳＡは放電され低レベルとなり、出
力電位ＶONがＳＡから出力される。
スアンプ回路１０の動作について説明する。選択された
メモリセルが導通状態、つまり、図７において、Ｎ型エ
ンハンスメントＭＯＳＦＥＴ（Ｍ1 〜Ｍ15）のゲートに
入力される信号Ｘ1 〜Ｘ15が高レベルで、ディプリーシ
ョンＭＯＳＦＥＴ Ｍ16のゲートに入力される信号Ｘ16
が低レベルの場合は、メモリセルが全て導通状態となる
ので、メモリセルを介してグランドへ電流が流れ、セン
スアンプ回路１０の入力ＣＯＪは放電され電位が下が
る。そして、入力ＣＯＪの電位がインバータＩＮＶ１，
ＩＮＶ２の論理閾値電圧以下になると、インバータＩＮ
Ｖ１，ＩＮＶ２の出力は高レベルになり、Ｎ型ＭＯＳＦ
ＥＴ Ｑ1 ，Ｑ3 は導通状態となる。従って、センスア
ンプ回路１０の出力ＳＡは放電され低レベルとなり、出
力電位ＶONがＳＡから出力される。
【０００８】一方、選択されたメモリセルが非導通状
態、つまり、Ｎ型エンハンスメントＭＯＳＦＥＴ（Ｍ1
〜Ｍ15）のゲートに入力される信号Ｘ1 〜Ｘ15のうちど
れか１つが低レベルで、残りのＮ型ディプリーションＭ
ＯＳＦＥＴ Ｍ16のゲートに入る信号Ｘ16を含む１５本
の信号が高レベルの場合は、メモリセルには電流は流れ
ず、列線１８は充電され電位が上がる。そして、列線１
８の電位がインバータＩＮＶ１，ＩＮＶ２の論理閾値電
圧に達すると、インバータＩＮＶ１，ＩＮＶ２の出力は
低レベルになりＮ型ＭＯＳＦＥＴ Ｑ1 ，Ｑ3 は非導通
状態となる。従って、センスアンプ回路１０の出力ＳＡ
は、Ｐ型ＭＯＳＦＥＴ Ｑ2 によって充電され高レベル
になり、出力電位ＶOFF がＳＡより出力される。この
時、アドレス遷移検出回路１６よりパルス状の信号が発
生していると、パルス状の信号が高レベルの間、Ｎ型Ｍ
ＯＳＦＥＴ Ｑ4 は導通状態となるため、列線１８をイ
ンバータＩＮＶ１，ＩＮＶ２の論理閾値電圧に達するま
で、若しくはパルス状の信号が低レベルになるまで充電
を続行する。
態、つまり、Ｎ型エンハンスメントＭＯＳＦＥＴ（Ｍ1
〜Ｍ15）のゲートに入力される信号Ｘ1 〜Ｘ15のうちど
れか１つが低レベルで、残りのＮ型ディプリーションＭ
ＯＳＦＥＴ Ｍ16のゲートに入る信号Ｘ16を含む１５本
の信号が高レベルの場合は、メモリセルには電流は流れ
ず、列線１８は充電され電位が上がる。そして、列線１
８の電位がインバータＩＮＶ１，ＩＮＶ２の論理閾値電
圧に達すると、インバータＩＮＶ１，ＩＮＶ２の出力は
低レベルになりＮ型ＭＯＳＦＥＴ Ｑ1 ，Ｑ3 は非導通
状態となる。従って、センスアンプ回路１０の出力ＳＡ
は、Ｐ型ＭＯＳＦＥＴ Ｑ2 によって充電され高レベル
になり、出力電位ＶOFF がＳＡより出力される。この
時、アドレス遷移検出回路１６よりパルス状の信号が発
生していると、パルス状の信号が高レベルの間、Ｎ型Ｍ
ＯＳＦＥＴ Ｑ4 は導通状態となるため、列線１８をイ
ンバータＩＮＶ１，ＩＮＶ２の論理閾値電圧に達するま
で、若しくはパルス状の信号が低レベルになるまで充電
を続行する。
【０００９】このようにして、センスアンプ回路１０は
メモリセルの導通、非導通を検出し、それに応じたデー
タＶON、ＶOFF をＳＡより出力するようになっている。
また、リファレンスアンプ２２の出力ＲＡからは基準電
圧ＶREF が出力され、このＶREF はＶONとＶOFF の間に
位置するように設定されている。このＶREF とＶONまた
はＶREF とＶOFF との電位差が差動アンプ２４の入力と
なり、それぞれの電位差に応じたデータが出力端子ＯＵ
Ｔより出力される。なお、上記のような構成のセンスア
ンプ回路１０を用いた半導体装置は、一般に動作時の電
源電圧ＶCCは５Ｖであるので、この電圧において安定か
つ高速に動作するように最適設計されている。また、最
近では、動作時の電源電圧ＶCCを５Ｖから３Ｖ付近へ設
定した半導体装置が求められている。
メモリセルの導通、非導通を検出し、それに応じたデー
タＶON、ＶOFF をＳＡより出力するようになっている。
また、リファレンスアンプ２２の出力ＲＡからは基準電
圧ＶREF が出力され、このＶREF はＶONとＶOFF の間に
位置するように設定されている。このＶREF とＶONまた
はＶREF とＶOFF との電位差が差動アンプ２４の入力と
なり、それぞれの電位差に応じたデータが出力端子ＯＵ
Ｔより出力される。なお、上記のような構成のセンスア
ンプ回路１０を用いた半導体装置は、一般に動作時の電
源電圧ＶCCは５Ｖであるので、この電圧において安定か
つ高速に動作するように最適設計されている。また、最
近では、動作時の電源電圧ＶCCを５Ｖから３Ｖ付近へ設
定した半導体装置が求められている。
【００１０】
【発明が解決しようとする課題】しかしながら、上記の
ような従来のセンスアンプ回路１０を、電源電圧３Ｖで
動作させると、動作速度は非常に遅くなる。これは、電
源電圧ＶCCの低下に伴って負荷として働くＭＯＳＦＥＴ
の能力が低下し、列線１８の充電に時間がかかるためで
ある。その結果、従来の半導体装置においては、電源電
圧ＶCCを５Ｖで使用するか、３Ｖ付近で使用するかによ
って、基本的な設計変更を行わなければならない。この
ような変更を行うには、半導体装置の製造工程であるフ
ォトリソグラフィ工程で用いるマスクパターンの変更が
必要であり、電源電圧ＶCCが５Ｖの製品と３Ｖの製品
を、マスクパターンを区別して開発および製造しなくて
はならない。このため、開発工数および生産上の管理工
数が多くなってしまうという問題点があった。また、一
般的にマスクＲＯＭでは、中間製品（情報を書き込む工
程の直前まで製造を行った製品）を事前に製造してお
き、顧客の必要とするデータを受注した後に、情報書き
込みを含む残りの工程を行うため、上記マスクパターン
の変更が情報を書き込む前に行われる場合には、多種類
の中間製品を作っておく必要があり、生産管理が複雑に
なるという問題点が発生する。
ような従来のセンスアンプ回路１０を、電源電圧３Ｖで
動作させると、動作速度は非常に遅くなる。これは、電
源電圧ＶCCの低下に伴って負荷として働くＭＯＳＦＥＴ
の能力が低下し、列線１８の充電に時間がかかるためで
ある。その結果、従来の半導体装置においては、電源電
圧ＶCCを５Ｖで使用するか、３Ｖ付近で使用するかによ
って、基本的な設計変更を行わなければならない。この
ような変更を行うには、半導体装置の製造工程であるフ
ォトリソグラフィ工程で用いるマスクパターンの変更が
必要であり、電源電圧ＶCCが５Ｖの製品と３Ｖの製品
を、マスクパターンを区別して開発および製造しなくて
はならない。このため、開発工数および生産上の管理工
数が多くなってしまうという問題点があった。また、一
般的にマスクＲＯＭでは、中間製品（情報を書き込む工
程の直前まで製造を行った製品）を事前に製造してお
き、顧客の必要とするデータを受注した後に、情報書き
込みを含む残りの工程を行うため、上記マスクパターン
の変更が情報を書き込む前に行われる場合には、多種類
の中間製品を作っておく必要があり、生産管理が複雑に
なるという問題点が発生する。
【００１１】
【発明の目的】本発明の目的は、動作電源が異なっても
常に最適な動作特性が得られる半導体装置を提供するこ
とにある。
常に最適な動作特性が得られる半導体装置を提供するこ
とにある。
【００１２】
【課題を解決するための手段】本発明は、上記目的を達
成するために、列線に接続されたメモリセルと、前記列
線を介して前記メモリセルにバイアス電圧を印加するバ
イアス回路と、前記列線に接続されて前記列線を充電す
る充電用回路とを備えた半導体装置において、前記メモ
リセルに蓄積された情報の読み出しを第１の動作電圧で
行うとき、前記充電用回路を非活性化し、前記メモリセ
ルに蓄積された情報の読み出しを前記第１の動作電圧よ
り低い第２の動作電圧で行うとき、前記充電用回路を活
性化する制御回路を備えたことを特徴とする半導体装置
を提供する。
成するために、列線に接続されたメモリセルと、前記列
線を介して前記メモリセルにバイアス電圧を印加するバ
イアス回路と、前記列線に接続されて前記列線を充電す
る充電用回路とを備えた半導体装置において、前記メモ
リセルに蓄積された情報の読み出しを第１の動作電圧で
行うとき、前記充電用回路を非活性化し、前記メモリセ
ルに蓄積された情報の読み出しを前記第１の動作電圧よ
り低い第２の動作電圧で行うとき、前記充電用回路を活
性化する制御回路を備えたことを特徴とする半導体装置
を提供する。
【００１３】
【作用】本発明は上記のように構成されているため、制
御用記憶素子に記憶する情報を変更するだけで、容易に
列線の充電能力を変更できる。例えば、制御用記憶素子
がＮ型エンハンスメントＭＯＳＦＥＴの場合に、バイア
ス回路を５Ｖ付近で動作する時に最適となるように設計
し、制御用記憶素子がＮ型ディプリーションＭＯＳＦＥ
Ｔの場合に、充電用回路を３Ｖ付近で動作する時に最適
となるように設計すれば、制御用記憶素子に書き込む情
報を変化させるだけで、電源電圧が異なる場合でも、回
路変更の必要も無く適切な動作が得られる。また、制御
用記憶素子への情報の書き込みは、半導体装置の製造工
程において、メモリセル（ＲＯＭ）に情報の書き込みを
行う工程と同一工程で行われ、更に、情報書き込み工程
のフォトリソグラフィ工程で用いるマスクパターンは、
顧客から供給されるデータによってその都度作成される
ため、このマスクパターンを作成する際に、顧客が要求
する電源電圧を考慮して制御用記憶素子に書き込む情報
を決定すればよいため、マスクパターンの種類や中間製
品の種類が多くなることもなく、生産管理も容易にな
る。
御用記憶素子に記憶する情報を変更するだけで、容易に
列線の充電能力を変更できる。例えば、制御用記憶素子
がＮ型エンハンスメントＭＯＳＦＥＴの場合に、バイア
ス回路を５Ｖ付近で動作する時に最適となるように設計
し、制御用記憶素子がＮ型ディプリーションＭＯＳＦＥ
Ｔの場合に、充電用回路を３Ｖ付近で動作する時に最適
となるように設計すれば、制御用記憶素子に書き込む情
報を変化させるだけで、電源電圧が異なる場合でも、回
路変更の必要も無く適切な動作が得られる。また、制御
用記憶素子への情報の書き込みは、半導体装置の製造工
程において、メモリセル（ＲＯＭ）に情報の書き込みを
行う工程と同一工程で行われ、更に、情報書き込み工程
のフォトリソグラフィ工程で用いるマスクパターンは、
顧客から供給されるデータによってその都度作成される
ため、このマスクパターンを作成する際に、顧客が要求
する電源電圧を考慮して制御用記憶素子に書き込む情報
を決定すればよいため、マスクパターンの種類や中間製
品の種類が多くなることもなく、生産管理も容易にな
る。
【００１４】
【実施例】次に、本発明の実施例を添付図面を参照しつ
つ詳細に説明する。図１には、本発明の第１実施例に係
る半導体装置の構成が示されている。なお、図７と同一
の箇所は同一の符号を付し説明を省略する。この半導体
装置は、センスアンプ回路３０と、メモリセルブロック
２０と、センスアンプ回路３０を制御する制御回路３２
とを備えている。すなわち、本実施例においては、制御
回路３２を設けるとともに、センスアンプ回路内の充電
用回路に第１のＮＯＲ回路ＮＯＲ１を配置している。
つ詳細に説明する。図１には、本発明の第１実施例に係
る半導体装置の構成が示されている。なお、図７と同一
の箇所は同一の符号を付し説明を省略する。この半導体
装置は、センスアンプ回路３０と、メモリセルブロック
２０と、センスアンプ回路３０を制御する制御回路３２
とを備えている。すなわち、本実施例においては、制御
回路３２を設けるとともに、センスアンプ回路内の充電
用回路に第１のＮＯＲ回路ＮＯＲ１を配置している。
【００１５】制御回路３２には、図４、図５に示したＭ
ＯＳＦＥＴと同様の構造を有する第１の記憶素子ＭＣ1
が備えられ、ソースとゲートが接地電位ＶSS2 に接続さ
れ、ドレインが負荷として働くＰ型ＭＯＳＦＥＴ Ｑ5
を介して電源電圧ＶCCに接続されている。第１の記憶素
子ＭＣ1 とＰ型ＭＯＳＦＥＴ Ｑ5 との接続点は、第２
のＮＯＲ回路ＮＯＲ2 の入力に接続されている。第２の
ＮＯＲ回路ＮＯＲ2 の他方の入力端には、活性化信号の
反転信号ＣＥＢが接続されている。第２のＮＯＲ回路Ｎ
ＯＲ2 の出力は、インバータＩＮＶ３の入力に接続され
ている。インバータＩＮＶ３の出力はセンスアンプ回路
３０の充電用回路３６の中の第１のＮＯＲ回路ＮＯＲ1
の入力に接続さえている。また、第１のＮＯＲ回路ＮＯ
Ｒ1 他方の入力にはセンスアンプ回路３０の入力接続点
ＣＯＪに接続されている。なお、第１の記憶素子として
は、ＥＰＲＯＭ又は電気的、レーザ照射によりプログラ
ム可能なヒューズを用いてもよい。また、ＭＯＳＦＥＴ
Ｑ5 に代えて抵抗素子を用いてもよい。
ＯＳＦＥＴと同様の構造を有する第１の記憶素子ＭＣ1
が備えられ、ソースとゲートが接地電位ＶSS2 に接続さ
れ、ドレインが負荷として働くＰ型ＭＯＳＦＥＴ Ｑ5
を介して電源電圧ＶCCに接続されている。第１の記憶素
子ＭＣ1 とＰ型ＭＯＳＦＥＴ Ｑ5 との接続点は、第２
のＮＯＲ回路ＮＯＲ2 の入力に接続されている。第２の
ＮＯＲ回路ＮＯＲ2 の他方の入力端には、活性化信号の
反転信号ＣＥＢが接続されている。第２のＮＯＲ回路Ｎ
ＯＲ2 の出力は、インバータＩＮＶ３の入力に接続され
ている。インバータＩＮＶ３の出力はセンスアンプ回路
３０の充電用回路３６の中の第１のＮＯＲ回路ＮＯＲ1
の入力に接続さえている。また、第１のＮＯＲ回路ＮＯ
Ｒ1 他方の入力にはセンスアンプ回路３０の入力接続点
ＣＯＪに接続されている。なお、第１の記憶素子として
は、ＥＰＲＯＭ又は電気的、レーザ照射によりプログラ
ム可能なヒューズを用いてもよい。また、ＭＯＳＦＥＴ
Ｑ5 に代えて抵抗素子を用いてもよい。
【００１６】次に、以上のように構成された第１の実施
例の動作について説明する。まず、活性化信号の反転信
号ＣＥＢが高レベルの場合、つまり半導体装置が非活性
化状態の場合は、第２のＮＯＲ回路ＮＯＲ2 の出力は他
の入力信号には依存せず低レベルとなり、ＩＮＶ３を介
して第１のＮＯＲ回路ＮＯＲ1 に高レベルが入力され
る。したがって、第１のＮＯＲ回路ＮＯＲ1 の出力は他
の入力には依存せず低レベルとなり、Ｎ型ＭＯＳＦＥＴ
Ｑ3 は非導通状態となる。その結果、充電用回路３６
が非活性化される。
例の動作について説明する。まず、活性化信号の反転信
号ＣＥＢが高レベルの場合、つまり半導体装置が非活性
化状態の場合は、第２のＮＯＲ回路ＮＯＲ2 の出力は他
の入力信号には依存せず低レベルとなり、ＩＮＶ３を介
して第１のＮＯＲ回路ＮＯＲ1 に高レベルが入力され
る。したがって、第１のＮＯＲ回路ＮＯＲ1 の出力は他
の入力には依存せず低レベルとなり、Ｎ型ＭＯＳＦＥＴ
Ｑ3 は非導通状態となる。その結果、充電用回路３６
が非活性化される。
【００１７】一方、活性化信号の反転信号ＣＥＢが低レ
ベルの場合、つまり半導体装置が活性化されている場合
は、第２のＮＯＲ回路は他の信号に依存することにな
る。したがって、まず、第１の記憶素子ＭＣ1 がＮ型エ
ンハンスメントＭＯＳＦＥＴの場合は、第１の記憶素子
ＭＣ1 はゲート接地電位ＶSS2 なので非導通状態とな
り、第２のＮＯＲ回路ＮＯＲ2 の入力はＰ型ＭＯＳＦＥ
Ｔ Ｑ5 によって高レベルとなる。したがって、第２の
ＮＯＲ回路ＮＯＲ2 の出力は他の入力に依存せず低レベ
ルとなり、インバータＩＮＶ３を介して第１のＮＯＲ回
路ＮＯＲ1 に高レベルが入力される。したがって、第１
のＮＯＲ回路ＮＯＲ1 の出力は低レベルとなりＮ型ＭＯ
ＳＦＥＴ Ｑ3 は非導通状態となり、充電用回路３６は
非活性化状態となる。その結果、センスアンプ回路３０
の動作は全てバイアス回路１２によって行われることに
なる。
ベルの場合、つまり半導体装置が活性化されている場合
は、第２のＮＯＲ回路は他の信号に依存することにな
る。したがって、まず、第１の記憶素子ＭＣ1 がＮ型エ
ンハンスメントＭＯＳＦＥＴの場合は、第１の記憶素子
ＭＣ1 はゲート接地電位ＶSS2 なので非導通状態とな
り、第２のＮＯＲ回路ＮＯＲ2 の入力はＰ型ＭＯＳＦＥ
Ｔ Ｑ5 によって高レベルとなる。したがって、第２の
ＮＯＲ回路ＮＯＲ2 の出力は他の入力に依存せず低レベ
ルとなり、インバータＩＮＶ３を介して第１のＮＯＲ回
路ＮＯＲ1 に高レベルが入力される。したがって、第１
のＮＯＲ回路ＮＯＲ1 の出力は低レベルとなりＮ型ＭＯ
ＳＦＥＴ Ｑ3 は非導通状態となり、充電用回路３６は
非活性化状態となる。その結果、センスアンプ回路３０
の動作は全てバイアス回路１２によって行われることに
なる。
【００１８】信号ＣＥＢが低レベルの状態では、第１の
記憶素子ＭＣ1 がＮ型ディプリーションＭＯＳＦＥＴの
場合は、ゲート電圧は接地電位ＶSS2 であるが記憶素子
ＭＣ1 は導通状態となるため、相互伝達コンダクタンス
をＰ型ＭＯＳＦＥＴ Ｑ5 と比較して十分大きく設計す
れば、第２のＮＯＲ回路ＮＯＲ2 の入力は低レベルとな
る。この時、第２のＮＯＲ回路ＮＯＲ2 の出力は高レベ
ルとなり、ＩＮＶ３を介して第１のＮＯＲ回路ＮＯＲ1
に低レベルが入力される。したがって、充電用回路３６
は活性化され、第１のＮＯＲ回路ＮＯＲ1 のもう１つの
入力であるＣＯＪのデータに応じて高レベルか、または
低レベルを出力し、これに応じてＮ型ＭＯＳＦＥＴ Ｑ
3 も導通状態または非導通状態となる。この時のセンス
アンプ回路３０の動作については、従来の装置（図７）
と同一である。
記憶素子ＭＣ1 がＮ型ディプリーションＭＯＳＦＥＴの
場合は、ゲート電圧は接地電位ＶSS2 であるが記憶素子
ＭＣ1 は導通状態となるため、相互伝達コンダクタンス
をＰ型ＭＯＳＦＥＴ Ｑ5 と比較して十分大きく設計す
れば、第２のＮＯＲ回路ＮＯＲ2 の入力は低レベルとな
る。この時、第２のＮＯＲ回路ＮＯＲ2 の出力は高レベ
ルとなり、ＩＮＶ３を介して第１のＮＯＲ回路ＮＯＲ1
に低レベルが入力される。したがって、充電用回路３６
は活性化され、第１のＮＯＲ回路ＮＯＲ1 のもう１つの
入力であるＣＯＪのデータに応じて高レベルか、または
低レベルを出力し、これに応じてＮ型ＭＯＳＦＥＴ Ｑ
3 も導通状態または非導通状態となる。この時のセンス
アンプ回路３０の動作については、従来の装置（図７）
と同一である。
【００１９】図３には、メモリセルが導通状態から非導
通状態へ変化した時の各部の電位が示されている。図に
おいて、上段が電源電圧５Ｖにおいて最適設計した時の
波形（従来例）であり、下段の点線は電源電圧５Ｖで最
適設計したものを電源電圧３Ｖで動作させた時の波形
（従来例）、下段の実線は第１の記憶素子ＭＣ1 をＮ型
ディプリーションＭＯＳＦＥＴにした時の電源電圧３Ｖ
における各部の電位波形（本実施例）である。
通状態へ変化した時の各部の電位が示されている。図に
おいて、上段が電源電圧５Ｖにおいて最適設計した時の
波形（従来例）であり、下段の点線は電源電圧５Ｖで最
適設計したものを電源電圧３Ｖで動作させた時の波形
（従来例）、下段の実線は第１の記憶素子ＭＣ1 をＮ型
ディプリーションＭＯＳＦＥＴにした時の電源電圧３Ｖ
における各部の電位波形（本実施例）である。
【００２０】図３上段の電源電圧５Ｖの波形において、
従来例で示した通り、選択されたメモリセルが非導通の
場合は、列線１８が充電され、センスアンプ回路１０の
出力ＳＡは高レベルとなり、リファレンスアンプ２２と
の電位差が差動アンプ２４に入力され、その結果、信号
ＯＵＴが出力される。これを電源電圧だけを５Ｖから３
Ｖに変更すると、下段の点線に示すような波形になる。
すなわち、この波形は電源電圧が下がることによりバイ
アス回路１２のＰ型ＭＯＳＦＥＴ Ｑ2 の相互伝達コン
ダクタンスが低下し、列線１８の充電に時間がかかって
いることを示している。
従来例で示した通り、選択されたメモリセルが非導通の
場合は、列線１８が充電され、センスアンプ回路１０の
出力ＳＡは高レベルとなり、リファレンスアンプ２２と
の電位差が差動アンプ２４に入力され、その結果、信号
ＯＵＴが出力される。これを電源電圧だけを５Ｖから３
Ｖに変更すると、下段の点線に示すような波形になる。
すなわち、この波形は電源電圧が下がることによりバイ
アス回路１２のＰ型ＭＯＳＦＥＴ Ｑ2 の相互伝達コン
ダクタンスが低下し、列線１８の充電に時間がかかって
いることを示している。
【００２１】これに対し、本実施例によれば、第１の記
憶素子ＭＣ1 を半導体装置の製造工程において、Ｎ型デ
ィプリーションＭＯＳＦＥＴにすることにより、充電用
回路３６が活性化され、下段の実線で示すような特性を
得ることができ、電源電圧５Ｖの波形と比較してもスピ
ードの差は全く見られない。
憶素子ＭＣ1 を半導体装置の製造工程において、Ｎ型デ
ィプリーションＭＯＳＦＥＴにすることにより、充電用
回路３６が活性化され、下段の実線で示すような特性を
得ることができ、電源電圧５Ｖの波形と比較してもスピ
ードの差は全く見られない。
【００２２】図２には、本発明の第２の実施例の半導体
装置の構成が示されている。なお、第１の実施例と同一
の箇所は、同一の符号を付け説明を省略する。この実施
例は、第１の実施例の制御回路３２に代えて制御回路４
２を備えている。すなわち、制御回路４２においては、
第１のＮＡＮＤ回路ＮＡＮＤ1 の入力に、第１の記憶素
子ＭＣ1 とＰ型ＭＯＳＦＥＴ Ｑ5 との接続点と、活性
化信号ＣＥとが供給される。そして、制御回路４２の出
力はセンスアンプ回路３０の第１のＮＯＲ回路ＮＯＲ1
に入力される。
装置の構成が示されている。なお、第１の実施例と同一
の箇所は、同一の符号を付け説明を省略する。この実施
例は、第１の実施例の制御回路３２に代えて制御回路４
２を備えている。すなわち、制御回路４２においては、
第１のＮＡＮＤ回路ＮＡＮＤ1 の入力に、第１の記憶素
子ＭＣ1 とＰ型ＭＯＳＦＥＴ Ｑ5 との接続点と、活性
化信号ＣＥとが供給される。そして、制御回路４２の出
力はセンスアンプ回路３０の第１のＮＯＲ回路ＮＯＲ1
に入力される。
【００２３】次に、上記のように構成された第２の実施
例の動作について説明する。まず、活性化信号ＣＥが低
レベルの場合、つまり半導体装置が非活性化状態の場合
は、第１のＮＡＮＤ回路ＮＡＮＤ1 の出力は信号ＣＥ以
外の信号に依存せず高レベルとなり、第１のＮＯＲ回路
ＮＯＲ1 の出力は低レベルとなり、Ｎ型ＭＯＳＦＥＴＱ
3 は非導通状態となる。したがって、充電用回路３６は
非活性化状態となる。
例の動作について説明する。まず、活性化信号ＣＥが低
レベルの場合、つまり半導体装置が非活性化状態の場合
は、第１のＮＡＮＤ回路ＮＡＮＤ1 の出力は信号ＣＥ以
外の信号に依存せず高レベルとなり、第１のＮＯＲ回路
ＮＯＲ1 の出力は低レベルとなり、Ｎ型ＭＯＳＦＥＴＱ
3 は非導通状態となる。したがって、充電用回路３６は
非活性化状態となる。
【００２４】一方、活性化信号ＣＥが高レベルの場合、
つまり半導体装置が活性化状態の場合は、第１のＮＡＮ
Ｄ回路ＮＡＮＤ1 は信号ＣＥ以外の信号に依存するよう
になる。したがって、まず、第１の記憶素子ＭＣ1 がＮ
型ディプリーションＭＯＳＦＥＴの場合、第１の記憶素
子ＭＣ1 のゲート電圧は接地電位ＶSS2 ではあるが、導
通状態となり、第１の記憶素子ＭＣ1 の相互伝達コンダ
クタンスをＰ型ＭＯＳＦＥＴ Ｑ5 と比較して十分大き
く設計すれば、第１のＮＡＮＤ回路ＮＡＮＤ1 の入力は
低レベルとなる。この場合、第１のＮＡＮＤ回路ＮＡＮ
Ｄ1 の出力は必ず高レベルとなり、第１のＮＯＲ回路Ｎ
ＯＲ1 の出力は低レベルになる。この際、Ｎ型ＭＯＳＦ
ＥＴ Ｑ3 は非導通状態となり、充電用回路３６は非活
性化状態となり動作しない。したがって、センスアンプ
回路３０の動作は全てバイアス回路１２に依存すること
になる。
つまり半導体装置が活性化状態の場合は、第１のＮＡＮ
Ｄ回路ＮＡＮＤ1 は信号ＣＥ以外の信号に依存するよう
になる。したがって、まず、第１の記憶素子ＭＣ1 がＮ
型ディプリーションＭＯＳＦＥＴの場合、第１の記憶素
子ＭＣ1 のゲート電圧は接地電位ＶSS2 ではあるが、導
通状態となり、第１の記憶素子ＭＣ1 の相互伝達コンダ
クタンスをＰ型ＭＯＳＦＥＴ Ｑ5 と比較して十分大き
く設計すれば、第１のＮＡＮＤ回路ＮＡＮＤ1 の入力は
低レベルとなる。この場合、第１のＮＡＮＤ回路ＮＡＮ
Ｄ1 の出力は必ず高レベルとなり、第１のＮＯＲ回路Ｎ
ＯＲ1 の出力は低レベルになる。この際、Ｎ型ＭＯＳＦ
ＥＴ Ｑ3 は非導通状態となり、充電用回路３６は非活
性化状態となり動作しない。したがって、センスアンプ
回路３０の動作は全てバイアス回路１２に依存すること
になる。
【００２５】第１の記憶素子ＭＣ1 がＮ型エンハンスメ
ントＭＯＳＦＥＴの場合は、第１の記憶素子ＭＣ1 のゲ
ート電圧は接地電位ＶSS2 であるので非導通状態とな
り、第１のＮＡＮＤ回路ＮＡＮＤ1 の入力は、Ｐ型ＭＯ
ＳＦＥＴ Ｑ5 によって高レベルとなる。この際、活性
化信号ＣＥも高レベルであるので、第１のＮＡＮＤ回路
ＮＡＮＤ1 の出力は低レベルとなり、第１のＮＯＲ回路
に入力される。したがって、充電用回路３６は活性化さ
れ、第１のＮＯＲ回路ＮＯＲ1 のもう１つの入力である
ＣＯＪのデータに応じて高レベルか低レベルを出力す
る。これに対応して、Ｎ型ＭＯＳＦＥＴ Ｑ3 も導通状
態又は非導通状態となる。この時のセンスアンプ回路３
０の動作については、従来例と同一である。
ントＭＯＳＦＥＴの場合は、第１の記憶素子ＭＣ1 のゲ
ート電圧は接地電位ＶSS2 であるので非導通状態とな
り、第１のＮＡＮＤ回路ＮＡＮＤ1 の入力は、Ｐ型ＭＯ
ＳＦＥＴ Ｑ5 によって高レベルとなる。この際、活性
化信号ＣＥも高レベルであるので、第１のＮＡＮＤ回路
ＮＡＮＤ1 の出力は低レベルとなり、第１のＮＯＲ回路
に入力される。したがって、充電用回路３６は活性化さ
れ、第１のＮＯＲ回路ＮＯＲ1 のもう１つの入力である
ＣＯＪのデータに応じて高レベルか低レベルを出力す
る。これに対応して、Ｎ型ＭＯＳＦＥＴ Ｑ3 も導通状
態又は非導通状態となる。この時のセンスアンプ回路３
０の動作については、従来例と同一である。
【００２６】
【発明の効果】以上説明したように本発明は、列線に並
列接続されたメモリセルにバイアス電圧を印加するバイ
アス回路と、列線を充，放電するための充電用回路とを
備え、これらバイアス回路及び充電用回路によってメモ
リセルの導通，非導通状態を変化させることによりメモ
リセル内のデータを読み出す半導体装置において、所定
の情報が記憶された制御用記憶素子を備え、制御用記憶
素子に記憶された情報に基づいて充電用回路の活性，非
活性化を制御する制御回路を備えているため、動作電源
（電圧）が異なっても常に最適な動作特性が得られると
いう効果がある。
列接続されたメモリセルにバイアス電圧を印加するバイ
アス回路と、列線を充，放電するための充電用回路とを
備え、これらバイアス回路及び充電用回路によってメモ
リセルの導通，非導通状態を変化させることによりメモ
リセル内のデータを読み出す半導体装置において、所定
の情報が記憶された制御用記憶素子を備え、制御用記憶
素子に記憶された情報に基づいて充電用回路の活性，非
活性化を制御する制御回路を備えているため、動作電源
（電圧）が異なっても常に最適な動作特性が得られると
いう効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る半導体装置の構成
を示すの回路図。
を示すの回路図。
【図２】本発明の第２の実施例に係る半導体装置の構成
を示すの回路図。
を示すの回路図。
【図３】本発明及び従来例の各部の電位を示す波形図。
【図４】Ｎ型エンハンスメントＭＯＳＦＥＴの記憶素子
断面図。
断面図。
【図５】Ｎ型ディプリーションＭＯＳＦＥＴの記憶素子
断面図。
断面図。
【図６】図４及び図５に示した記憶素子の特性図。
【図７】従来の半導体装置の構成を示す回路図。
１２ バイアス回路 １６ アドレス遷移検出回路 １８ 列線 ２０ メモリセルブロック ３６ 充電用回路 ３０ センスアンプ回路 ３２，４２ 制御回路 Ａ1 〜Ａm 入力パッド Ｂ1 〜Ｂm アドレスバッファ Ｑ1 〜Ｑ5 ，Ｍ1 〜Ｍ16，ＭＣ1 ＭＯＳＦＥＴ ＩＮＶ１〜ＩＮＶ３ インバータ回路 ＮＯＲ１，ＮＯＲ２ ＮＯＲ回路 ＮＡＮＤ1 ＮＡＮＤ回路 Ｘ1 〜Ｘ16 データ信号 ＣＥ，ＣＥＢ 半導体装置活性化信号
Claims (5)
- 【請求項１】列線に接続されたメモリセルと、前記列線
を介して前記メモリセルにバイアス電圧を印加するバイ
アス回路と、前記列線に接続されて前記列線を充電する
充電用回路とを備えた半導体装置において、 前記メモリセルに蓄積された情報の読み出しを第１の動
作電圧で行うとき、前記充電用回路を非活性化し、前記
メモリセルに蓄積された情報の読み出しを前記第１の動
作電圧より低い第２の動作電圧で行うとき、前記充電用
回路を活性化する制御回路を備えたことを特徴とする半
導体装置。 - 【請求項２】前記制御回路は、前記第１あるいは第２の
動作電圧に応じた情報を記憶した制御用記憶素子を備え
た構成の請求項１の半導体装置。 - 【請求項３】前記制御回路は、前記第１あるいは第２の
動作電圧が印加される電源端子と第１のノードで接続さ
れ、接地端子に接続された前記制御用記憶素子と第２の
ノードで接続された負荷トランジスタを備え、前記第１
あるいは第２の動作電圧に応じた情報に基づいて前記制
御用記憶素子をオンあるいはオフに設定することにより
定まる前記第２のノードの低レベルあるいは高レベルの
電位によって前記充電用回路を活性化あるいは非活性化
する構成の請求項２の半導体装置。 - 【請求項４】前記制御用記憶素子は、ＭＯＳＦＥＴ、Ｅ
ＰＲＯＭ、およびヒューズから選択された１つの素子で
ある構成の請求項３の半導体装置。 - 【請求項５】前記ＭＯＳＦＥＴは、前記第１あるいは第
２の動作電圧に応じてＮ型エンハンストＭＯＳＦＥＴあ
るいはＮ型ディプリーションＭＯＳＦＥＴである構成の
請求項４の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36028891A JP2844585B2 (ja) | 1991-12-27 | 1991-12-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36028891A JP2844585B2 (ja) | 1991-12-27 | 1991-12-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05182487A JPH05182487A (ja) | 1993-07-23 |
| JP2844585B2 true JP2844585B2 (ja) | 1999-01-06 |
Family
ID=18468751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36028891A Expired - Lifetime JP2844585B2 (ja) | 1991-12-27 | 1991-12-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2844585B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2582535B2 (ja) * | 1994-10-28 | 1997-02-19 | 九州日本電気株式会社 | 半導体装置 |
-
1991
- 1991-12-27 JP JP36028891A patent/JP2844585B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05182487A (ja) | 1993-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0777345B2 (ja) | 半導体装置 | |
| US20010045859A1 (en) | Signal potential conversion circuit | |
| JP2569777B2 (ja) | 入力信号切り換え回路 | |
| KR19990084474A (ko) | 저전력 정적 램의 셀 구조 | |
| EP0205258A2 (en) | Semiconductor integrated circuit having a function for switching the operational modes of an internal circuit | |
| US5017803A (en) | Power supply potential rising detection circuit | |
| JPH01211398A (ja) | センス回路 | |
| JPH04259991A (ja) | 電流センスアンプ回路 | |
| KR930000963B1 (ko) | 불휘발성 메모리 회로장치 | |
| EP0194091B1 (en) | A programmable logic device with limited sense currents | |
| KR920000962B1 (ko) | 반도체 메모리 장치의 데이터 출력단 전압레벨 조절회로 | |
| JP2790495B2 (ja) | 不揮発性半導体記憶装置 | |
| US4875195A (en) | Semiconductor device with a reference voltage generator | |
| JP2844585B2 (ja) | 半導体装置 | |
| JP2582535B2 (ja) | 半導体装置 | |
| JPH06314491A (ja) | 半導体記憶装置 | |
| JPS6027118B2 (ja) | 半導体メモリ装置 | |
| KR100348712B1 (ko) | 반도체메모리테스트회로 | |
| EP0102485A2 (en) | Semiconductor memory | |
| JPH08293197A (ja) | 不揮発性半導体記憶装置 | |
| JP2534697B2 (ja) | 半導体記憶装置 | |
| US6353560B1 (en) | Semiconductor memory device | |
| JPS6299981A (ja) | スタテイツクｒａｍ | |
| JP2004199763A (ja) | 半導体集積回路装置 | |
| JPH10125069A (ja) | 半導体メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081030 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091030 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091030 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101030 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111030 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 14 |