TWI228785B - Substrate, wiring board, substrate for semiconductor package, semiconductor device, semiconductor package and its manufacturing method - Google Patents

Description

1228785 (1) 玖、發明說明 【發明所屬之技術領域】 本發明是關於.··半導體裝置所用的基板、配線板、半 導體封裝用基板、半導體裝置、半導體封裝及其製造方法 【先前技術】 m

隨著對電子機器的小型化或高性能化需求的殷切，半 導體的積體度也在年年提高，輸入輸出端子也在增加。連 帶的’搭載半導體的半導體封裝體也需要很多的輸入輸出 端子’同時，也被要求小型化，因此高密度化一直在進展 。又’隨著近年來之電子零件的高密度化，配線板已被要 求提昇其高密度化。而對搭載於配線板的半導體封裝，同 樣的要求也在高漲。一般在半導體封裝，有將輸入輸出端 子成一列配置在封裝周邊的形態，及不僅周邊而是成多列 配置到內部的形態。前者是以QFP(Quad Flat Package)較 具代表性。 爲了回應這種要求的半導體封裝，傳統的僅能在周邊 配置端子的引線框型的 SOP(Small 0 ut 1 i n e P ac k a g e)或取 代QFP將其多端子化時，將需要縮小端子間距，但在〇. 5 mm以下間距的領域，與配線板的連接需要高度的技術。 後者的陣列型可以用較大的間距排列端子，因此較適合多 插梢化。傳統上，陣列型是具有連接梢的PGA(Pin Grid Array)較爲一般性，但與配線板的連接成爲插入型，不適 用於表面安裝。因此，以開發出可以作表面安裝的所謂的 -6- (2) 1228785 BGA(Ball Grid Array)封裝。 另一方面，隨著電子機器的小型化，對封裝尺寸的進 一步小型化的要求更爲強烈。爲因應這種小型化’有一提 案建議使用尺寸與半導體晶片差不多同大的所謂晶片尺寸 的封裝（CSP·· Chip Size Package)。這是’不僅半導體曰曰 片的周邊部，在安裝領域內也有與外部配線基板的連接部 ，亦即具有外部連接端子的封裝。具體例子是，包括：在 半導體晶片的表面接合附設突塊的聚醯亞胺薄膜，藉由金 引線與晶片進行電氣連接後，罐燒環氧樹脂加以封裝者 (NIKKEI MATERIALS & TECHNOLOGY 9 4 · 4，Ν ο · 1 4 0，P 1 8 - 1 9 )，或在暫用基板上，於相當於半導體晶片及外部 配線基板的連接部位置形成金屬突塊，面朝下焊接半導體 晶片後，在暫用基板上轉換塑模（Smallest Flip - Chip -Like Package CSP ; The Second VLSI Packaging Workshop of Japan, p 46 - 50 9 1 994)者等。 此等半導體封裝在形成搭載半導體晶片，稱作插入基 板（丨1^£;^〇^〇的配線板（半導體封裝體用基板）中的外部連 接端子時，使用貫穿孔、通孔。一般，貫穿孔、通孔是採 預先使用鑽頭或雷射在基材的成爲連接端子部位穿孔，在 孔內塡充焊錫或導電糊漿’配設外部連接端子的方法。但 是，這種方法對縮小孔徑有一定的限度，因此業界一直在 期盼有更小型而高密度’且成本低廉的半導體封裝體用的 配線板。 因此在檢討，預先藉由蝕刻配設外部連接端子，然後 (3) 1228785 埋入成爲基材的樹脂的方法。例如，在日本特開2002 -043 4 67號公報記載有，使用樹脂埋入半蝕刻金屬箔的一 面而形成的金屬突塊（金屬柱），將其利用作爲基板的層間 連接用配線的半導體封裝。依據這種方法時，可以很容易 將外部連接端子細徑化，連接可靠性也可以提高。 另一方面，近年來爲了進一步提高半導體封裝的積體 度，開發成功在一個封裝內封裝複數個晶片的MCP(Multi Chip Package)，同時也在嘗試以一個封裝實現稱作 SIP (System in Package)的以往是在平板上實現的系統。 這種封裝的形成方法，是在連接晶片與配線板後，用 樹脂淹埋而在其上形成配線，再加以堆疊的方法。 在這種情勢下，近年來對具有凹凸的構件或中間體， 使用樹脂淹埋的製程在增加。但是，對無機、有機物質成 複雜組合的半導體封裝或配線板，樹脂與銅配線、半導體 晶片等不同材料間的接合性很重要，同時，被要求沒有翹 曲、波浪形狀的高平坦性。 然而，形成樹脂層的方法是壓製樹脂片來形成時，對 有上述的凹凸的構件，樹脂的追隨性會成爲問題。同時， 要淹埋樹脂時，會擔心加在晶片的壓力會使晶片烈開。 同時，區域陣列安裝型的BGA或CSP基板的最小外 形尺寸，是因外部連接端子數、端子間距及基板的最小配 線規則、及用以搭載的配線板的可形成配線規則而定。這 表示，端子數愈多配線間距愈小，可形成的配線的最小間 距決定最小外形尺寸。 -8 - (4) 1228785 傳統的藉由貫穿孔電鍍，或雷射通孔電鍍層間連接的 半導體封裝用基板，要將基板的連接用墊配置在層間連接 部的直上部很難，而是在基板表面的離層間連接部較遠的 電路端部形成連接用墊。這成爲阻礙基板縮小的一個主因 。目前的最小配線間距，一般是5 Ο μπι左右，因此使 BGA或CSP的外部連接端子間距爲0.5 mm間距時，400 端子時的外形尺寸將成爲1 2 mm四方前後。 第5圖表示使用傳統的貫穿孔電鍍連接方式半導體封 裝用基板的半導體封裝的截面圖。在形成有貫穿孔電鍍連 接部104的絕緣樹脂層106上搭載半導體晶片105，而以 封裝材108加以封裝。在絕緣樹脂層106的上面及下面設 有連接到貫穿孔電鍍連接部1 04的電路1 1 1。上面及下面 的電路1 1 1施加有Ni/ Au電鍍109。此基板的下面以露 出焊錫球用墊的狀態塗抹有抗焊錫劑1 1 2，焊錫球用墊上 設有焊錫突塊1 1 0。在這種半導體封裝用基板，因爲無法 在貫穿孔電鍍連接部104的直上方設藉由金引線107與半 導體晶片1 05連接的線焊接用的連接用墊，因此是從貫穿 孔電鍍連接部1 04布放電路1 1 1，在其前端，亦即在絕緣 樹脂上的電路部分配置連接用墊102。另一方面，第6圖 所示的日本特開2002 - 043 467號公報所記載的半導體封 裝的基板的層間連接用配線是金屬柱1 03。但是，藉由線 焊接與半導體晶片105的連接並不在金屬柱103直上方的 電路1 1 1，而是用抗焊錫劑1 1 2被覆該部分，而在設於電 路1 Π前端的絕緣樹脂上的連接用墊1 〇2連接。 -9- (5) 1228785 【發明內容】 本發明提案，能夠很容易在製造半導體封裝用基板或 其他配線板時使用的有凹凸的構件，形成樹脂層的方法。 而通常在配線構件，特別是在具有導電性突起的構件形成 樹脂層時，塗抹未硬化狀態的樹脂再使其硬化時，便會發 生樹脂的收縮，或起因於構件與樹脂之熱膨脹差，產生翹 曲或波浪。爲了抑制形成翹曲或波浪，有使用高比率混合 無機粒子的低收縮樹脂的方法，但這種方法存在有，樹脂 與構件的接合性會變差的問題。本發明是在樹脂層的形成 方法以外，進一步提供可以形成接合性良好，不會發生翹 曲或波浪的樹脂層的方法。 亦即，本發明提案藉由印刷塗抹淸漆狀態的樹脂，再 使其硬化而形成樹脂層的方法，作爲在，1 ·在具有導電性 突起的金屬箔形成樹脂層，然後藉由硏磨使導電性突起露 出的製程製造的半導體封裝用基板、配線板，2.在具有導 電性突起的導體與絕緣樹脂構成的配線配線構件形成樹脂 層，然後藉由硏磨使導電性突起露出的製程製造的半導體 封裝用基板、配線板，3 .在配線板安裝晶片或被動零件後 以樹脂淹埋，而形成樹脂層，在其上面配設配線的內設元 件型的半導體封裝用基板、配線板，等3者形成樹脂層的 方法。 亦即，本發明係關於下列（1)〜（2 1)。 (1 )包含：在表面有複數個導電性突起的絕緣構件， 藉由印刷塗抹硬化前的流動狀淸漆狀態的絕緣樹脂，塗抹 -10- (6) 1228785 到導電性突起被絕緣樹脂埋沒的厚度的印刷製程；令印刷 的絕緣樹脂硬化的硬化製程；以及，硏磨絕緣樹脂使導電 性突起的前端露出的硏磨製程的配線板的製造方法。 (2 )配線板爲半導體封裝用基板的（1 )項所述之配線 板的製造方法。 (3) 配線構件爲表面具有複數個導電性突起的金屬箔 的（1)或（2)項所述之配線板的製造方法。 (4) 配線構件爲：絕緣樹脂層、絕緣樹脂層兩面之層 間相互連接的導體層、及絕緣樹脂層的至少一面上有導電 性突起者的（1)或（2)項所述之配線板的製造方法。 (5) 在硬化製程後進行硏磨製程的（1)〜（4)項中任一 項所述之配線板的製造方法。 (6) 包含：在表面有複數個導電性突起的絕緣構件， 藉由印刷塗抹硬化前的流動狀淸漆狀態的絕緣樹脂，塗抹 到導電性突起被絕緣樹脂埋沒的厚度的印刷製程；將印刷 之絕緣樹脂乾燥到失去流動性，但是在完全硬化以前之半 硬化狀態的乾燥製程；硏磨乾燥到半硬化狀態的絕緣樹脂 ’使導電性突起的前端露出的硏磨製程；硏磨後令絕緣樹 脂完全硬化的硬化製程的（1 )〜（4)項中任一項所述之配線 板的製造方法。 (7) 包含：在配線構件的具有導電性突起的面，印刷 呈流動狀的淸漆狀態的絕緣樹脂（1 )，乾燥到失去流動性 ’但是在完全硬化以前之半硬化狀態，再按順序分別印刷 ’成分與絕緣樹脂（1 )不同，呈流動狀的淸漆狀態的絕緣 -11 - (7) 1228785 樹脂（2)，及成分與絕緣樹脂（2)不同，呈流動狀的淸漆狀 態的絕緣樹脂（3 )的至少兩種絕緣樹脂，乾燥到失去流動 性，但是在完全硬化以前之半硬化狀態，藉此將由絕緣樹 脂（1)層、絕緣樹脂（2)層及絕緣樹脂（3)層之至少3層所構 成的多層絕緣樹脂層，形成爲導電性突起被絕緣樹脂埋沒 的厚度的製程；令多層絕緣樹脂層中的所有絕緣樹脂同時 完全硬化的硬化製程；以及，硏磨多層絕緣樹脂層，使導 電性突起的前端露出的硏磨製程的（1)〜（4)項中任一項所 述之配線板的製造方法。 (8 )在硏磨製程後進行硬化製程的（7 )項所述之配線 板的製造方法。 (9)在形成多層絕緣樹脂層的製程中，絕緣樹脂（J ) 使用與配線構件的接著性良好的絕緣樹脂，包含絕緣樹脂 (2 )層及絕緣樹脂（3 )層的第2層以上的各層則使用，具有 可以降低製作的配線板發生翹曲的特性的絕緣樹脂的（7) 項或（8)項所述之配線板的製造方法。 (1 〇)在形成多層絕緣樹脂層的製程中，藉由印刷以 任思位置、形狀、厚度，形成無機或有機粒子的含有率互 異的樹脂、或基本樹脂構造不相同的樹脂，然帛，堆疊樹 脂’藉此形成’性質互異的樹脂混合存在於絕緣樹脂中的 任意處所的樹脂層的⑺項或(8)項所述之配線板的製造方 法。 (1 1)藉由（1)項 配線板。 (10)項中任一項所述的方法製造的 •12- (8) 1228785 (12) 藉由（1)項〜（10)項中任一項所述的方法製造的 半導體封裝。 (13) 使用（12)項所述之半導體封裝用基板的半導體 封裝。 (1 4)將電子零件安裝於配線板後以絕緣樹脂淹埋， 形成絕緣樹脂層，在絕緣樹脂層上設配線的內設元件型的 配線板的製造方法，係將電子零件安裝於配線板後，藉由 印刷塗抹硬化前的流動狀淸漆狀態的絕緣樹脂埋沒電子零 件’令印刷的絕緣樹脂硬化，形成絕緣樹脂層，爲其特徵 的製造方法。 (1 5)電子零件是半導體晶片，內設元件型的配線板 是內設元件型的半導體封裝的（14)項所述之方法。 (16)包含：在配線構件的電子零件安裝面，印刷呈 流動狀淸漆狀態的絕緣樹脂（1 )，乾燥到失去流動性，但 是在完全硬化以前之半硬化狀態，再按順序分別印刷，成 分與絕緣樹脂（1 )不同’呈流動狀的淸漆狀態的絕緣樹脂 (2) ’及成分與絕緣樹脂（2)不同，呈流動狀的淸漆狀態的 絕緣樹脂（3 )的至少兩種絕緣樹脂，乾燥到失去流動性， 但是在完全硬化以前之半硬化狀態，藉此將由絕緣樹脂 (1 )層、絕緣樹脂（2)層及絕緣樹脂（3 )層之至少3層所構成 的多層絕緣樹脂層，形成爲導電性突起被絕緣樹脂埋沒的 厚度的製程；令多層絕緣樹脂層中的所有絕緣樹脂同時完 全硬化的硬化製程；以及，在多層絕緣樹脂層上設配線的 製程的（14)項或（15)項所述之配線板的製造方法。 -13- (9) 1228785 (1 7)在形成多層絕緣樹脂層的製程後，將多層絕緣 樹脂層的表面硏磨成平坦後進行硬化製程的（16)項所述之 方法。 (1 8)在形成多層絕緣樹脂層的製程中，絕緣樹脂（1 ) 使用與配線板及電子零件的接著性良好的絕緣樹脂，包含 絕緣樹脂（2)層及絕緣樹脂（3)層的第2層以上的各層則使 用，具有可以降低製作的內設元件型的配線板發生翹曲的 特性的絕緣樹脂的（16)項或（17)項所述之配線板的製造方 (1 9)在形成多層絕緣樹脂層的製程中，藉由印刷以 任意位置、形狀、厚度，形成無機或有機粒子的含有率互 異的樹脂、或基本樹脂構造不相同的樹脂，然後，堆疊樹 脂，藉此形成，性質互異的樹脂混合存在於絕緣樹脂中的 任意處所的樹脂層的（1 6)〜（1 8)中任一項所述之方法。

(20) 藉由（14)〜（19)項中任一項所述之方法製造的 內設元件型配線板。 (21) 藉由（M)〜（19)項中任一項所述之方法製造的 內設元件型半導體封裝。 又’本發明提供包含：1 )將與配線材料的接合性良 好的樹脂，以硬化前的具流動性的淸漆狀態塗抹一薄層， 塗抹後，將其乾燥到不具流動性的未完全硬化的半硬化狀 態’使其成爲第1層的製程；2)在不具流動性的半硬化 狀態的第1層的樹脂層上面’以未硬化前的淸漆狀態的液 狀’塗抹混合成不會發生翹曲或波浪的樹脂，同樣將其乾 -14· (10) 1228785 燥到不具流動性的未完全硬化的半硬化狀態，使其成爲第 2層的製程，3)爲了取得樹脂層的平衡，以流動狀淸漆 狀態在第2層上塗抹與第1層相同或不相同的樹脂，塗抹 後，將其乾燥到不具流動性的未完全硬化的半硬化狀態， 使其成爲第3層的製程；4)使半硬化狀態的所有樹脂整 批硬化成完全硬化的狀態的製程，的製造方法。 同時’本發明的目的是在提供，半導體封裝用基板等 的基板，不變更BGA或CSP的最小配線間距或端子數、 及配線板的配線規則，便能夠形成更小的半導體封裝的基 板、半導體封裝用基板，使用此基板的半導體裝置及半導 體封裝。 蝕刻金屬箔而形成的突塊用樹脂加以淹埋，使成層間 連接用的配線的基板，跟傳統的藉由貫穿孔電鍍進行層間 連接的CSP或BGA用的基板不相同，層間連接部完全被 金屬埋沒。本發明人發現，層間連接部由金屬完全埋沒時 ，可以在其層間連接部的直上方配設連接用墊，CSP或 BGA可以不改變最小配線間距，便能夠藉由簡單的配線 圖案的設計變更將其小型化，而依據此認知完成本發明。 亦即，本發明係關於，下列的（22)〜（3 2)項所述之基 板、半導體封裝用基板，半導體裝置及半導體封裝。 (22)具有：絕緣樹脂層；埋沒在絕緣樹脂層中，貫 穿到絕緣樹脂層兩面的層間連接用金屬柱；及在金屬柱的 直上方，形成於絕緣樹脂層的至少一面上的電路，金屬柱 與電路是藉由蝕刻金屬箔而形成，連接用墊設在金屬柱直 -15- (11) 1228785 上方的電路上的基板。 (23)電路是在金屬柱的直上方，形成於絕緣樹脂層 的一面上的金屬層的（22)項所述之基板。 (2 4 )金屬柱由第1金屬構成，電路由蝕刻條件與第 1金屬不同的第2金屬構成，金屬箔具有第1金屬層及第 2金屬層，絕緣樹脂層、電路及金屬柱是藉由，選擇性倉虫 刻金屬箔的第1金屬層，在第2金屬層上形成成爲金屬柱 的第1金屬的突塊，在第2金屬層的形成第1金屬突塊的 面上，形成第1金屬突塊露出前端面狀埋沒在絕緣樹脂中 的絕緣樹脂層，接著，選擇性蝕刻第2金屬層以形成電路 ，而形成的（23)項所述之基板。 (2 5)金屬柱由第1金屬層及蝕刻條件與第1金屬層 不同的第2金屬層構成，電路由蝕刻條件與第2金屬層不 同的第3金屬層構成，金屬箔以第2金屬層爲中間層具有 第1金屬層、第2金屬層及第3金屬層，絕緣樹脂層、電 路及金屬柱是藉由，選擇性蝕刻金屬箔的第1金屬層，在 第2金屬層上形成第1金屬的突塊，接著，選擇性蝕刻金 屬箔的第2金屬層，形成成爲金屬柱的第1金屬層及第2 金屬層構成的金屬的突塊，接著，在金屬箔的形成金屬突 塊的面上，形成由第1金屬層及第2金屬層構成的金屬突 塊露出前端面狀埋沒在絕緣樹脂中的絕緣樹脂層，接著， 選擇性蝕刻第3金屬層以形成電路，而形成的（23)項所述 之基板。 (26)金屬柱由第1金屬構成，電路由蝕刻條件與第 -16- (12) 1228785 1金屬層不同的第2金屬層及蝕刻條件與第2金屬層不同 的第3金屬層構成’金屬箔以第2金屬層爲中間層具有第 1金屬層、弟2金屬層及弟3金屬層’絕緣樹脂層、電路 及金屬柱是藉由，選擇性蝕刻金屬箔的第1金屬層，在第 2金屬層上形成成爲金屬柱的第1金屬的突塊，在第2金 屬層的形成第1金屬的突塊的面上，形成第1金屬的突塊 露出前端面狀埋沒在絕緣樹脂中的絕緣樹脂層，接著：，# 別選擇性蝕刻第3金屬層及第2金屬層以形成電路，而形 成的（23)項所述之基板。 (2 7)具有：絕緣樹脂層；埋沒在絕緣樹脂層中，貫 穿到絕緣樹脂層兩面的層間連接用金屬柱；及在金屬柱的 直上方，形成於絕緣樹脂層的至少一面上的電路，金屬柱 是藉由蝕刻金屬箔而形成，連接用墊設在金屬柱直上方的 電路上的半導體封裝用基板。 (28) 具備有，（22)〜（26)項中任一項所述的基板及 搭載於基板的半導體晶片，在基板的金屬柱直上方，設於 電路上的連接用墊與半導體晶片的連接用墊，藉由線焊接 連接在一起的半導體裝置。 (29) 具備有，（22)〜（26)項中任一項所述的基板及 搭載於基板的半導體晶片，在基板的金屬柱直上方，設於 電路上的連接用墊與半導體晶片的連接用墊，藉由倒裝晶 片焊接方式連接在一起的半導體裝置。 (30) 具備有，（22)〜（26)項中任一項所述的基板及 搭載於基板的電子零件，電子零件的外部連接端子在基板 -17- (13) 1228785 的金屬柱直上方，與設於電路上的連接用墊，在該連接用 墊上連接在一起的半導體裝置。 (3 1)密封（2 8)項所述的半導體裝置的半導體晶片搭 載面側而成的半導體裝置。 (3 2)密封（29)項所述的半導體裝置的半導體晶片搭 載面側而成的半導體裝置。 又，本發明的目的是在提供，在預先藉由蝕刻等在金 屬薄片設外部連接端子，然後以作爲基材的樹脂淹埋外部 連接端子的方法製造的半導體封裝用基板等配線板，提高 金屬與樹脂的密接性的方法。在這種配線板，金屬與樹脂 的密接性成爲可靠性的重要因素。密接性大部分依存於樹 脂的種類、密接的金屬的種類、金屬的接觸面的狀態，例 如表面形狀。而金屬的表面狀態在金屬是銅而樹脂是環氧 樹脂時，光澤面與粗化面的兩種狀態常是粗化面的密接性 較佳。樹脂是聚醯亞胺樹脂時，在密接後的初期狀態，光 澤面與粗化面的兩種狀態常是光澤面的密接性較佳，但吸 濕試驗後光澤面與粗化面的兩種狀態反轉，變成粗化面的 密接性較佳。本發明人等發現，以上述方法使用的多層化 的金屬箔，與樹脂的接觸面選擇跟樹脂的接合性良好的金 屬層非常重要，同時，與樹脂的接合面使用跟樹脂的接合 性良好的金屬表面狀態非常重要，而依據此項認知完成本 發明。 亦即，本發明係關於下列的（33)〜（5 8)項。 (3 3 )具備有：樹脂層；樹脂層的至少一面上的電路 -18 - (14) 1228785 ;從電路至樹脂層的相反面突出在樹脂層中的複數個柱狀 的外部連接端子，電路及外部連接端子之接觸樹脂層的表 面經過粗化，爲其特徵的配線板。 (3 4 )電路與樹脂層接觸的層，使用與樹脂層的密接 性良好的金屬層的（3 3)項所述之配線板。 (3 5)電路與樹脂層接觸的層，使用容易粗化的金屬 層的（3 3 )項所述之配線板。

(36)可當作半導體封裝體用基板使用的（33)〜（35) 項中之任一項所述的配線板。 (37)具備有：（33)〜（35)項中任一項所記載的配線 板；搭載於配線板的半導體晶片；及用以封裝配線板的半 導體晶片搭載面的封裝材料的半導體封裝體。

(3 8)對具有薄片部及從薄片部的一面突出的複數個 柱狀的外部連接端子的金屬薄片，將其具有外部連接端子 的表面粗化，在金屬薄片的經粗化的表面上，形成外部連 接端子露出前端狀埋沒在絕緣樹脂中的絕緣樹脂層，接著 ;去除一部分金屬薄片的薄片部直到樹脂層露出，藉此在 樹脂層上形成與外部連接端子連接的電路的（3 3)項所述之 配線板的製造方法。 (39)去除依序具有第1金屬層、第2金屬層及第3 金屬層的至少3層的多層金屬箔的第1金屬層的一部分， 直到露出第2層的金屬層，而在第2金屬層的露出面形成 複數個柱狀外部連接端子，藉此製成上述金屬薄片的（3 8) 項所述之配線板的製造方法。 -19- (15) 1228785 (40) 第2金屬層是與樹脂層的密接性很好的金屬層 的（3 9)項所述之配線板的製造方法。 (41) 第2金屬層是很容易粗化的金屬層的（39)項所 述之配線板的製造方法。 (42) 第1金屬層、第2金屬層及第3金屬層是鄰接 層的蝕刻條件互異的層，第1金屬層之部分去除是藉由蝕 刻，電路之形成是藉由依序鈾刻第1金屬層及第2金屬層 ，而去除其一部分而形成的（39)〜（41)項中任一項所述之 配線板的製造方法。 (43) 將具有：金屬層的第1層（1);在第1層的一面 上的複數個金屬柱（2);及包含與樹脂層的密接性很好的 金屬層，形成在第1層的另一面上的一層以上的金屬層 (3)的複合金屬層之至少一層金屬層，從第1層依次去除 金屬柱下以外的部分，直到露出與樹脂層的密接性很好的 金屬層，藉此製作金屬薄片的（3 8)項所述之配線板的製造 方法。 (4 4)將具有：金屬層的第1層（1);在第1層的一面 上的複數個金屬柱（2);及包含很容易粗化的金屬層，形 成在第1層的另一面上的一層以上的金屬層（3)的複合金 屬層之至少一層金屬層，從第1層依次去除金屬柱下以外 的部分，直到露出很容易粗化的金屬層，藉此製作金屬薄 片的（3 8)項所述之配線板的製造方法。 (4 5)去除依序具有第1金屬層、第2金屬層及第3 金屬層的至少3層的多層金屬箔的第1金屬層的一部分， -20- (16) 1228785 直到露出第2層的金屬層，而在第2金屬層 複數個金屬柱，接著，去除第2金屬層的金 外的一部分，直到露出第3金屬層，藉此製 片的（3 8)項所述之配線板的製造方法。 (46) 第3金屬層是與樹脂層的密接性 的（45)項所述之配線板的製造方法。 (47) 第3金屬層是很容易粗化的金屬 述之配線板的製造方法。 (4 8)第1金屬層、第2金屬層及第3 層的蝕刻條件互異的層，第1金屬層及第2 去除是藉由蝕刻去除，電路之形成是藉由蝕 屬層的一部分，而形成的（45)〜（47)項中任 線板的製造方法。 (49)具備有：樹脂層；樹脂層的至少 ;從電路至樹脂層的相反面突出在樹脂層中 的外部連接端子，電路及外部連接端子之與 層，是與樹脂層的密接性很好的金屬層，爲 板。 (5 0)該配線板被用作半導體封裝用基 述之配線板。 (51)具備有：（49)項所述的配線板；j 的半導體晶片；及用以密封配線板的半導體 密封材料的半導體封裝體。 (5 2)對具有薄片部及從薄片部的一面； 的露出面形成 屬柱下部分以 成上述金屬薄 很好的金屬層 層的（4 5 )項所 金屬層是鄰接 金屬層的部分 刻去除第3金 一項所述之配 一面上的電路 的複數個柱狀 樹脂層接觸的 其特徵的配線 板的（4 9 )項所 答載於配線板 晶片搭載面的 突出的複數個 -21 - (17) 1228785 柱狀的外部連接端子的金屬薄片，在其具有外部連接端子 的表面上，形成外部連接端子露出前端狀埋沒在絕緣樹脂 中的樹脂層，接著，去除一部分金屬薄片的薄片部直到樹 脂層露出，藉此在樹脂層上形成與外部連接端子連接的電 路的（49)項所述之配線板的製造方法，係薄片部的突出外 部端子的表面是與樹脂層的密接性很好的金屬表面的方法 〇 (53)去除依序具有第1金屬層；與樹脂層的密接性 很好的第2金屬層；及第3金屬層的至少3層的多層金屬 箔的第1金屬層的一部分，直到露出第2層的金屬層，而 在第2金屬層的露出面形成複數個柱狀外部連接端子，藉 此製成上述金屬薄片的（5 1)項所述之配線板的製造方法。 (5 4)第1金屬層、第2金屬層及第3金屬層是鄰接 層的蝕刻條件互異的層’第1金屬層之部分去除是藉由蝕 刻去除，電路之形成是藉由依序蝕刻第2金屬層及第2金 屬層，去除其一部分而形成的（52)或（53)項所述之配線板 的製造方法。 (55)將具有：金屬層的第1層（1);在第1層的一面 上的複數個金屬柱（2);及包含與樹脂層的密接性很好的 金屬層，形成在第1層的另一面上的一層以上的金屬層 (3)的複合金屬層之至少一層金屬層，從第1層依次去除 金屬柱下以外的部分’直到露出與樹脂層的密接性很好的 金屬層，藉此製作金屬薄片的（52)項所述之配線板的製造 方法。 -22· (18) 1228785 (56) 去除依序具有第1金屬層、第2金屬層及與樹 脂層的密接性很好的第3金屬層的至少3層的多層金屬箔 的第1金屬層的一部分，直到露出第2層的金屬層，而在 第2金屬層的露出面形成複數個金屬柱，接著，去除第2 金屬層的金屬柱下部分以外的一部分，直到露出第3金屬 層，藉此製成上述金屬薄片的（5 2)項所述之配線板的製造 方法。

(57) 第1金屬層、第2金屬層及第3金屬層是鄰接 層的蝕刻條件互異的層，第1金屬層及第2金屬層的部分 去除是藉由蝕刻去除，電路之形成是藉由蝕刻去除第3金 屬層的一部分，而形成的（5 6)項所述之配線板的製造方法 (58)將半導體晶片搭載於（38)〜（52)項或（52)〜（57) 項中任一項所述之方法製造的配線板的具有電路的一面， 接著密封配線板的半導體晶片搭載面的配線板的製造方法

以下’藉由上述（1)〜（10)的方法製造之配線板稱作 配線板A ’半導體封裝用基板稱作半導體封裝用基板a， 上述（13)所述的半導體封裝稱作半導體封裝A，藉由上述 (14)〜（19)的方法製造之半導體裝置稱作半導體裝置b， 上述（22)〜（26)所述的基板稱作基板C，（27)所述的半導 體封裝用基板稱作半導體封裝用基板C，（28)、（29)及 (30) 所述的半導體裝置稱作半導體裝置ci、C2及C3, (31) 及（32)所述之半導體封裝稱作半導體封裝ci及C2, -23- (19) 1228785 (33)〜（36)所述的配線板稱作配線板D ’（37)所述的半導 體封裝稱作半導體封裝D，（49)〜（50)所述的半導體封裝 體稱作半導體封裝體E，（51)所述的半導體封裝稱作半導 體封裝E。 【實施方式】 〈配線板A的製造方法，半導體封裝用基板A〉 本發明的配線板 A的製造方法包含：在表面有複數 個導電性突起的絕緣構件，藉由印刷塗抹硬化前的流動狀 淸漆狀態的絕緣樹脂，塗抹到導電性突起被絕緣樹脂埋沒 的厚度的印刷製程；令印刷的絕緣樹脂硬化的硬化製程； 以及，硏磨絕緣樹脂使導電性突起的前端露出的硏磨製程 〇 以本發明的方法製造之配線板 A有：例如，使用在 半導體封裝體的插入基板的半導體封裝用基板，半導體封 裝或搭載其他電子零件的母板等其他配線板。 本發明的配線板A的製造方法所使用的表面有複數 個導電性突起的配線構件，可以有如以下所列者。 1 .表面有導電性突起的金屬箔。例如有，藉由使用乾 薄膜抗蝕劑的蝕刻，使第1、第3金屬層的蝕刻條件與第 2金屬層不相同的金屬層的3層金屬箔的第1金屬層，成 爲柱狀突塊的金屬箔，及藉由使用乾薄膜抗蝕劑的鈾刻， 使上述3層金屬箔的第1金屬層成爲柱狀突塊，接著蝕刻 去除第2金屬層的柱狀突塊下部以外的部分，直到露出第 -24- (20) 1228785 3金屬層的金屬箔。這時，第1、第3金屬層是銅、銅合 金時，第2金屬層可以用鎳、鎳合金、鈦、鉻、錫、鋅等

2 .由具有導電性突起的導體與絕緣樹脂構成之配線構 件。例如，配線構件是絕緣樹脂層、絕緣樹脂層兩面上的 層間連接之導體層、及在絕緣樹脂層的至少一面上有導電 性突起者。例如，在上述金屬箔露出柱狀突塊的端面而形 成樹脂層者的樹脂層形成面，加熱壓接上述3層金屬箔， 然後，同樣使第1金屬層成爲柱狀突塊者。同時包含，在 一般的雙面配線板的表面印刷銀糊漿等之導電性糊漿，形 成導電性突起者，使用電鍍抗蝕劑等，藉電鍍析出形成金 屬突起者。

3 .內設元件型的半導體封裝，或配線板的中間構件。 本發明所使用的絕緣樹脂的例子有：聚醯亞胺樹脂、 聚醯胺醯亞胺樹脂、矽樹脂、酚樹脂、雙馬來醯亞胺三氮 雜苯樹脂、環氧樹脂、丙烯樹脂等熱硬化性樹脂，聚苯撐 k醚樹脂、感光性聚醯亞胺樹脂、丙烯環氧樹脂、乙烯、 丙烯、苯乙烯、丁二烯等熱可塑性彈性體，液晶聚合物等 。也可以使用在此等樹脂混合有機粒子或無機粒子者。用 以混合在樹脂的有機粒子的例子有··上述樹脂的硬化物， 無機粒子的例子有：氧化鋁粒子、二氧化矽、玻璃纖維等 。此等有機或無機粒子的粒徑，最好是平均粒徑0.1〜2 〇 μιη 者。 在本發明是，藉由印刷，在配線構件的具有導電性突 -25- (21) 1228785 起的表面，塗抹硬化前的流動狀淸漆狀態的絕緣樹脂，塗 抹到導電性突起被絕緣樹脂埋沒的厚度。流動狀淸漆狀態 的絕緣樹脂，印刷時其黏度最好在3〜70 Pa · s。印刷方 法有：網目掩罩、金屬掩罩等的掩罩印刷法；使用擠壓機 、刀片等直接在配線構件上留下刮痕或空隙而塗抹厚度均 勻的樹脂的方法；及在滾筒或平板等塗抹樹脂後，將樹脂 轉印到配線構件上等方法。而在真空下進行這種作業時， 對減少未塡充部位很有效。 可以在印刷製程後、硬化製程後進行硏磨製程。也可 以在硏磨製程後進行硬化製程。這個時候，是在硏磨製程 之前，進行將絕緣樹脂乾燥到失去流動性，但是在完全硬 化以前之半硬化狀態的乾燥製程，接著進行，硏磨乾燥到 半硬化狀態的絕緣樹脂使導電性突起的前端露出的硏磨製 程，然後進行，令絕緣樹脂完全硬化的硬化製程。這種後 者的方法因樹脂較完全硬化的樹脂軟，可以提高硏磨效率 〇 可以依形成絕緣樹脂層的配線構件改變各層的樹脂調 配成分、樹脂種類、厚度、或層數，控制整體的翹曲量。 絕緣樹脂可以僅用一種以形成單層的樹脂層，也可以使用 ，包括兩種以上的絕緣樹脂、同一組成的樹脂而改變塡充 物等之塡充率者，以形成多層絕緣樹脂層。同時，如果是 採用多層樹脂層，可以配合構件種類、表面狀態選擇第1 層樹脂，使其成爲接合性良好的一層。 例如，在配線構件的具有導電性突起的面，印刷呈流 -26- (22) 1228785 動狀淸漆狀態的絕緣樹脂（1)，乾燥到失去流動性，但是 在完全硬化以前之半硬化狀態，再按順序分別印刷，成分 與絕緣樹脂（1 )不同，呈流動狀的淸漆狀態的絕緣樹脂（2) ’及成分與絕緣樹脂（2)不同，呈流動狀的淸漆狀態的絕 緣樹脂（3 )之至少兩種絕緣樹脂，乾燥到失去流動性，但 是在完全硬化以前之半硬化狀態，藉此將由絕緣樹脂（i ) 層、絕緣樹脂（2)層及絕緣樹脂（3)層之至少3層所構成的 多層絕緣樹脂層，形成爲導電性突起被絕緣樹脂埋沒的厚 度。然後，在硏磨製程之前或之後進行硬化製程，令多層 絕緣樹脂層中的所有絕緣樹脂同時完全硬化。 最好是進行，1 )將與配線材料的接合性良好的樹脂 ’以硬化前的具流動性的淸漆狀態塗抹一薄層，塗抹後， 將其乾燥到不具流動性的未完全硬化的半硬化狀態，使其 成第1層的製程；2)在不具流動性的半硬化狀態的第1 層的樹脂層上面，以未硬化前的淸漆狀態的液狀，塗抹調 配成不會發生翹曲或波浪的樹脂，同樣將其乾燥到不具流 動性的未完全硬化的半硬化狀態，使其成第2層的製程； 3)爲了取得樹脂層的平衡，以流動狀的淸漆狀態在第2 層上塗抹與第1層相同或不相同的樹脂，塗抹後，將其乾 燥到不具流動性的未完全硬化的半硬化狀態，使其成第3 層的製程；4)使半硬化狀態的所有樹脂整體硬化成完全 硬化的狀態的製程。 · 一般來講，要使樹脂成爲低收縮，低膨脹率時，是以 高比率混合無機粒子，但樹脂與構件的接合力會降低。因 -27- (23) 1228785 此’使接合界面的第1層爲不含無機粒子，或僅含少量， 例如在絕緣樹脂中僅含1〜2 0重量 ％的樹脂層，第2層 則是以較第1層爲高的比率，例如絕緣樹脂中含20重量 %以上90重量 ％以下的比率混合無機粒子的樹脂層。由 於如此，便能以接合性良好的狀態形成低收縮，低膨脹率 的樹脂層。多層絕緣樹脂層是3層時，第3層使用跟第1 層同樣的絕緣樹脂較佳。 同時，本發明也可以利用作爲，通過設有任意開口的 型版掩罩（stencill mask)印刷含有很多無機、有機粒子等 塡充成分的樹脂，再乾燥之，藉由返覆印刷與乾燥，使在 絕緣樹脂中的任意部位混合存在無機、有機粒子成分的方 法。這時，使用同一樹脂對提高各層間的密接性有幫助。 在硏磨製程的硏磨方法有：滾筒紙硏磨、噴砂法、磨 石粉硏磨、拋光等，使用刀刃的機械加工法，例如銑床加 工也可以。因爲是在半硬化狀態對絕緣樹脂進行硏磨，因 此其硬度較硬化狀態時低，可以提高硏磨效率。 再者，所述的樹脂之半流動狀態是指失去流動性，但 是硬化到可硏磨的狀態，未完全硬化以前之樹脂的狀態。 熱硬化性樹脂稱作B階段（B stage)，雖因樹脂而異，但 是指硬化率30〜80 %者。此硬化率可以藉由DSC(示差掃 描熱分析）測量。絕緣樹脂的乾燥到半乾燥狀態，及完全 硬化，如果絕緣樹脂是熱硬化樹脂時，是以加熱法爲之， 回到硏磨時之室溫（5〜3 5 °C )之狀態時，無流動性，加上 外力時發生彈性變形或塑性變形’去掉外壓時彈性變形時 -28- (24) 1228785 會回到原來的狀態，塑性變形時則維持變形的狀態。 溶劑稀釋型的熱可塑性材料時，藉由適度去除溶劑分 ，便可以使其成爲半硬化狀態。去除溶劑分的方法有加熱 或減壓的方法。與熱硬化性樹脂一樣，可硏磨的狀態是， 無流動性，加上外力時發生彈性變形或塑性變形，去掉外 壓時彈性變形時會回到原來的狀態，塑性變形時則維持變 形的狀態。 使用感光性聚醯亞胺等感光性樹脂時，可以藉由照射 紫外線量控制硬化量。使用感光性樹脂時，可以遮蔽導電 性突起上部使紫外線照不到，藉由導電性突起部以外部分 的紫外線照射量減低紫外線照射量，使導電性突起上部較 其他部分爲未硬化的狀態，如此便可以集中硏磨導電性突 起上部，提高硏磨效率。而且，如果此感光性樹脂是可以 藉由藥液去除曝光部分及以外部分的型式，則可以分別以 不同的紫外線照射量照射導電性突起上部與其餘部分，而 僅以藥液去除導電性突起上部的樹脂，藉此可以不硏磨， 或稍許的硏磨便可以使導電性突起上部的前端露出。 同時，藉由本發明方法，使用表面有導電性突起的金 屬泊製造半導體封裝用基板 A時，可以選擇性触刻表面 的金屬箔的薄片狀部分以形成電路圖案。同時，可以在金 屬箔的具有導電性突起的表面的平坦部搭載半導體晶片， 連同導電性突起一倂埋入絕緣樹脂中。同時，可以在半導 體封裝用基板A的露出導電性突起的端面之面或電路面 ，再堆疊半導體封裝用基板，使成多層架構的半導體封裝 -29- (25) 1228785 用基板A。 〈半導體封裝A〉

本發明的半導體封裝A使用本發明方法製成的半導 體封裝用基板A。例如，在半導體封裝用基板A的具有電 路圖案的面上，藉由晶片焊接材等固定半導體晶片，以線 焊接法焊接電路圖案與半導體晶片，或以倒裝晶片法焊接 半導體晶片與電路圖案連接。接著，以密封材密封半導體 封裝用基板的半導體晶片搭載面，而獲得半導體封裝A。 〈內設元件型的配線板B的製造方法〉

本發明的內設元件型的配線板B的製造方法是，將電 子零件安裝於配線板後，藉由印刷塗抹硬化前的流動狀淸 漆狀態的絕緣樹脂埋沒電子零件，令印刷的絕緣樹脂硬化 ，形成絕緣樹脂層’而在絕緣樹脂層上設配線。電子零件 可以使用半導體晶片，被動零件等，不受限制。配線板可 以使用包含本發明方法製成的配線板A的各種配線板。 同時，跟配線板的製造方法一樣，絕緣樹脂層可以是單層 ，也可以是多曾絕緣樹脂層。可使用的樹脂與配線板A 的製造方法所述者相同。 例如’首先，在配線構件的電子零件安裝面，印刷呈 流動狀淸漆狀態的絕緣樹脂（1 )，乾燥到失去流動性，但 是在完全硬化以前之半硬化狀態，再按順序分別印刷，成 分與絕緣樹脂（1 )不同，呈流動狀的淸漆狀態的絕緣樹脂 -30- (26) 1228785

(2)，及成分與絕緣樹脂（2)不同，呈流動狀的淸漆狀態的 絕緣樹脂（3 )的至少兩種絕緣樹脂，乾燥到失去流動性， 但是在完全硬化以前之半硬化狀態，藉此將由絕緣樹脂 (1)層、絕緣樹脂（2)層及絕緣樹脂（3)層之至少3層所構成 的多層絕緣樹脂層，形成爲導電性突起被絕緣樹脂埋沒的 厚度。然後進行，令多層絕緣樹脂層中的所有絕緣樹脂同 時完全硬化的硬化製程，以及，在多層絕緣樹脂層上設配 線的製程。 〈基板C >

第4圖表示本發明的基板C的一實施形態的截面圖。 複數個層間連接用的金屬柱103埋設在絕緣樹脂層106中 ’貫穿到絕緣樹脂層1 06的兩面。各金屬柱1 03的直上方 的絕緣樹脂層1 〇6 —面上，形成有由金屬層構成的電路 111，連接用墊101設在金屬柱103直上方的電路111上 。亦即，金屬柱103直上方的電路ill被用作連接用墊。 ίΕ金屬柱1 0 3的形成電路1 1 1的面的反面的端面，形成有 成爲焊錫突塊等的外部連接用墊（例如，焊錫突塊用墊）的 電路。露出在電路11 1的表面及基板的相反面的金屬柱 1 〇 3端面（電路）可視需要施加N i / a u電鍍1 0 9、鎳/焊錫 電鍍、鍍銅、鍍銀等。金屬柱1 0 3與電路1 1 1是藉由蝕刻 金屬箔而形成，層間連接部被金屬柱1 03的金屬完全埋沒 。如第4圖所示，通常，本發明的基板C具有複數個由金 屬層構成的層間連接部，但僅設一個也可以。電路可以在 -31 - (27) 1228785 層間連接樹脂層的一面，也可以在兩面。可以在金屬柱的 直上部，也可以是從金屬柱的表面向絕緣樹脂層表面突出 的形狀。同時，可以有從金屬柱或貫穿孔電鍍等的層間連 接部直上方布放，前端部設連接用墊的電路。 藉由蝕刻形成金屬柱的金屬箔，可以是一種金屬層構 成的單層金屬箔，也可以是具有兩種以上的金屬層的多層 金屬箔。 金屬柱直上方的電路可以是形成在金屬柱上的金屬層 ，或金屬柱的露出面。 電路是金屬柱的露出面時，本發明的基板C可以藉由 ，例如，使用由絕緣樹脂薄膜或絕緣樹脂板等所成的載體 層，及金屬層所成的金屬箔，蝕刻金屬箔，在載體層上形 成金屬柱，接著，設絕緣樹脂層使金屬層埋沒在絕緣樹脂 中而金屬柱的前端面露出，然後剝離載體層，而製成。同 時。如果載體層是金屬層時，可以在將金屬柱埋入絕緣樹 脂中後，藉由蝕刻去除載體層。 電路是形成在金屬柱上的金屬層時，可以蝕刻一片單 層或多層金屬箔形成電路與金屬柱，也可以分開個別形成 電路與金屬柱。例如，從一片單層或多層金屬箔形成金屬 柱而埋入絕緣樹脂中後，在絕緣樹脂層上堆疊別的金屬箔 ，蝕刻後形成電路也可以。 電路是形成在金屬柱上的金屬層時，例如，可以如下 述，蝕刻一片金屬箔形成電路與金屬柱。 例如，本發明的基板C可以使用：第1金屬層；蝕刻 -32- (28) 1228785 條件與第1金屬層不相同的第2金屬層構成的金屬箔；及 絕緣樹脂製成。首先，選擇性蝕刻此金屬箔的第1金屬層 ，直到第2金屬層露出，而在第2金屬層上形成可以成爲 金屬柱的第1金屬突塊。接著，在第2金屬層之形成第1 金屬突塊的面上，形成絕緣樹脂層，使第1金屬突塊埋沒 在絕緣樹脂中而其前端面露出。接著，選擇性蝕刻去除第 2金屬層，在金屬柱的直上方形成電路。所謂蝕刻條件不 相同的金屬是指，對一種蝕刻液，有浸蝕性高的金屬與低 的金屬，或各具有對不同鈾刻液的不同浸蝕性的金屬。也 可以在第2金屬層上配設可以在形成絕緣樹脂後加以剝離 的補強用絕緣樹脂薄膜、絕緣樹脂板等之載體層。 又，金屬箔可以使用：第1金屬層；蝕刻條件與第1 金屬層不相同的第2金屬層；及第2金屬層上的蝕刻條件 與第2金屬層不相同的第3金屬層構成。這時，首先，與 上述同樣，選擇性蝕刻金屬箔的第1金屬層，在第2金屬 層上形成第1金屬突塊，接著，選擇性蝕刻金屬箔的第2 \ 金屬層，形成可以成爲第1金屬及第2金屬層構成的金屬 柱的金屬突塊。接著，在金屬箔的形成突塊的面上，形成 使金屬突塊埋沒在絕緣樹脂中而其前端面露出的絕緣樹脂 層，接著，選擇性蝕刻第3金屬層，形成電路。 或者，金屬箔可以使用··第1金屬層；蝕刻條件與第 1金屬層不相同的第2金屬層；及第2金屬層上的蝕刻條 件與第2金屬層不相同的第3金屬層構成，形成由第1金 屬層構成的金屬柱，及第2金屬層與第3金屬層構成的電 -33- (29) 1228785 路。這時，首先，選擇性蝕刻金屬箔的第1金屬層，在第 2金屬層上形成可以成爲金屬柱的第1金屬突塊，接著， 在第2金屬層之形成第1金屬突塊的面上，形成可使第1 金屬突塊埋沒在絕緣樹脂中而其前端面露出的絕緣樹脂層 。接著’分別選擇性蝕刻第3金屬層及第2金屬層，形成 電路。 不論是那一種方法，同時可以再形成從金屬柱上部布 放’前端有連接用突塊的電路。最好在形成絕緣樹脂層之 前’在形成有金屬箔的金屬突塊之面上，施加可以使跟絕 緣樹脂的密接性較佳的表面處理。表面處理可以有：化學 磷系處理、化學磷酸系處理、化學蟻酸系處理、藉電解賦 予金屬粒等。 第1金屬可以使用從銅、銅合金、鐵、鎳合金等選擇 者。第2金屬在第1金屬是銅或銅合金時，可以使用鎳、 鎳合金、鈦、鉻、錫、鋅、金等，第1金屬是鐵或鎳合金 時，可以使用鈦、鉻、錫等。第3金屬可以使用從銅、銅 合金、鐵、鎳合金等選擇者。 形成金屬柱的第1金屬的厚度最好是12〜100 μιη， 超過100 μπι時，形成金屬突塊時的蝕刻準確度低，要形 成細緻的圖案可能很困難，而不足1 2 μιη時，則有可能使 金屬柱的強度不充分，或絕緣樹脂的絕緣性降低。更好是 18〜70 μιη。第2金屬的厚度最好是0.05〜50 μηι，超過 5 0 μιη時，形成金屬突塊時的蝕刻準確度低，要形成細緻 的圖案可能很困難，而不足0 · 0 5 μ m時，餓刻第1金屬層 -34- (30) 1228785 時，因爲第2金屬層產生的凹坑或缺口，第3金屬層有被 浸蝕的可能。更好是0.1〜35 μιη。第3金屬的厚度最好 是1〜50 μιη，超過50 μιη時，形成金屬突塊時的蝕刻準 確度低，要形成細緻的圖案可能很困難，而不足1 μιη時 ’貪虫刻第1金屬時，因爲第2金屬層產生的凹坑或缺口， 第3金屬層有被浸蝕的可能。更好是5〜1 2 μπι。 載體層可以使用絕緣樹脂板、絕緣薄膜、或金屬箔。 絕緣樹脂板可以使用，例如從環氧樹脂、聚醯亞胺樹脂/ 矽樹脂、酚樹脂等中所選擇者。絕緣薄膜可以使用，例如 從聚醯亞胺樹脂、聚對苯二酸乙烯樹脂、聚苯撐硫醚薄膜 等中所選擇者。金屬箔可以使用從銅箔、銅合金箔、鐵、 鎳合金等所選擇者。 絕緣樹脂層所使用的絕緣樹脂材料有：熱硬化性的環 氧樹脂、聚醯亞胺樹脂、矽樹脂、聚醯胺醯亞胺樹脂、聚 苯撐硫醚樹脂、感光性聚醯亞胺樹脂、丙烯環氧樹脂、乙 烯、丙烯、苯乙烯、丁二烯等熱可塑性彈性體，液晶聚合 物等。絕緣樹脂層的厚度，通常是跟蝕刻第1金屬層形成 的金屬柱的商度相同。 金屬柱的形狀是實心的金屬柱，沒有特別限制，通常 是半徑1 〇〜7 5 ο μ m的圓柱，短側的一邊的寬度2 0 μ m以 上的方形等。 本發明的基板C可以是僅具有一層絕緣樹脂層者，也 可以是具有絕緣樹脂層的下面再經由絕緣層堆疊的複數個 導體電路層的多層配線板。 -35- (31) 1228785 本發明的基板C可以當作半導體封裝所用的插入基板 ’或當作搭載半導體封裝的電子零件的母板等配線板，在 製造各種半導體裝置時使用。 〈半導體裝置C1及C2〉

例如，在本發明的基板C搭載半導體晶片，在基板C 的金屬柱直上方，以電氣方式連接設於電路上的連接用墊 與半導體晶片的連接用墊，便可以獲得本發明的半導體裝 置C 1或C2。藉由線焊接連接製造半導體裝置C 1時，例 如，以晶片焊接材等將半導體晶片固定搭載於基板C上後 ，在基板C的金屬柱直上方，以金線、鋁線、銅線等導體 引線焊接設於電路上的連接用墊與半導體晶片的連接用墊 。藉由倒裝晶片焊接製造半導體裝置C2時，將形成在半 導體晶片的連接用墊上的金、焊錫、鉛、銅、錫、銀突塊 、及各合金、金屬與樹脂混合的導電性糊漿，向異性導電 薄膜、在無機物或有機物的球塗抹金屬的突塊等金屬突塊 ，在基板C的金屬柱直上方，直接連接在設於電路上的連 接用墊。 〈半導體封裝C1及C2〉 以密封材密封上述半導體裝置C 1及C 2的半導體搭 載面側，則可獲得本發明的半導體封裝C 1及C2。密封可 以藉由，使用絕緣樹脂的塑模、轉換塑模、罐燒、澆鑄’ 使用遮蔽印刷法的樹脂密封等實施。樹脂密封所使用的絕 -36- (32) 1228785 緣樹脂可以使用：環氧樹脂、矽樹脂、酚樹脂、環氧變性 酚樹脂等。

第7圖表示本發明的半導體封裝C1的一個例子的截 面圖。金屬柱103埋入在基板A的絕緣樹脂層106中’ 貫穿至絕緣樹脂層106的兩面。在金屬柱103直上方，於 絕緣樹脂層1 06的一面上形成有由金屬層構成的電路1 Η 。露出在絕緣樹脂層106下面側的金屬柱103的表面，與 電路1 1 1的表面施加有Ni/Αιι電鍍109。搭載於基板C上 的半導體晶片105的連接用墊（未圖示），與設在金屬柱 103直上方的電路之連接用墊101，由金引線107加以線 焊接。基板C的搭載半導體晶片1 〇5的面由密封材1 08加 以密封。

如第7圖所示，在金屬柱1 〇 3直上方的電路設連接用 墊1 0 1時，可以不必設用以避開層間連接部而布放的配線 ，及與晶片的連接用墊，因此可以達成封裝的小型化。同 時，縱使不必小型化，減少不必要配線的空間可以利用以 加大其他配線的間距。而且，基板上的樹脂表面積增加， 可以推測與其後的密封材或塡底材、抗蝕劑的接合性會較 佳。 同時，其他優點有’連接方法使用線焊接法、或使用 超音波的倒裝晶片連接法時’藉由蝕刻形成的金屬柱直上 方的電路，因爲電路下充滿金屬，較之其他之電路下充滿 樹脂的部位，超音波不容易傳遞。因此穫得，焊接性良好 的結果。 -37· (33) 1228785 關於小型化，則因整體面積減少相當於焊接在金屬柱 直上方的連接用墊的端子數，因此設計時的配線布放有較 充裕的空間。本發明的實施方法非常簡便，設計電路圖案 時’在突塊直上方的電路設突塊即可。 〈半導體裝置C3〉 同時，本發明可以提供，以本發明的基板C當作母基 板等的配線板使用的半導體裝置C3。此半導體裝置C3具 有基板C及搭載於基板C的電子零件，電子零件的外部 連接端子，與在基板C的金屬柱直上方設在電路上的連接 用墊，在該連接用墊上連接在一起。電子零件有：半導體 封裝、半導體晶片等。與這種半導體封裝、半導體晶片等 電子零件連接時，也可以獲得與上述同樣的優點。同時， 此半導體裝置C 3也可以密封電子零件搭載面側。 〈配線板D〉 本發明的配線板D具備有：樹脂層；在樹脂層的至 少一面上的電路；從電路至樹脂層的相反面突出在樹脂層 中的複數個柱狀的外部連接端子，電路及外部連接端子之 與樹脂層接觸的表面，爲了使其與樹脂層的密接性良好， 經過粗化。而電路與樹脂層接觸的層，使用與樹脂層的密 接性良好的金屬層，或容易粗化的金屬層，較爲理想。 本發明的配線板D可以例如依照本發明方法，使用 具有薄片部及從薄片部的一面突出的複數個柱狀的外部連 -38- (34) 1228785 接端子的金屬薄片製造。首先，如第10圖所示，將金屬 薄片的具有外部連接端子X的表面粗化。藉由此項粗化 ，在金屬薄片的薄片部w突出的外部連接端子X的表面 ，與外部連接端子X的表面形成粗化面2 04。接著，在金 屬薄片的經粗化的表面上，形成外部連接端子X露出前 端狀埋沒在絕緣樹脂中的絕緣樹脂層，接著，去除一部分 金屬薄片的薄片部W到樹脂層露出，藉此在樹脂層上形

成與外部連接端子連接的電路，而製成本發明的配線板D 〇 粗化的方法可以採用化學粗化（化學磷系處理、化學 磷酸系處理、化學蟻酸系處理等）；機械粗化（噴砂加工等 );電漿處理；藉電解賦予金屬粒等，均可以。 這時，選擇不僅薄片部的外部連接端子突出的表面， 至少外部連接端子的側面也可以同時粗化的條件也是很重 要。 同時，薄片部的外部連接端子突出的表面的金屬，與 外部連接端子的金屬相同時，粗化量會一定，粗化條件的 選擇容易，較理想。同時，如果上述兩者的金屬相同時， 金屬表面與樹脂層的樹脂之接合性成爲較良好的樹脂的選 定也便容易，很理想。 在上述配線板D的製造方法所使用的具有薄片部及 從薄片部的一面突出的複數個柱狀的外部連接端子的金屬 薄片，可以使用，例如，依序具有第1金屬層、第2金屬 層及第3金屬層的至少3層的多層金屬箔製成。亦即，去 -39- (35) 1228785 除此多層金屬箔的第1金屬層的一部分，直到露出第2層 的金屬層’而在第2金屬層的露出面形成複數個柱狀外部 連接端子’藉此製成從一面突出複數個柱狀的外部連接端 子的形狀的金屬薄片。這時，第2金屬層是與樹脂層的密 接性很好的金屬層，或很容易粗化的金屬層較佳。 多層金屬箔使用第1金屬層、第2金屬層及第3金屬 層是鄰接層的蝕刻條件互異的層，藉由蝕刻去除第1金屬 層的一部分，電路之形成是藉由依序蝕刻第1金屬層及第 2金屬層，將其部分性去除便可以形成。 同時，上述金屬薄片也可以使用，金屬層的第1層 (1);在第1層的一面上的複數個金屬柱（2);及包含與樹 脂層的密接性很好的金屬層或容易粗化的金屬層，具有形 成在第1層的另一面上的一層以上的金屬層（3)的複合金 屬層製成。例如，將此複合金屬箔的至少一層金屬層，從 第1層依次去除金屬柱下以外的部分，直到露出與樹脂層 的密接性很好的金屬層或容易粗化的金屬層，便可以製作 金屬薄片。 上述方法可以藉由，例如第1 1圖所示的製程實施。 首先，準備依序具有第1金屬層201、第2金屬層202及 第3金屬層203的至少3層的多層金屬箔（第1 1圖（a))。 去除多層金屬箔的第1金屬層201的一部分’直到露出第 2層202的金屬層，而在第2金屬層202的露出面形成複 數個金屬柱Y，獲得上述多層金屬箔（第11(b))。接著’ 去除第2金屬層的202金屬柱Y下部分以外的一部分’ -40- (36) 1228785

直到露出第3金屬層20 3，藉此製成具有薄片部（第3金 屬層203 )及複數個柱狀的外部連接端子X(由第！金屬層 201及第2金屬層202的金屬形成）的金屬薄片（第〗1(c)) 。使第3金屬層2 03是與樹脂層的密接性很好或很容易粗 化的金屬層，便可以使跟樹脂層的密接性良好或容易粗化 的金屬層露出。粗化此金屬薄片的具有外部連接端子的表 面，形成粗化面2 0 4。粗化的方法是如上述，化學粗化（ 蝕刻等）；機械粗化（噴砂加工等）；電漿處理；藉電解賦 予金屬粒等，均可以。

又如第12圖所示，去除多層金屬箔的第1金屬層 201的一部分，直到露出第2金屬層202，而在第2金屬 層2 02的露出面形成複數個金屬柱Y後（第12圖（a))，接 著，如上述去除第2金屬層2 0 2的同時，將第3金屬層 2 03的露出面及金屬柱Y的表面加以粗化也可以。同時進 行去除及粗化的方法可以採化學粗化（蝕刻等）；機械粗化 (噴砂加工等）；電漿處理等。此方法適合第2金屬層202 較薄時，可以減少製程。 在上述方法，多層金屬箔是藉由使用第1金屬層、第 2金屬層及第3金屬層是鄰接層的蝕刻條件互異的層，而 藉由蝕刻去除第1金屬層及第2金屬層的一部分，電路之 形成是藉由蝕刻第3金屬層’部分性去除而形成。 粗化量因樹脂層的樹脂種類而異，但以〇. 3 μιη〜5 μ ΠΊ前後較佳。 -41 - (37) 1228785 〈半導體封裝D〉

本發明的半導體封裝D ’是將本發明的配線板d使用 作爲半導體封裝用基板者，具備有：本發明的配線板D ; 搭載於配線板D的半導體晶片；及用以密封配線板〇的 半導體晶片搭載面的密封材料。本發明的半導體封裝D 是，例如’依照本發明的製造方法，在藉由上述方法製成 的配線板D的具有電路的面上搭載半導體晶片，接著， 密封配線板D的半導體晶片搭載面，則可以製成。

第13圖表示本發明之半導體封裝d的製造方法的一 個形態。準備具有薄片部W、從薄片部w的一面突出的 複數個外部連接端子X的金屬薄片，將金屬薄片的具有 外部連接端子X的表面加以粗化（第1 3 ( a))。接著，在表 面粗化的金屬薄片的粗化的表面上塗抹樹脂2 〇 5，而埋入 外部連接端子X(第13圖（b))。硏磨塗在金屬薄片的樹脂 2 05，直到外部連接端子X的前端露出，而形成樹脂層z (第1 3圖（c))。去除樹脂層Z上的一部分薄片部w，直到 露出樹脂層Z，藉此在樹脂層z上形成與外部連接端子χ 連接的電路2 06，獲得本發明的配線板D(第13圖（d))。 在電路2 0 6的表面及外部連接端子χ的露出的端面，視 需要施加鎳/金電鍍2 0 7、鎳/焊錫電鍍、鍍銅、鍍銀等 (第1 3圖（e))。在配線板D的具有電路2 0 6的面上，黏貼 晶片焊接薄膜208，再黏貼半導體晶片209(第13圖（f))。 用金引線210、鋁線、銅線等導體引線線焊接電路2〇6的 連接用墊與半導體晶片2 0 9的連接用墊，將半導體晶片 •42- (38) 1228785 209搭載於配線板D(第13圖（g))。接著，以密封材21 1 密封配線板D的半導體晶片搭載面，在外部連接端子X 的露出面接合焊錫球212，而獲得半導體封裝D(第13圖 (h))。 再者，藉由倒裝晶片方式連接半導體晶片與電路時， 將形成在半導體晶片的連接用墊上的金、焊錫、鉛、銅、 錫、銀突塊；及此等之合金、金屬與樹脂混合的導電性糊 漿、向異導電性薄膜、在無機物或有機物的球塗敷金屬的 突塊等突塊，直接連接到設在電路上的連接用墊。 〈配線板E〉 本發明又可提供，具備有：樹脂層；樹脂層的至少一 個面上的電路；從電路至樹脂層的相反面，突出在樹脂層 中的複數個柱狀的外部連接端子，電路及外部連接端子之 與樹脂層接觸的層，是與樹脂層的密接性很好的金屬層的 配線板E。此配線板E不在電路之與樹脂層接觸的面施加 粗化處理，而是在電路配設與樹脂層的密接性良好的金屬 層。 此配線板E可以，例如，依照本發明的方法，在具有 薄片部及從薄片部的一面突出的複數個柱狀的外部連接端 子的金屬薄片，其具有外部連接端子的表面上，形成外部 連接端子露出前端狀埋沒在絕緣樹脂中的樹脂層，接著， 去除一部分金屬薄片的薄片部直到樹脂層露出，藉此在樹 脂層上形成與外部連接端子連接的電路，而製成。但是， -43· (39) 1228785 金屬薄膜是使用，薄片部的突出外部端子的面是與樹脂層 的密接性很好的金屬表面。 本方法所使用的金屬薄片可以使用，例如，依序具有 第1金屬層、與樹脂層的密接性很好的第2金屬層及第3 金屬層的至少3層的多層金屬箔製成。亦即，去除此多層 金屬箔的第1金屬層的一部分，直到露出第2層的金屬層 ，而在第2金屬層的露出面形成複數個柱狀外部連接端子 ，藉此製成上述金屬薄片。多層金屬箔是使用，第1金屬 層、第2金屬層及第3金屬層是鄰接層的蝕刻條件互異的· 層時，第1金屬層之部分去除是藉由蝕刻去除，電路之形 成是藉由依序蝕刻去除第2金屬層及第2金屬層的一分性 而形成。 而，上述金屬薄片也可以使用，具有金屬層的第1層 (1);在第1層的一面上的複數個金屬柱（2);及包含與樹 脂層的密接性很好的金屬層，形成在第1層的另一面上的 一層以上的金屬層（3)的複合金屬層製成。亦即，去除此 複合金飾箔的至少一層金屬層，從第1層依次去除金屬柱 下以外的部分，直到露出與樹脂層的密接性很好的金屬層 ，藉此製作金屬薄片。例如，複合金飾箔是依序具有第1 金屬層、與樹脂層的密接性很好的第2金屬層及第3金屬 層的至少3層的多層金屬箔時，可以去除此多層金屬箔的 第1金屬層的一部分，直到露出第2層的金屬層，而在第 2金屬層的露出面形成複數個金屬柱，接著，去除第2金 屬層的金屬柱下部分以外的一部分，直到露出第3金屬層 -44- (40) 1228785 ，藉此製成上述金屬薄片。第1金屬層、第2金屬層及第 3金屬層是鄰接層的蝕刻條件互異的層，第1金屬層及第 2金屬層的部分去除是藉由鈾刻去除，電路之形成是藉由 蝕刻去除第3金屬層的一部分，而形成。 〈半導體封裝E〉

將上述配線板E使用作爲半導體封裝用基板，便可& 獲得，具備有：此配線板E ;搭載於配線板E的半導體晶 片；及用以密封配線板E的半導體晶片搭載面的密封材料 的本發明的半導體封裝E。本發明的半導體封裝E是，例 如，使用不做粗化處理的本發明的配線板以外，可以藉由 與上述半導體封裝體D的製造方法相同的方法製作。

在鄰接層是蝕刻條件互異的層的多層金屬箔，第1金 屬可以使用從銅、銅合金、鐵、鎳合金等中所選擇者。第 2金屬在例如第1金屬是銅或銅合金時，可以使用鎳、鎳 合金、鈦、鉻、錫、鋅 '金等，第1金屬是鐵或鎳合金時 ，可以使用鈦、鉻、錫等。多層金屬箔具有3層以上的金 屬層時，例如，第2金屬是鎳、鎳合金、鈦、鉻、錫、鋅 、金等時，第3金屬可以使用銅或銅合金，第2金屬是鈦 、鉻、錫等時’可以使用鐵、鎳合金等。所謂蝕刻條件不 相同的金屬是指，對一種蝕刻液，有浸蝕性高的金屬與低 的金屬，或各具有對不同蝕刻液的不同浸蝕性的金屬。 容易粗化的金屬層一般是配線板使用的銅、銅合金等 ，但同樣是銅金屬，化學粗化時，因粒子的差異，電解銅 -45- (41) 1228785 的粗化較滾軋銅容易。

具有第1金屬層、第2金屬層及第3金屬層的至少3 層的多層金屬箔時，形成金屬柱或柱狀的外部連接端子的 第1金屬的厚度最好是12〜100 μπι，超過ΙΟΟμίϋ時，形 成金屬柱或外部連接端子的蝕刻準確度低，要形成細緻的 圖案可能很困難，而不足1 2 μηι時，則有可能使金屬柱或 外部連接端子的強度不充分，或絕緣樹脂的絕緣性降低。 更好是18〜70 μηι。第2金屬的厚度最好是0.05〜50 μηι ，超過5 0 μιη時，形成電路時的蝕刻準確度低，要形成細 緻的圖案可能很困難，而不足0·05 μιη時，蝕刻第1金屬 時，因爲第2金屬層產生的凹坑或缺口，第3金屬層有被 浸蝕的可能。更好是0. 1〜3 5 μηι。第3金屬的厚度最好 是1〜5 0 μ m，超過5 0 μ m時，形成電路時的触刻準確度 低，要形成細緻的圖案可能很困難，而不足1 μιη時，蝕 刻第1金屬時，因爲第2金屬層產生的凹坑或缺口，第3 金屬層有被浸蝕的可能。更好是5〜1 2 μηι。 形成樹脂層時所使用的樹脂，可以使用絕樹脂材料， 例如：熱硬化性的環氧樹脂、聚醯亞胺樹脂、矽樹脂、聚 醯胺醯亞胺樹脂、聚苯撐硫醚樹脂、感光性聚醯亞胺樹脂 、丙烯環氧樹脂、乙烯、丙烯、苯乙烯、丁二烯等熱可塑 性彈性體，液晶聚合物等。樹脂層的厚度，通常是跟蝕刻 第1金屬層或第1金屬層及第2金屬層形成的外部連接端 子的高度相同。 相互間的密接性良好的金屬層與樹脂層的組合有，例 -46· (42) 1228785 如：矽變性聚醯亞胺樹脂的矽量多時，與銅金屬層的密接 性良好，而矽量少時，與鎳金屬層的密接性良好。 外部連接端子的形狀的形狀是實心的金屬柱’沒有特 別限制，通常是半徑1 0〜7 5 Ο μηι的圓柱，短側的一邊的 寬度20 μηι以上的方形等。 本發明的基板C及Ε可以是僅具有一層絕緣樹脂層 者，也可以是具有絕緣樹脂層的下面再經由絕緣層堆疊的 複數個導體電路層的多層配線板。 本發明的基板C及Ε可以當作半導體封裝所用的插 入基板的半導體封裝用基板，或當作搭載半導體封裝的電 子零件的母板等配線板，在製造各種半導體裝置時使用。 半導體封裝的密封可以藉由，使用絕緣樹脂的塑模、 轉換塑模、罐燒、澆鑄，使用遮蔽印刷法的樹脂封裝等實 施。樹脂密封所使用的絕緣樹脂沒有特別限定，可以使用 ••例如’環氧樹脂、矽樹脂、酚樹脂、環氧變性酚樹脂等 〇 以下擬再參照本發明的實施例及其比較例，進一步具 體說明本發明’但本發明並非限定在此等實施例。 實施例1〜9 實施例1(半導體封裝用基板Α) 參照附圖說明本發明的一實施例。第1圖是表示在具 有導電性突起的金屬箔形成多層樹脂層的各製程的截面圖 。第1圖（a)表示形成跟具有導電性突起Α的金屬范7的 -47- (43) 1228785

接合性良好的第1樹脂層1的製程。在此，具有導電性突 起A的金屬泊7是以下述方式製成。使用7才卜卜'歹彳 74少厶H-K3 50(日立化成工業（株）製）在厚度70 μ m的銅層、〇 · 2 μ m的鎳層、1 〇 μ m的銅層構成的3層金 屬范（日本電解（株））形成圖案，再使用 > 少7 y夕只社製 工一 7。口七只液（含氨銅醋鹽20〜30重量％、氯化氨1〇〜 20重量％及氨1〜10重量％)構成的鹼性蝕刻液選擇性蝕 刻7 0 μ m銅層，在露出的鎳層表面形成由銅構成的金屬柱 。這時，使金屬柱成爲φ2 5 0 μιη的圓柱。接著，使用由硝 酸•過氧化氫水溶液構成的蝕刻液選擇性去除鎳層的金屬 柱下以外的部分，藉此形成由銅及鎳構成的φ2 5 0 μιη的圓 柱狀導電性突起Α。爲了使其樹脂有良好的密接性，在露 出的1 0 μηι的銅層表面施加化學磷系處理。 # 形成第1樹脂層1時使用由矽變性聚醯胺亞胺樹脂構 成的KS 6600 (日立化成工業（株）製）。以印刷機VE - 500 (東k工y α二7 y >夕'' (株）製）印刷流動狀淸漆狀態的 黏度40Pa*s的上述樹脂。18表示掩罩，17表示擠壓機 。印刷後，以8 0 °C乾燥3 0分鐘，形成沒有流動性的半硬 化狀態的第1樹脂層1。乾燥後的第1樹脂層1的厚度（ 水平部分之厚度··以下同）是20 μηι。 其次，使用在KS6600含有75 %無機粒子（二氧化矽） 的樹脂，以流動狀淸漆狀態印刷在第1樹脂層1上。與第 1樹脂層1相同，以80°C乾燥30分鐘，形成沒有流動性 的半硬化狀態的第2樹脂層2(第1圖（b))。乾燥後的第2 -48- (44) 1228785 樹脂層2的厚度是30 μηι。 如第1圖（c)所不，在第2樹脂層2上印刷流動狀淸 漆狀態的K S 6 6 0 0。塗抹後以8 0 °C乾燥3 0分鐘，使成沒 有流動性的半硬化狀態，而形成第3樹脂層3。乾燥後的 第3樹脂層3的厚度是25 μηι。 在金屬箔7形成由第1樹脂層1、第2樹脂層2及第 3樹脂層3構成的3層半硬化狀態的樹脂後，如第1圖（d) 所示，爲了使埋沒的導電性突起A的端面露出絕緣性樹 脂表面，以絕緣性樹脂層成半硬化的狀態下，用市售的硏 磨紙加以硏磨。硏磨時間是，2 5 0 m m X 2 5 0 m m的金屬箱 上的絕緣樹脂層表面可以用# 4 0 0硏磨紙硏磨3 0分鐘/ 枚。作爲比較例子的硏磨完全硬化狀態的絕緣樹脂層時， 是用相同硏磨紙硏磨6 0分鐘/枚。 如第1圖（e)所示，硏磨後，以1 80°C加熱30分鐘、 以2 2 0 °C加熱1 〇分鐘，使在半硬化狀態的3層的樹脂層 完全硬化，而成硬化樹脂層4、5、6。 形成硬化樹脂層後的半導體封裝用的本構件，在令樹 脂完全硬化後也沒有翹曲或波浪，十分平坦。並使用所獲 得的構件，以 > 少亍V V夕只社製工一 7° 口七只液蝕刻金 屬箔表面（與導電性突起相反的面），形成電路。然後，在 電路表面及導電性突起的露出面施加電解鎳/金電鍍，製 成半導體封裝用基板。所獲得的半導體封裝用基板也同樣 平坦。而樹脂層與銅的脫皮強度是1.2 Kg/cm，較以高比 率（60重量％)調配無機粒子的樹脂層與銅的脫皮強度0.5 -49- (45) 1228785 K g / c m 強。 實施例2(內設元件型半導體封裝用基板） 第2圖表示本實施例的製程的截面圖。以下’按照製 程順序進行說明。

第2圖（a)的具有導電性突起A的金屬箔7是以下述 方式製成。使用7才卜H-K350(日立化 成工業（株）製）在厚度100 μιη的銅層、〇·2 μιη的鎳層、5 μηι的銅層構成的3層金屬箱（日本電解（株））形成圖案’再 使用 社製工一7° 口七只液（含氨銅醋鹽20 〜30重量％、氯化氨1〇〜20重量％及氨1〜1〇重量％) 構成的鹼性蝕刻液選擇性蝕刻1 00 μιη銅層’在露出的鎳 層表面形成由銅構成的金屬柱。這時，使金屬柱成爲Φ250 μ m的圓柱。接著，使用由硝酸•過氧化氫水溶液構成的 倉虫刻液選擇性去除鎳層的金屬柱下以外的部分，藉此形成 由銅及鎳構成的Φ2 5 0 μηι的圓柱狀導電性突起A。爲了使 其樹脂有良好的密接性，在露出的5 μηι的銅層表面施加 化學磷系處理。 在所準備的具有導電性突起的金屬箔7，使用晶片焊 接用糊漿ΕΝ - Χ50Ν(日立化成工業（株）製）19，固定尺寸 6·5 X 6.5 mm、厚度0.050 mm的半導體晶片10，並使其 A1電極B接觸在未形成導電性突起A的銅箔面。這時， @免晶片焊接用糊漿附著在半導體晶片的連接墊部。 第2圖（b)與實施例1同樣，是使用由矽變性聚醯胺 •50- (46) 1228785 亞胺樹脂構成的KS6600 (日立化成工業（株）製）及由此樹 脂與無機粒子形成的樹脂，形成由半硬化狀態的第1樹脂 層1、第2樹脂層2及第3樹脂層3構成的3層絕緣樹脂 層後，以樹脂成半硬化的狀態下進行硏磨，使埋沒的導電 性突起A的端面露出後，使3層的樹脂完全硬化時的截 面圖。再者，乾燥後的各樹脂層厚度是，第1樹脂層1的 厚度爲30 μηι、第2樹脂層2爲40 μιη、第3樹脂層3爲 3 5 μπι 〇 第2圖（c)是選擇性蝕刻厚度5 μιη的銅層形成電路C 的截面圖。這時，對搭載半導體晶片1 〇部分的銅箔加以 蝕刻，使其僅露出晶片的連接墊部分。 第2圖（d)所示者是，爲了連接露出的半導體晶片的 A1電極B與形成的電路C，在A1電極B部分塡孔印刷導 電性糊漿的卜'、一 T >卜（二水 > 八 > 〆（株）製）20，然後， 以1 8 (TC，硬化3 0分鐘的截面圖。 第2圖（e)是，準備，藉由跟實施例1相同的製程在 具有導電性突起的金屬箔形成3層的半硬化狀態的絕緣樹 脂層的構件。 第2圖（f)是藉由真空壓製裝置，在真空下將第2圖 (e)所準備的構件，加熱壓接成第2圖（d)所示的構件的截 面圖。藉由加熱，半硬化狀態的第2圖（c)的構件的樹脂 先軟化，再加壓將樹脂擠入電路間，接合於第2圖（d)的 構件。層間的接合是藉由埋設的銅構成的導電性突起A， 與由5 μηι的銅層形成的電路C之間爲之。 -51 - (47) 1228785 第2圖（f)時，是層間的連接藉由周圍的樹脂的接合 力使導電性突起A與電路C相接觸的狀態，爲了提高連 接可靠性，可以考慮：在導電性突起A的露出部與電路C 施加鍍金，以提高密接性；在同樣處所施加焊錫電鍍，在 壓接連接時或壓接後加熱到焊錫熔融溫度以上，藉由焊接 連接；或在壓接前在導電性突起A的露出部或電路C的 連接部或在雙方部位塗抹導電性接合劑，在壓接時，同時 接合硬化的方法。 第2圖（g)是使加熱壓接的構件的第1樹脂層1、第2 樹脂層2、及第3樹脂層3所形成的絕緣樹脂層完全硬化 ，成爲由硬化樹脂層4、硬化樹脂層5及硬化樹脂層6所 構成的層後的截面圖。 硬化後，進行電解鎳/金電鍍（大和電機工業（株）製） ，製成具有第2圖（g)所示截面構造的內設半導體晶片的 半導體封裝用基板。 實施例3 (內設元件型的三維半導體封裝） 第3圖表示進行本實施例的製程的截面圖。製成以玻 璃環氧基材〗4作爲絕緣層的兩面配線板當作基礎基板（第 3圖（a))。在此兩面基板的配線8上搭載端子部備有金突 塊9的LSI元件10 (厚度50 μπι)，再藉熱壓接，將金突 塊9與配線8相互連接（第3圖（b))。將如此製成的裝配體 ，與實施例1同樣，使用由矽變性聚醯胺亞胺樹脂構成的 KS6600 (日立化成工業（株）製）及由此樹脂與無機粒子形 -52- (48) 1228785 成的樹脂’形成由半硬化狀態的第1樹脂層1、第2樹脂 層2及第3樹脂層3構成的3層絕緣樹脂層（第3圖（c))。 再者，乾燥後的各樹脂層的抗蝕劑1 2上的厚度是，第i 樹脂層1的厚度爲40 μιη、第2樹脂層2爲60 μηι、第3 樹脂層3爲40 μπι。半硬化後進行硏磨，接著使絕緣樹脂 層的樹脂完全硬化。 形成硏磨而完全硬化表面平坦的絕緣樹脂層後，鑽設 層間連接用的通孔，藉由使用無電解鍍銅的添加法形成多 層配線，在其上面形成抗蝕劑1 2而形成配線圖案1 1 (第3 圖（d))。然後，在形成的配線圖案1 1上搭載備有金突塊9 的L SI元件1 〇，藉熱壓接將金突塊9與配線圖案1 1相互 連接，在LSI元件10與抗蝕劑12間塡充液狀環氧樹脂（ 塡底材）1 3令其硬化，獲得內設元件型的三維半導體封裝（ 第3圖（e))。 實施例4(半導體封裝用基板C、半導體裝置C) 以下述方法製成具有第4圖所示截面的0.5 mm間距 半導體封裝用基板C。使用7才卜卜、、^<74少厶Η -Κ3 5 〇(日立化成工業（株）製）在厚度70 μηι的銅層、0.2 μηι 的鎳層、10 μιη的銅層構成的3層金屬箔（日本電解（株）製 )的7〇 μιη的銅層形成圖案，再使用 > 少亍y 77社製 工一 7° 口七7液（含氨銅醋鹽20〜30重量％、氯化氨1〇 〜20重量％及氨1〜1 〇重量％)構成的鹼性蝕刻液選擇性 蝕刻銅，形成20個φ250 μιη的銅突塊。再留下銅突塊的 -53- (49) 1228785

直上部選擇性蝕刻去除鎳層，形成由銅層及鎳層形成的金 屬柱1 0 3。鎳層的蝕刻使用 > 少尹7 V夕只社製 > 〜只卜 U 7 7° N - 9 5 0 (含硫酸8重量％、硝酸5重量％及過氧化 氫3 . 5重量％)的原液形成的蝕刻液。接者’在3層金屬 箔的形成金屬柱1 〇3的面上，爲了使其與樹脂的密接性較 佳，以線速度1 .75 m/min、噴霧壓力9 · 8 χ 1 04 P a (1 · 0 kgf/cm2)的條件施加化學憐系處理（使用径原電產（株）製處 理液，N B D 11處理液（硫酸7 · 5重量％、磷酸3 · 8重量％、 過氧化氫4.0重量％)的NBD II系統的處理）。在此金飾箔 的形成金屬柱103的面上，以印刷機VE - 5 00 (東工y $二7 y >〆（株）製）印刷液狀的矽變性聚醯胺亞胺樹脂 的絕緣樹脂K S 6 6 0 0 (日立化成工業（株）製），埋沒金屬柱 103後，進行以80°C加熱30分鐘、18(TC加熱30分鐘， 22 0°C加熱20分鐘的3階段硬化，用市售的硏磨紙硏磨， 直到埋設的金屬柱1 03的端面出現，而形成絕緣樹脂層 1 0 6。接著，使用 > 少亍7 7夕只社製工一 7° 口七又液（含 氨銅醋鹽20〜30重量％、氯化氨10〜20重量％ 及氨1〜 1 〇重量％)原液構成的鹼性蝕刻液選擇性蝕刻金屬箔的厚 度ΙΟμιη的銅，在金屬柱103上形成φ300 μηι的銅的電路 1 1 1。然後，在電路表面形成電解鎳/金電鍍（Ni/ Au電 鍍109 )(大和電機工業（株）製），製成具有如第4圖所示的 截面構造的0.5 mm間距的半導體封裝用基板。在此基板 ，使半導體晶片105與基板的線焊接用連接墊101之200 個全部爲金屬柱103上的電路1 1 1。在金屬柱1 03的下端 -54· (50) 1228785 # 面，經由Ni/Au電鍍109形成焊錫突塊110。第8圖（a) 表示使用此第4圖的基板製造的半導體積體電路裝置的配 線圖案的部分平面圖。在此基板上褡載尺寸8.5 mm X 8.5 mm、厚度0.3 mm的半導體晶片105，而以金引線107連 接，設在屬柱1 03直上的電路1 1 1的接用墊1 0 1，與半導 體晶片105的連接用墊（未圖示）。這時，爲了比較，也準 備，與傳統的半導體封裝用基板同樣，形成從所有2 00個 金屬柱1 03的直上方布放的電路，在其前端於絕緣樹脂上 的電路配設連接用墊的基板。第8圖（b)表示使用此基板 製造的半導體裝置的配線圖案的部分平面圖。搭載於基板 上的導體晶片105的連接用墊（未圖示），與從所有的金屬 柱1 03直上方布放的電路1 1 3之設在絕緣樹脂上前端部之 連接用墊1 02焊接。其結果，基板尺寸在傳統的電路設計 是如第8圖所示，成爲1 5 X 1 5 mm，但所有2 0 0個連接 用墊全部都在金屬柱1 0 3直上部時，則成爲1 3 X 1 3 mm 。這表示基板縮小25 %。焊接在使用線焊接器HW 2100( 九州松下電器（株）製）蝕刻而形成的金屬柱1 0 3直上部的 處所的焊接不良率是0.009 %，較之形成在藉由電路布放 而形成在絕緣樹脂上的電路的連接用墊的0.03 %少。 實施例5(半導體封裝用基板C、半導體裝置C1) 除了將層間連接用的金屬柱的數目增加到3 84個，在 其中的1 60個金屬柱直上部的電路設連接用墊，從剩餘的 2 24個金屬柱布放電路，在其前端配設連接用墊以外，使 -55- (51) 1228785 用與實施例一樣的3層金屬箔及液狀樹脂，與實施例4同 樣製成半導體封裝用基板。第9圖（a)表示’將半導體晶 片搭載於此基板，再線焊接’而製作成的半導體積體電路 裝置的配線圖案的部分平面圖。同時’爲了比較’製作藉 由布放電路圖案將全部的連接用墊形成在絕緣樹脂上的電 路上的基板。第6圖（b)表示，將半導體晶片搭載於此比 較用基板，再線焊接，而製作成的半導體積體電路裝置的 配線圖案的部分平面圖。其結果，線焊接在層間連接用的 金屬柱直上部的1 20個半導體封裝用基板的尺寸是’比較 用的基板是1 4 x 1 4 m m ’但本實施例可以使基板的尺寸 爲 12 X 12 mm。 實施例6(配線板D、半導體封裝體D) 使用7才卜卜''歹彳7彳々厶H-K350(日立化成工業 (株）製）在厚度7〇 μπι的銅層、0·2 μηι的鎳層、10 μηι的 銅層構成的3層金屬箔（日本電解（株）製）的70 μηι的銅 層形成圖案，再使用鹼性蝕刻液工一 7° 口七7 Α7 7夕7社製，含氨銅醋鹽20〜30重量％、氯化氨10〜20 重量％及氨1〜1 〇重量％)選擇性蝕刻銅層，在鎳層上形成 由複數個Φ2 5 0 μιη的銅形成的金屬柱。再選擇性蝕刻去除 鎳層，留下銅金屬柱下的部分，形成由銅層及鎳層形成的 柱狀的外部連接端子。接著，爲了使其與樹脂的密接性較 佳，在露出的厚度10 μηι的銅層表面及外部連接端子表面 ，以線速度1.75 m/min、噴霧壓力9.8 X 1〇4 Pa的條件， -56- (52) 1228785

施加化學處理的表面粗化處理劑之NBDII處理液（使用荏 原電產（株）製，含硫酸7.5重量％、磷酸3 · 8重量％、過氧 化氫4.0重量％ )的處理，加以粗化，在外部連接端子的表 面及側面、露出的厚度1 〇 μ m的銅層表面，獲得平均2 μπι的粗化面。在此形成外部連接端子的金屬箔的外部連 接端子側，以印刷機 VE - 5 00 (東1/工 >二7 U > / ( 株）製）印刷，對銅的密接性較鎳佳的液狀的矽變性聚醯 胺亞胺樹脂的絕緣樹脂KS6600 (日立化成工業（株）製）， 埋沒外部連接端子後，進行以8 0 °C加熱3 0分鐘的乾燥， 使其成B階段狀態。用市售的硏磨紙硏磨，直到埋設的外 部連接端子的端面出現後，以18(TC 30分鐘+ 220 °C 30 分鐘的條件使樹脂充分硬化，而形成樹脂層。接著，使用 > A7 7夕只社製工一 7° 口七只液構成的鹼性蝕刻液選 擇性蝕刻金屬箔的厚度1 Ομηι的銅層，形成與外部連接端 子連接的電路。然後，在電路表面及外部連接端子的露出 面形成電解鎳/金電鍍（大和電機工業（株）製），製成具 有如第13圖（e)所示截面的半導體封裝用基板（尺寸：X 1 2 mm)。在此基板，用手工黏貼晶片焊接用薄膜，安裝半 導體晶片（尺寸：8.6 X 8.6 mm)。用線焊接器HW 2100 (九 州松下電器（株）製）進行線（金線）焊接，使用液狀密封劑 (HIR 3 000，日立化成工業（株）製），以硬化條件：80°c 1 小時、1 2 0 °C 1小時、1 8 0 °C 1小時的分階段加熱硬化密 封後’切割成規定大小，以回流裝置焊接焊錫球，使其成 爲具有第13圖（h)所示截面的半導體封裝。 -57- (53) 1228785 在進行與上述相同的粗化處理的厚度50 μηι的銅箔’ 與上述同樣形成樹脂層，切出寬度10 mm、長度50 mm 的試驗片，用牽引試驗器對樹脂層向90 °方向剝離銅箔， 以測量樹脂層與銅箔的密接強度的結果，PCT24小時後的 脫皮強度爲1.1 KN/ m。而未粗化時的脫皮強度爲〇·75 KN/ m 〇 實施例7 (配線板D、半導體封裝體D)

使用7才卜卜'、歹< 7 4小厶Η - K3 5 0(日立化成工業（ 株）製）在厚度70 μπι的銅層、0·2 μηι的鏡層、10 μ·ηι的銅 層構成的3層金屬箔（日本電解（株）製）的70 μιη的銅層形 成圖案，再使用鹼性蝕刻液工一/ 口七只（ > 少亍7 V夕 只社製）選擇性蝕刻銅層，在露出的鎳層上形成由複數個 Φ2 5 0 μπι的銅形成的金屬柱。爲了使其與樹脂的密接性較 佳，在露出的鎳層及金屬柱表面，使用化學處理的表面粗 化處理劑之NBDII處理液（荏原電產製）施加粗化處理。這 個時候，爲了要同時進行障壁層的鎳層的去除，將處理時 間延長爲實施例1的1 . 5倍。藉此，形成除了金屬柱下面 以外的鎳層被去除的柱狀的外部連接端子，同時，在外部 連接端子端面及側面、露出的厚度1 〇 μπι的銅層表面，與 鲁 實施例6同樣獲得平均2 μιη的粗化面。在此形成有外部 連接端子的金屬箔，以印刷機VE - 5 00 (東工二7 y > / (株）製）印刷液狀的矽變性聚醯胺亞胺樹脂的絕緣 樹脂KS 6 6 00(日立化成工業（株）製），完全埋沒外部連接端 -58- (54) 1228785 子後，進行以8 0 °C加熱3 0分鐘的乾燥，使其成b階段狀 態。用市售的硏磨紙硏磨，直到埋設的外部連接端子的端 面出現後，以1 8 0 °C 3 0分鐘+ 2 2 0 °C 3 0分鐘的條件使樹 脂充分硬化，而形成樹脂層。接著，與實施例6同樣形成 厚度1 Ο μηι的銅層的電路。然後，與實施例6同樣，形成 電解鎳/金電鍍（大和電機工業（株）製），製成半導體封 裝用基板。接著，與實施例6同樣，在此基板黏貼晶片焊 接用薄膜，以手工安裝半導體晶片。與實施例6同樣，用 線焊接器HW 2100 (九州松下電器（株）製）進行線焊接， 使用液狀密封劑密封後，切割成規定大小，以回流裝置焊 接焊錫球，使其成爲半導體封裝。測量樹脂層與銅箔的密 接強度的結果，PCT24小時後的脫皮強度爲1.2KN/m。 而未粗化時的脫皮強度爲〇.75KN/m。 實施例8(配線板E、半導體封裝體E)

使用7才卜卜'、夕〆7 <少厶Η - K3 5 0(日立化成工業（ 株）製）在厚度70 μηι的銅層、1.0 μηι的鈦層、18 μηι的銅 層構成的3層金屬箱（日本電解（株）製）的70 μηι的銅層形 成圖案，再使用鹼性蝕刻液工一 7° 口七只（/少亍7 7夕 只社製）選擇性蝕刻銅層，在露出的鈦層表面形成由複數 個φ2 5 0 μηι的銅形成的金屬柱。鈦是很難以銅的化學粗化 液蝕刻，因此無法在粗化處理的同時去除鈦層。因此，以 氟化氨系的蝕刻液工 > 只卜U 7 7° ( >少亍7 y夕只社製） 選擇性蝕刻，留下銅金屬柱下以外的部分，露出厚度18 -59 - (55) 1228785 μηι的銅層表面，而在其表面形成外部連接端子。然後， 進行與實施例6同樣的粗化處理以後的作業，製成半導體 封裝。樹脂層與銅層（電路）的密接性與實施例6相同。 實施例9 (配線板E、半導體封裝體E) 使用7才卜H-K350(日立化成工業 (株）製）在厚度70 μιη的銅層、0·2 μηι的鎳層、1〇 μη的 銅層構成的3層金屬箔（日本電解（株）製）的70 μηι的銅層 形成圖案，再使用鹼性蝕刻液工一文口七只（> Α于、ν 7 夕7社製）選擇性倉虫刻銅層，在露出的鎳層上形成由複數 個φ 2 5 0 μ m的銅形成的金屬柱。製成選擇性蝕刻鎳層者（ 比較例）與未蝕刻者（實施例）的兩種金屬薄片。對形成外 部連接端子的此兩種金屬薄片不做粗化處理，印刷樹脂後 與實施例6同樣製作，使成封裝。但是，樹脂是使用對鎳 的密接性較銅高的液狀的矽變性聚醯胺亞胺樹脂。 使用厚度5 0 μηι的鎳層及銅箔，以上述矽變性聚醯胺 亞胺樹脂製作與實施例6製成者同一尺寸的試驗片，分別 測量與樹脂層及銅箔的密接強度之結果，與鎳層及樹脂層 的脫皮強度爲0.75 KN/ m。而與銅層及樹脂層的脫皮強 度爲0.5 0 KN/ m，與鎳層的密接性較佳。 如以上所說明，本發明可以改善樹脂層與電路及外部 連接端子的密接強度，在具有複數個柱狀的外部連接端子 的半導體封裝用基板，可以提供可靠性高的小型半導體封 裝用基板。 -60· (56) 1228785 依據本發明的配線板的製造方法時，在金屬箔或配線 板用構件、半導體封裝用基板，特別有凹凸時，可以形成 沒有翹曲或成波浪狀，密接性良好的樹脂層。因此，依本 發明方法製成的配線板A及B，使用該等製造的半導體封 裝A及B，不會有翹曲或成波浪狀，其平坦性優異。 同時，由於用絕緣樹脂埋設蝕刻金屬箔形成的突塊， 形成層間連接用的金屬柱，在其直上方的電路設連接用墊 而製成基板，因此藉由簡單的配線圖案的變更，便可以提 供，小型的半導體封裝用基板C、配線板C、半導體裝置 Cl、C2、C3、半導體封裝C1及C2。 同時，在本發明的配線板D、E及半導體封裝D、E ，樹脂層與電路及外部連接端子之密接強度獲得改善，可 靠性很高。 【圖式簡單說明】 第1圖是說明藉由本發明的配線板A的製造方法， 在具有導電性突起的金屬箔形成樹脂層的製程截面圖。 第2圖是說明藉由本發明的配線板B的製造方法，在 具有導電性突起的金屬箔埋入半導體晶片後，形成樹脂層 的製程，及埋入半導體晶片後，使其成爲半導體封裝用基 板的製程截面圖。 第3圖是說明將本發明的配線板B的製造方法，應用 在內部設有複數個半導體晶片的三維半導體封裝的製造方 法的製程截面圖。 -61 - (57) 1228785 第4圖是本發明基板C的一個型態的部分截面圖。 第5圖是傳統的使用藉由通孔電鍍層間連接的半導體 封裝用基板的半導體封裝的截面圖。 第6圖是傳統的使用半導體封裝用基板的半導體封裝 的截面圖。 第7圖是表示使用本發明基板C的半導體封裝ci的 一個型態的截面圖。 第8圖是使用在實施例4作成的半導體封裝用基板C 作成的半導體裝置C1的配線圖案的部分平面圖。（a)表示 使用本發明的半導體封裝用基板C時的配線圖案，（b)表 示使用傳統的基板時的配線圖案。 第9圖是使用在實施例5作成的半導體封裝用基板C 作成的半導體裝置C1的配線圖案的部分平面圖。（a)表示 使用本發明的半導體封裝用基板C時的配線圖案，（b)表 示使用傳統的基板時的配線圖案。 第1〇圖是表示對薄片部，及薄片部表面具有複數個 柱狀的外部連接端子的金屬薄片施加粗化的金屬薄片的截 面圖。 第11圖是表示製作第10圖所示金屬薄片的製程的一 個型態的製程圖。 第12圖是表示製作第10圖所示金屬薄片的製程的另 一個型態的製程圖。 第13圖是表藉由本發明的製造方法製作半導體封裝 D的製程的一個型態的製程圖。 -62- (58) 1228785 [圖號說明] 1 :第1樹脂層 2 :第2樹脂層 3 :第3樹脂層 4 :硬化第1樹脂層 5 :硬化第2樹脂層 6 :硬化第3樹脂層 # 7 :具有導電性突起的金屬箔 A :導電性突起 8 :配線 9 :金突塊 1 〇 :半導體晶片 B : A1電極 C :電路

1 1 :藉由添加法形成的配線圖案 1 2 :抗蝕劑 1 3 :塡底材 1 4 :玻璃環氧基材 1 5 :通孔電鍍連接部 16:鎳/金電鍍墊 1 7 :擠壓機 1 8 :掩罩 1 9 :晶片焊接糊漿 2 0 :導電性糊漿 -63- (59) 1228785 101 :設在金屬柱直上方的電路之連接用墊 1 02 :設在絕緣樹脂上的電路之連接用墊 1 〇 3 :金屬柱 104 :貫穿孔電鍍連接部 105 :半導體晶片 1 0 6 :絕緣樹脂層 107 :金引線 # 1 〇 8 :密封材 109: Ni/Au 電鍍 1 1 0 :焊錫突塊 1 1 1 :電路 1 1 2 :抗焊錫劑 1 1 3 :電路 W :薄片部

X :外部連接端子 Y :金屬柱 201 :第1金屬層 202 :第2金屬層 2 03 :第3金屬層 204 :粗化面 2 0 5 :樹脂 Z :樹脂層 2 0 6 :電路 207 :鎳/金電鍍 64 - (60) (60)1228785 2 0 8 :晶片焊接薄膜 209 :半導體晶片 210 :金引線 2 1 1 :密封材 2 1 2 :焊錫球

-65-

Claims (1)

1228785 7 许//^i 修_正本 (1) 拾、申請專利範圍 第921 06854號專利申請案 中文申請專利範圍修正本 民國9 3年11月24日修正 1 .—種配線板的製造方法，其特徵爲：包含， 在表面有複數個導電性突起的絕緣構件，藉由印刷塗 抹硬化前的流動狀淸漆狀態的絕緣樹脂，塗抹到導電性突 起被絕緣樹脂埋沒的厚度的印刷製程；令印刷的絕緣樹脂 硬化的硬化製程；以及，硏磨絕緣樹脂使導電性突起的前 端露出的硏磨製程。 2 .如申請專利範圍第1項所述之配線板的製造方法， 其中 配線板爲半導體封裝用基板。 3 .如申請專利範圍第1項所述之配線板的製造方法， 其中 配線構件爲表面具有複數個導電性突起的金屬箔。 4 .如申請專利範圍第1項所述之配線板的製造方法， 其中 配線構件爲：絕緣樹脂層、絕緣樹脂層兩面上的層間 相互連接的導體層；及絕緣樹脂層的至少一面上有導電性 突起者。 5 .如申請專利範圍第】項所述之配線板的製造方法， 其中 (2) 1228785 在硬化製程後進行硏磨製程。 6.如申請專利範圍第1項所述之配線板的製造方法， 其中 包含：在表面有複數個導電性突起的絕緣構件，藉由 印刷塗抹硬化前的流動狀淸漆狀態的絕緣樹脂，塗抹到導 電性突起被絕緣樹脂埋沒的厚度的印刷製程；將印刷之絕 緣樹脂乾燥到失去流動性，但是在完全硬化以前之半硬化 狀態的乾燥製程；硏磨乾燥到半硬化狀態的絕緣樹脂，使 導電性突起的前端露出的硏磨製程；硏磨後令絕緣樹脂完 全硬化的硬化製程。 7 .如申請專利範圍第1項所述之配線板的製造方法， 其中 包含：在配線構件的具有導電性突起的面，印刷呈流 動狀淸漆狀態的絕緣樹脂（1 )，乾燥到失去流動性，但是 在完全硬化以前之半硬化狀態，再按順序分別印刷，成分 與絕緣樹脂（1)不同，呈流動狀淸漆狀態的絕緣樹脂（2)， 及成分與絕緣樹脂（2)不同，呈流動狀淸漆狀態的絕緣樹 脂（3 )的至少兩種絕緣樹脂，乾燥到失去流動性，但是在 完全硬化以前之半硬化狀態，藉此將由絕緣樹脂（])層、 絕緣樹脂（2)層及絕緣樹脂（3)層之至少3層所構成的多層 絕緣樹脂層，形成爲導電性突起被絕緣樹脂埋沒的厚度的 製程；令多層絕緣樹脂層中的所有絕緣樹脂同時完全硬化 的硬化製程；以及，硏磨多層絕緣樹脂層使導電性突起的 前端露出的硏磨製程。 - 2- (3) 1228785 8 ·如申請專利範圍第7項所述之配線板的製造方丨去， 其中 在硏磨製程後進行硬化製程。 9.如申請專利範圍第7項所述之配線板的製造方法， 其中 在形成多層絕緣樹脂層的製程中，絕緣樹脂（1 )使用 與配線構件的接著性良好的絕緣樹脂，包含絕緣樹脂（2) 層及絕緣樹脂（3)層的第2層以上的各層則使用，具有可 以降低製作的配線板發生翹曲的特性的絕緣樹脂。 1 〇.如申請專利範圍第7項所述之方法，其中 在形成多層絕緣樹脂層的製程中，藉由印刷以任意位 置、形狀、厚度，形成無機或有機粒子的含有率互異的樹 月旨、或基本樹脂構造不相同的樹脂，然後，堆疊樹脂，藉 此形成，性質互異的樹脂混合存在於絕緣樹脂中的任意處 所的樹脂層。 1 1 . 一種半導體封裝，係由： (A)半導體封裝用基板，其由：在表面具有多數個 導電性突起的配線構件；及將配線構件之導電性突起，使 該導電性突起之前端呈現露出狀予以埋入之絕緣樹脂所構 成； (B )對半導體封裝用基板之配線構件之平坦部施予 選擇性蝕刻而形成的電路圖型； (C )藉由導線接合或覆晶片接合而連接於電路圖型 的半導體晶片；及 -3- (4) 1228785 (D )用於密封半導體封裝用基板之半導體晶片搭載 面的密封構件所構成；其特徵爲··半導體封裝用基板係藉 由包含：在表面有複數個導電性突起的絕緣構件’藉由印 刷塗抹硬化前的流動狀淸漆狀態的絕緣樹脂，塗抹到導電 性突起被絕緣樹脂埋没的厚度的印刷製程；令印刷的絕緣 樹脂硬化的硬化製程；以及，硏磨絕緣樹脂使導電性突起 的前端露出的硏磨製程所製造者。 1 2 . —種內設元件型的配線板的製造方法，是將電子 零件安裝於配線板後以絕緣樹脂埋沒，形成絕緣樹脂層’ 在絕緣樹脂層上設配線，內設元件型的配線板的製造方法 ，其特徵爲··將電子零件安裝於配線板後，藉由印刷塗抹 硬化前的流動狀淸漆狀態的絕緣樹脂埋沒電子零件’令印 刷的絕緣樹脂硬化，形成絕緣樹脂層。 1 3 .如申請專利範圍第1 2項所述之內設元件型的配線 板的製造方法，其中 電子零件是半導體晶片，內設元件型的配線板是內設 元件型的半導體封裝。 1 4 ·如申請專利範圍第]2項所述之內設元件型的配線 板的製造方法，其中 包含：在配線構件的電子零件安裝面，印刷呈流動狀 淸漆狀態的絕緣樹脂（])，乾燥到失去流動性，但是在完 全硬化以前之半硬化狀態，再按順序分別印刷，成分與絕 緣樹脂（1)不同，呈流動狀淸漆狀態的絕緣樹脂（2)，及成 分與絕緣樹脂（2)不同，呈流動狀淸漆狀態的絕緣樹脂（3) (5) 1228785 的至少兩種絕緣樹脂，乾燥到失去流動性，但是在完全硬 化以前之半硬化狀態，藉此將由絕緣樹脂（I )層、絕緣樹 脂（2)層及絕緣樹脂（3)層之至少3層所構成的多層絕緣樹 脂層，形成爲導電性突起被絕緣樹脂埋沒的厚度的製程； 令多層絕緣樹脂層中的所有絕緣樹脂同時完全硬化的硬化 製程；以及，在多層絕緣樹脂層上設配線的製程。 1 5 ·如申請專利範圍第1 4項所述之內設元件型的配線 板的製造方法，其中 在形成多層絕緣樹脂層的製程後，將多層絕緣樹脂層 的表面硏磨成平坦後進行硬化製程。 1 6 ·如申請專利範圍第〗4項所述之內設元件型的配線 板的製造方法，其中 在形成多層絕緣樹脂層的製程中，絕緣樹脂（1 )使用 與配線板及電子零件的接著性良好的絕緣樹脂，包含絕緣 樹脂（2)層及絕緣樹脂（3)層的第2層以上的各層則使用， 具：有可以降低製作的內設元件型的配線板發生翹曲的特性 的絕緣樹脂。 1 7 .如申請專利範圍第1 4項所述之內設元件型的配線 板的製造方法，其中 在形成多層絕緣樹脂層的製程中，藉由印刷以任意位 置 '形狀 '厚度’形成無機或有機粒子的含有率互異的樹 月旨、或基本樹脂構造不相同的樹脂，然後，堆疊樹脂，藉 此形成’性質互異的樹脂混合存在於絕緣樹脂中的任意處 所的樹脂層。 -5- 1228785 (6) 1 8 . —種半導體封裝用基板，其特徵爲：具有，絕緣 樹脂層；埋沒在絕緣樹脂層中，貫穿到絕緣樹脂層兩面的 層間連接用金屬柱；及在金屬柱的直上方，形成在絕緣樹 脂層的至少一面上的電路，金屬柱是藉由蝕刻金屬箔而形 成，連接用墊設在金屬柱直上方的電路上。 1 9 ·如申請專利範圍第1 8項所述之半導體封裝用基板 ，其中 電路是在金屬柱的直上方，形成於絕緣樹脂層的一面 上的金屬層。 20·如申請專利範圍第19項所述之半導體封裝用基板 ，其中 金屬柱由第1金屬構成，電路由蝕刻條件與第i金屬 不同的第2金屬構成，金屬箔具有第1金屬層及第2金屬 層，絕緣樹脂層、電路及金屬柱是藉由，選擇性蝕刻金屬 箔的第1金屬層，在第2金屬層上形成成爲金屬柱的第！ 金屬的突塊，在第2金屬層的形成第1金屬突塊的面上， 形成第1金屬突塊露出前端面狀埋沒在絕緣樹脂中的絕緣 樹脂層，接著，選擇性蝕刻第2金屬層以形成電路，而形 成。 2 1 ·如申請專利範圍第〗9項所述之半導體封裝用基板 ，其中 金屬柱由第1金屬層及蝕刻條件與第1金屬層不同的 第2金屬層構成，電路由蝕刻條件與第2金屬層不同的第 3金屬層構成，金屬箔以第2金屬層爲中間層具有第]金 -6 - (7) 1228785 屬層、第2金屬層及第3金屬層，絕緣樹脂層、電路及金 屬柱是藉由，選擇性蝕刻金屬箔的第1金屬層，在第2金 屬層上形成第1金屬的突塊，接著，選擇性蝕刻金屬箔的 第2金屬層，形成成爲金屬柱的第1金屬層及第2金屬層 構成的突塊，接著，在金屬箔的形成金屬突塊的面上，形 成由第1金屬層及第2金屬層構成的金屬突塊露出前端面 狀埋沒在絕緣樹脂中的絕緣樹脂層，接著，選擇性蝕刻第 3金屬層以形成電路，而形成。 22. 如申請專利範圍第19項所述之半導體封裝用基板 ，其中 金屬柱由第1金屬構成，電路由蝕刻條件與第1金屬 層不同的第2金屬層及蝕刻條件與第2金屬層不同的第3 金屬層構成，金屬箔以第2金屬層爲中間層具有第1金屬 層、第2金屬層及第3金屬層，絕緣樹脂層、電路及金屬 柱是藉由，選擇性蝕刻金屬箔的第1金屬層，在第2金屬 層上形成成爲金屬柱的第1金屬的突塊，在第2金屬層的 形成第1金屬的突塊的面上，形成第〗金屬的突塊露出前 端面狀埋沒在絕緣樹脂中的絕緣樹脂層，接著，分別選擇 性蝕刻第3金屬層及第2金屬層以形成電路，而形成。 23. —種半導體封裝用基板，其特徵爲：具有，絕緣 樹脂層；埋沒在絕緣樹脂層中，貫穿到絕緣樹脂層兩面的 層間連接用金屬柱；及在金屬柱的直上方’形成在絕緣樹 脂層的至少一面上的電路，金屬柱是藉由蝕刻金屬箔而形 成，連接用墊設在金屬柱直上方的電路上。 -7- (8) 1228785 24 · —種半導體裝置，其特徵爲：具備有，申請專利 範圍第1 8〜2 2項中任一項所述的基板及搭載於基板的半 導體晶片，在基板的金屬柱直上方，設於電路上的連接用 墊與半導體晶片的連接用墊，藉由線焊接連接在一起。 2 5 . —種半導體裝置，其特徵爲：具備有，申請專利 範圍第1 8〜2 2項中任一項所述的基板及搭載於基板的半 導體晶片，在基板的金屬柱直上方，設於電路上的連接用 墊與半導體晶片的連接用墊，藉由倒裝晶片焊接連接在一 起。 26· —種半導體裝置，其特徵爲：具備有，申請專利 車E圍弟1 8〜2 2項中任一項所述的基板及搭載於基板的電 子零件，電子零件的外部連接端子在基板的金屬柱直上方 ，與設在電路上的連接用墊，在該連接用墊上連接在一起 〇 2 7 · —種半導體封裝，其特徵爲：是密封申請專利範 圍第24項所述的半導體裝置的半導體晶片搭載面側而成 〇 2 8 . —種半導體封裝，其特徵爲：是密封申請專利範 圍第2 5項所述的半導體裝置的半導體晶片搭載面側而成 〇 2 9.—種配線板，其特徵爲：具備有，樹脂層、樹脂 層的至少一面上的電路；從電路至樹脂層的相反面，突出 在樹脂層中的複數個柱狀的外部連接端子，電路及外部連 接端子之接觸樹脂層的表面經過粗化處理。 (9) 1228785 3 Ο .如申請專利範圍第2 9項所述之配線板，其中 電路與樹脂層接觸的層，是使用與樹脂層的密接性良 好的金屬層。 3 1 ·如申請專利範圍第2 9項所述之配線板，其中 電路與樹脂層接觸的層，是使用容易粗化的金屬層。 3 2 ·如申請專利範圍第2 9〜3 1項中任一項所述之配線 板，其中 該配線板可當作半導體封裝體用基板使用。 33·—種半導體封裝體，其特徵爲：具備有，申請專 利範圍第2 9〜3 1項中任一項所記載的配線板；搭載於配 線板的半導體晶片；及用以密封配線板的半導體晶片搭載 面的密封材料。 3 4 . —種配線板的製造方法，其中 對具有薄片部及從薄片部的一面突出的複數個柱狀的 外部連接端子的金屬薄片，將其具有外部連接端子的表面 粗化，在金屬薄片的經粗化的表面上，形成外部連接端子 露出前端狀埋沒在絕緣樹脂中的絕緣樹脂層，接著，去除 一部分金屬薄片的薄片部直到樹脂層露出，藉此在樹脂層 上形成與外部連接端子連接的電路。 3 5 ·如申請專利範圍第3 4項所述之配線板的製造方法 ，其中 去除依序具有第〗金屬層、第2金屬層及第3金屬層 的至少3層的多層金屬箔的第丨金屬層的一部分，直到露 出第2層的金屬層，而在第2金屬層的露出面形成複數個 (10) 1228785 柱狀外部連接端子，藉此製成上述金屬薄片。 3 6 .如申請專利範圍第3 5項所述之配線板的製造方法 ，其中 第2金屬層是與樹脂層的密接性很好的金屬層。 3 7 ·如申請專利範圍第3 5項所述之配線板的製造方法 ，其中 第2金屬層是很容易粗化的金屬層。 3 8 .如申請專利範圍第3 5〜3 7項中任一項所述之配線 板的製造方法，其中 第1金屬層、第2金屬層及第3金屬層是鄰接層的蝕 刻條件互異的層’第1金屬層之部分去除是藉由蝕刻去除 ，電路之形成是藉由依序蝕刻去除第1金屬層及第2金屬 層的一部分而形成。 3 9 ·如申請專利範圍第3 4項所述之配線板的製造方法 ，其中 將具有：金屬層的第1層（1);在第1層的一面上的 複數個金屬柱（2 );及包含與樹脂層的密接性很好的金屬 層，形成在第1層的另一面上的一層以上的金屬層（3 )的 複合金屬層之至少一層金屬層，從第]層依次去除金屬柱 下以外的部分，直到露出與樹脂層的密接性很好的金屬層 ，藉此製作金屬薄片。 40.如申請專利範圍第34項所述之配線板的製造方法 ί其中 將具有：金屬層的第1層（]);在第1層的一面上的 -10- (11) 1228785 複數個金屬柱（2);及包含很容易粗化的金屬層，形成在 第1層的另一面上的一層以上的金屬層（3)的複合金屬層 之至少一層金屬層，從第1層依次去除金屬柱下以外的部 分，直到露出很容易粗化的金屬層，藉此製作金屬薄片。 4 1 ·如申請專利範圍第3 4項所述之配線板的製造方法 ，其中 去除依序具有第1金屬層、第2金屬層及第3金屬層 的至少3層的多層金屬箔的第1金屬層的一部分，直到露 出第2層的金屬層，而在第2金屬層的露出面形成複數個 金屬柱，接著，去除第2金屬層的金屬柱下部分以外的一 部分，直到露出第3金屬層，藉此製成上述金屬薄片。 4 2 ·如申請專利範圍第4 1項所述之配線板的製造方法 ，其中 第3金屬層是與樹脂層的密接性很好的金屬層。 4 3 ·如申請專利範圍第4 1項所述之配線板的製造方法 ，其中 第3金屬層是很容易粗化的金屬層。 4 4.如申請專利範圍第4 1〜43項中任一項所述之配線 板的製造方法，其中 第1金屬層、第2金屬層及第3金屬層是鄰接層的蝕 刻條件互異的層，第1金屬層及第2金屬層的部分去除是 藉由蝕刻去除，電路之形成是藉由蝕刻去除第3金屬層的 一部分而形成。 4 5 . —種配線板，其特徵爲：具備有，樹脂層、樹脂 -11 - (12) 1228785 層的至少一面上的電路；從電路至樹脂層的相反面突出在 樹脂層中的複數個柱狀的外部連接端子，電路及外部連接 端子之與樹脂層接觸的層，是與樹脂層的密接性很好的金 屬層。 46·如申請專利範圍第45項所述之配線板，其中 該配線板可用作半導體封裝用基板。 47 . —種半導體封裝，其特徵爲：具備有，申請專利 範圍第4 5項所述的配線板；搭載於配線板的半導體晶片 ;及用以密封配線板的半導體晶片搭載面的密封材料。 4 8 . —種配線板的製造方法，是對具有薄片部及從薄 片部的一面突出的複數個柱狀的外部連接端子的金屬薄片 ’在其具有外部連接端子的表面上，形成外部連接端子露 出前端狀埋沒在絕緣樹脂中的樹脂層，接著，去除一部分 金屬薄片的薄片部直到樹脂層露出，藉此在樹脂層上形成 與外部連接端子連接的電路，如申請專利範圍第4 5項所 述之配線板的製造方法，其特徵爲：薄片部的突出外部端 子的面是與樹脂層的密接性很好的金屬表面。 4 9 ·如申請專利範圍第4 8項所述之配線板的製造方法 ，其中 去除依序具有第1金屬層、與樹脂層的密接性很好的 第2金屬層及第3金屬層的至少3層的多層金屬箔的第1 金屬層的一部分，直到露出第2層的金屬層，而在第2金 屬層的露出面形成複數個柱狀外部連接端子，藉此製成上 述金屬薄片。 -12- (13) 1228785 50·如申請專利範圍第48項或第49項所述之配線板 的製造方法，其中 第1金屬層、第2金屬層及第3金屬層是鄰接層的蝕 刻條件互異的層，第1金屬層之部分去除是藉由蝕刻去除 ，電路之形成是藉由依序蝕刻去除第2金屬層及第2金屬 餍的一部分而形成。 5 1 ·如申請專利範圍第4 8項所述之配線板的製造方法 ，其中 將具有：金屬層的第1層（1);在第1層的一面上的 複數個金屬柱（2);及包含與樹脂層的密接性很好的金屬 餍，形成在第1層的另一面上的一層以上的金屬層（3)的 複合金屬層之至少一層金屬層，從第1層依次去除金屬柱 下以外的部分，直到露出與樹脂層的密接性很好的金屬層 ，藉此製作金屬薄片。 5 2 ·如申請專利範圍第4 8項所述之配線板的製造方法 ，其中 去除依序具有第1金屬層、第2金屬層及與樹脂層的 密接性很好的第3金屬層的至少3層的多層金屬箔的第j 金屬層的一部分，直到露出第2層的金屬層，而在第2金 屬層的露出面形成複數個金屬柱，接著，去除第2金屬層 的金屬柱下部分以外的一部分，直到露出第3金屬層，藉 此製成上述金屬薄片。 5 3 .如申請專利範圍第5 2項所述之配線板的製造方法 ，其中 -13- (14) 1228785 第1金屬層、第2金屬層及第3金屬層是鄰接層的蝕 刻條件互異的層，第1金屬層及第2金屬層的部分去除是 藉由蝕刻去除，電路之形成是藉由蝕刻去除第3金屬層的 一部分而形成。 5 4 . —種半導體封裝之製造方法，係使具有：薄片部 ，及由薄片部之單面突出的多數個柱狀外部連接端子，的 金屬薄片之具有該外部連接端子的表面粗糙化，於金屬薄 片之粗糙化表面上，形成使外部連接端子呈露出而埋入樹 脂層中的樹脂層，之後，使樹脂層不致於露出地將金屬薄 片之薄片部之一部分予以除去，依此而使和外部連接端子 連接之電路形成於樹脂層上而製造配線板，於具有該配線 板之電路的面上搭載半導體晶片，之後，密封配線板之半 導體晶片搭載面者。 5 5 ·如申請專利範圍第1 1項所述之半導體封裝，其中 配線構件爲表面具有複數個導電性突起的金屬箔。 5 6 ·如申請專利範圍第1 1項所述之半導體封裝，其中 配線構件爲：絕緣樹脂層、絕緣樹脂層兩面上的層間 相互連接的導體層；及絕緣樹脂層的至少一面上有導電性 突起者。 5 7 .如申請專利範圍第1 ]項所述之半導體封裝，其中 製造半導體封裝用基板之方法，爲在硬化製程後進行 硏磨製程的方法。 5 8 ·如申請專利範圍第π項所述之半導體封裝，其中 製造半導體封裝用基板之方法，爲包含：在表面有複 -14 - 1228785 (15) 數個導電性突起的絕緣構件，藉由印刷塗抹硬化前的流動 狀淸漆狀態的絕緣樹脂，塗抹到導電性突起被絕緣樹脂埋 沒的厚度的印刷製程·，將印刷之絕緣樹脂乾燥到失去流動 性’但是在完全硬化以前之半硬化狀態的乾燥製程；硏磨 乾燥到半硬化狀態的絕緣樹脂，使導電性突起的前端露出 的硏磨製程；硏磨後令絕緣樹脂完全硬化的硬化製程，之 方法。 5 9 .如申請專利範圍第1丨項所述之半導體封裝，其中 製造半導體封裝用基板之方法，爲包含：在配線構件 的具有導電性突起的面，印刷呈流動狀淸漆狀態的絕緣樹 月旨（1 )，乾燥到失去流動性，但是在完全硬化以前之半硬 化狀態，再按順序分別印刷，成分與絕緣樹脂（1)不同， 呈流動狀淸漆狀態的絕緣樹脂（2)，及成分與絕緣樹脂（2) 不同，呈流動狀淸漆狀態的絕緣樹脂（3 )的至少兩種絕緣 樹脂，乾燥到失去流動性，但是在完全硬化以前之半硬化 狀態，藉此將由絕緣樹脂（])層 '絕緣樹脂（2)層及絕緣樹 脂（3 )層之至少3層所構成的多層絕緣樹脂層，形成爲導 電性突起被絕緣樹脂埋沒的厚度的製程；令多層絕緣樹脂 層中的所有絕緣樹脂同時完全硬化的硬化製程；以及，硏 磨多層絕緣樹脂層使導電性突起的前端露出的硏磨製程， 之方法。 6 0 .如申請專利範圍第Π項所述之半導體封裝，其中 製造半導體封裝用基板之方法，爲在硏磨製程後進行 硬化製程之方法。 -15- (16) 1228785 6 1 .如申請專利範圍第n項所述之半導體封裝，其中 製造半導體封裝用基板之方法，爲在形成多層絕緣樹 脂層的製程中，絕緣樹脂（！）使用與配線構件的接著性良 好的絕緣樹脂，包含絕緣樹脂（2)層及絕緣樹脂（3)層的第 2層以上的各層則使用，具有可以降低製作的配線板發生 翹曲的特性的絕緣樹脂，之方法。 6 2 .如申g靑專利朝圍果1 1項所述之半導體封裝，其中 製造半導體封裝用基板之方法，爲在形成多層絕緣樹 脂層的製程中，藉由印刷以任意位置、形狀、厚度，形成 無機或有機粒子的含有率互異的樹脂、或基本樹脂構造不 相同的樹脂，然後，堆疊樹脂，藉此形成，性質互異的樹 脂混合存在於絕緣樹脂中的任意處所的樹脂層，之方法。 63.—種半導體封裝之製造方法，係使用金屬薄片， 該金屬薄片具有：薄片部，及由薄片部之單面突出的多數 個柱狀外部連接端子’而且外部連接端子呈突出之面爲和 樹脂層之密著性良好的金屬表面者；於該金屬薄片之和樹 脂層密著性良好之金屬表面上，形成使外部連接端子呈露 出而埋入樹脂層中的樹脂層，之後，使樹脂層不致於露出 地將金屬薄片之薄片部之一部分予以除去，依此而使和外 部連接端子連接之電路形成於樹脂層上而製造配線板，於 具有該配線板之電路的面上搭載半導體晶片，之後，密封 配線板之半導體晶片搭載面者。