JP2005109067A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005109067A
JP2005109067A JP2003339123A JP2003339123A JP2005109067A JP 2005109067 A JP2005109067 A JP 2005109067A JP 2003339123 A JP2003339123 A JP 2003339123A JP 2003339123 A JP2003339123 A JP 2003339123A JP 2005109067 A JP2005109067 A JP 2005109067A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
pad electrode
insulating film
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003339123A
Other languages
English (en)
Other versions
JP3877717B2 (ja
Inventor
Ryosuke Usui
良輔 臼井
Hideki Mizuhara
秀樹 水原
Takeshi Nakamura
岳史 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2003339123A priority Critical patent/JP3877717B2/ja
Priority to TW093128410A priority patent/TWI248140B/zh
Priority to KR1020040077129A priority patent/KR100644311B1/ko
Priority to US10/951,541 priority patent/US7405484B2/en
Priority to CN2008101455117A priority patent/CN101393871B/zh
Priority to CNB2004100833596A priority patent/CN100421249C/zh
Publication of JP2005109067A publication Critical patent/JP2005109067A/ja
Application granted granted Critical
Publication of JP3877717B2 publication Critical patent/JP3877717B2/ja
Priority to US12/143,603 priority patent/US7939373B2/en
Priority to US13/095,657 priority patent/US20110263121A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 半導体パッケージにおける半導体チップと配線層との接続不良を抑制し、素子の信頼性および歩留まりを向上させる。
【解決手段】 電極膜４６２表面に密着膜４６４を形成し、さらにその上に被覆膜４６６を形成する。密着膜４６４の構成材料として、ニッケル、クロム、モリブデン、タングステン、アルミニウムおよびこれらの合金等を用いる。被覆膜４６６の構成材料として、金、銀、白金およびこれらの合金等を用いる。
【選択図】 図７

Description

本発明は、半導体チップを搭載した半導体装置とその製造方法に関するものである。
携帯電話、ＰＤＡ、ＤＶＣ、ＤＳＣといったポータブルエレクトロニクス機器の高機能化が加速するなか、こうした製品が市場で受け入れられるためには小型・軽量化が必須となっており、その実現のために高集積のシステムＬＳＩが求められている。一方、これらのエレクトロニクス機器に対しては、より使い易く便利なものが求められており、機器に使用されるＬＳＩに対し、高機能化、高性能化が要求されている。このため、ＬＳＩチップの高集積化にともないそのＩ／Ｏ数が増大する一方でパッケージ自体の小型化要求も強く、これらを両立させるために、半導体部品の高密度な基板実装に適合した半導体パッケージの開発が強く求められている。こうした要求に対応するため、ＣＳＰ（Chip Size Package）と呼ばれるパッケージ技術が種々開発されている。
こうしたパッケージの例として、ＢＧＡ（Ball Grid Array）が知られている。ＢＧＡは、パッケージ用基板の上に半導体チップを実装し、それを樹脂モールディングした後、反対側の面に外部端子としてハンダボールをエリア状に形成したものである。ＢＧＡでは、実装エリアが面で達成されるので、パッケージを比較的容易に小型化することができる。また、回路基板側でも狭ピッチ対応とする必要がなく、高精度な実装技術も不要となるので、ＢＧＡを用いると、パッケージコストが多少高い場合でもトータルな実装コストとしては低減することが可能となる。
図１は、一般的なＢＧＡの概略構成を示す図である。ＢＧＡ１００は、ガラスエポキシ基板１０６上に、接着層１０８を介してＬＳＩチップ１０２が搭載された構造を有する。ＬＳＩチップ１０２は封止樹脂１１０によってモールドされている。ＬＳＩチップ１０２とガラスエポキシ基板１０６とは、金属線１０４により電気的に接続されている。ガラスエポキシ基板１０６の裏面には、半田ボール１１２がアレイ状に配列されている。この半田ボール１１２を介して、ＢＧＡ１００がプリント配線基板に実装される。
特開平７−１８３４２６号公報
こうしたパッケージにおいて、半導体チップと配線層とは、ワイヤボンディング方式またはフリップチップ方式により結線される。すなわち、配線層の最上部に金属膜からなるパッド電極を設け、このパッド電極と半導体チップのパッド電極とを所定の導電部材、すなわち、金線または半田等により接続する。この接続箇所の抵抗低減および接続強度を安定的に向上させることは、歩留まりおよび素子信頼性を向上させる上で重要な技術的課題となる。
ところが、パッケージ形成プロセスによっては、この接続部分の抵抗や強度が充分に得られないことがあった。本発明者らの検討によれば、特に、配線層上に素子を形成する工程においてプラズマ処理を含むプロセスを採用すると、ワイヤボンディング等の不良が生じることがしばしば確認された。
本発明は、上記事情に鑑みなされたものであって、半導体パッケージにおける半導体チップと配線層との接続不良を抑制し、素子の信頼性および歩留まりを向上させることを目的とする
本発明者は、半導体チップと配線層との接続不良を引き起こす要因について鋭意検討を行った。この結果、配線層の上部に素子を搭載する工程においてプラズマ処理等の金属表面を変質させる工程を実施すると、パッド電極表面が変質し、接続強度が低下することを見いだした。本発明は、かかる知見に基づいてなされたものである。
すなわち、本発明によれば、基材と、基材中に設けられた導体回路と、基材の少なくとも一部を覆う絶縁膜と、基材の表面または絶縁膜の表面に設けられ、導体回路に接続するパッド電極と、絶縁膜の上に形成された半導体チップと、パッド電極および半導体チップを電気的に接続する導電部材と、を備え、パッド電極は、電極膜およびその表面に形成された導電性保護膜とを含み、導電部材の一端が導電性保護膜に接して形成されていることを特徴とする半導体装置が提供される。
また本発明によれば、導体回路を含む基材を用意する工程と、基材の少なくとも一部を覆う絶縁膜を形成するとともに、基材の表面または絶縁膜の表面に、導体回路に接続するパッド電極を形成する工程と、絶縁膜の表面およびパッド電極の表面が露出した状態でプラズマ処理を行う工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、パッド電極表面に導電性保護膜を設けているため、パッド電極表面の劣化を抑制することができる。このため、半導体パッケージにおける半導体チップと配線層との接続不良を抑制し、素子の信頼性および歩留まりを向上させることができる。
この半導体装置において、絶縁膜の表面がプラズマ処理面であって、導電性膜の表面が耐プラズマ性材料からなる構成とすることができる。また、このプラズマ処理により絶縁膜の表面に微小突起群が形成された構成とすることもできる。絶縁膜表面をプラズマ処理することにより、その上部に形成される膜との密着性が向上するが、その反面、パッド電極表面の劣化が生じ、半導体チップと配線層との接続不良が問題となる。上記構成によれば、導電性保護膜によりパッド電極表面の劣化を抑制できるので、かかる問題を解決することができる。
また、上記半導体装置において、前記絶縁膜は凹部を有し、前記パッド電極は前記凹部の内部に設けられ、前記凹部の内壁と前記パッド電極の側面との間に空隙部が設けられた構成とすることができる。こうすることにより、絶縁膜上部に設けられる封止樹脂等との密着性が良好となる。また、パッド電極上に絶縁膜材料のかす等が付着しにくくなり、パッド電極上のボンディングの信頼性が向上する。
本発明における導電性保護膜は、電極膜上に形成された密着膜と、該密着膜上に形成され導線性保護膜の最表面を構成する被覆膜とを含む構成とすることができる。こうすることにより、表面劣化を安定的に抑制するとともに優れた強度を有するパッド電極を実現することができる。
以下、本発明の実施の形態について説明するが、その前に、実施の形態で採用するＩＳＢ構造について説明する。ＩＳＢ（Integrated System in Board；登録商標）は、本出願により開発された独自のパッケージである。ＩＳＢは、半導体ベアチップを中心とする電子回路のパッケージングにおいて、銅による配線パターンを持ちながら回路部品を支持するためのコア(基材)を使用しない独自のコアレスシステム・イン・パッケージである。
図２はＩＳＢの一例を示す概略構成図である。ここではＩＳＢの全体構造をわかりやすくするため、単一の配線層のみ示しているが、実際には、複数の配線層が積層した構造となっている。このＩＳＢでは、ＬＳＩベアチップ２０１、Ｔｒベアチップ２０２およびチップＣＲ２０３が銅パターン２０５からなる配線により結線された構造となっている。ＬＳＩベアチップ２０１は、引き出し電極や配線に対し、金線ボンディング２０４により導通されている。ＬＳＩベアチップ２０１の直下には、導電性ペースト２０６が設けられ、これを介してＩＳＢがプリント配線基板に実装される。ＩＳＢ全体はエポキシ樹脂などからなる樹脂パッケージ２０７により封止された構造となっている。なお、この図では単層の配線層を備える構成を示したが、多層配線構造を採用することもできる。
図３は、従来のＣＳＰおよび本発明に係るＩＳＢの製造プロセスの対比図である。図３（Ａ）は、従来のＣＳＰの製造プロセスを示す。はじめにベース基板上にフレームを形成し、各フレームに区画された素子形成領域にチップが実装される。その後、各素子について熱硬化性樹脂によりパッケージが設けられ、その後、素子毎に金型を利用して打ち抜きを行う。最終工程の打ち抜きでは、モールド樹脂およびベース基板が同時に切断されるようになっており、切断面における表面荒れなどが問題になる。また打ち抜きを終わった後の廃材が多量に生じるため、環境負荷の点で課題を有していた。
一方、図３（Ｂ）は、ＩＳＢの製造プロセスを示す図である。はじめに、金属箔の上にフレームを設け、各モジュール形成領域に、配線パターンを形成し、その上にＬＳＩなどの回路素子を搭載する。続いて各モジュール毎にパッケージを施し、スクライブ領域に沿ってダイシングを行い、製品を得る。パッケージ終了後、スクライブ工程の前に、下地となる金属箔を除去するので、スクライブ工程におけるダイシングでは、樹脂層のみの切断となる。このため、切断面の荒れを抑制し、ダイシングの正確性を向上させることが可能となる。
ＩＳＢ構造を採用した場合、以下の利点が得られる。
(i)コアレスで実装できるため、トランジスタ、IC、LSIの小型・薄型化を実現できる。
(ii)トランジスタからシステムLSI、さらにチップタイプのコンデンサや抵抗を回路形成し、パッケージングすることができるため、高度なＳＩＰ(System in Package)を実現できる。
(iii)現有の半導体チップを組合せできるため、システムLSIを短期間に開発できる。
(iv)単層ＩＳＢ構造とした場合、半導体ベアチップが直下の銅材に直接マウントされており、良好な放熱性を得ることができる。
(v)回路配線が銅材でありコア材がないため、低誘電率の回路配線となり、高速データ転送や高周波回路で優れた特性を発揮する。
(vi)電極がパッケージの内部に埋め込まれる構造のため、電極材料のパーティクルコンタミの発生を抑制できる。
(vii)パッケージサイズはフリーであり、1個あたりの廃材を64ピンのSQFPパッケージと比較すると、約1/10の量となるため、環境負荷を低減できる。
(viii)部品を載せるプリント回路基板から、機能の入った回路基板へと、新しい概念のシステム構成を実現できる。
(ix)ISBのパターン設計は、プリント回路基板のパターン設計と同じように容易であり、セットメーカーのエンジニアが自ら設計できる。
以下、本発明の実施の形態について図面を参照して説明する。
以下、本発明の好ましい実施形態について、前述したＩＳＢの構造を有する半導体装置を例に挙げて説明する。図４は、本実施形態に係る半導体装置の断面構造を示す図である。この半導体装置は、層間絶縁膜４０５、層間絶縁膜４０６および銅からなる配線４０７からなる配線層が複数層積層し、最上層にソルダーレジスト層４０８が形成された多層配線構造体と、その表面に形成された素子４１０ａおよび回路素子４１０ｂにより構成されている。多層配線構造体の裏面には、半田ボール４２０が設けられている。素子４１０ａと、回路素子４１０ｂとは、モールド樹脂４１５によりモールドされた構造となっている。
パッド電極４６０は、配線４０７と電気的に接続している。パッド電極４６０と素子４１０ａとは金線４７０によりワイヤボンディングされ、およびパッド電極４６０と素子４１０ｂとはフリップチップ方式により接続されている。パッド電極４６０は、銅膜と、その表面に形成される導電材料からなるプラズマ保護膜とにより構成される。プラズマ保護膜の構造については後述する。
ソルダーレジスト層４０８、層間絶縁膜４０５およびモールド樹脂４１５を構成する材料は、それぞれ独立に樹脂材料を選択することができ、たとえば、ＢＴレジン等のメラミン誘導体、液晶ポリマー、エポキシ樹脂、ＰＰＥ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の熱硬化性樹脂が例示される。このうち、高周波特性に優れる液晶ポリマー、エポキシ樹脂、ＢＴレジン等のメラミン誘導体が好適に用いられる。これらの樹脂とともに、適宜、フィラーや添加剤を添加してもよい。
次に、図４に示す半導体装置の製造方法について、図５〜図７を参照して説明する。まず、図５（Ａ）のように、金属箔４００上に所定の表面にビアホール４０４を設け、その箇所に選択的に導電被膜４０２を形成する。具体的には、フォトレジスト４０１で金属箔４００を被覆した後、電界メッキ法により、金属箔４００の露出面に導電被膜４０２を形成する。導電被膜４０２の膜厚は、例えば１〜１０μｍ程度とする。この導電被膜４０２は、最終的に半導体装置の裏面電極となるので、半田等のロウ材との接着性の良い金、または銀を用いて形成することが好ましい。
つづいて図５（Ｂ）に示すように、金属箔４００上に、第一層目の配線パターンを形成する。まず金属箔４００を化学研磨して表面のクリーニングと表面粗化を行う。次に、金属箔４００上に熱硬化性樹脂で導電被膜４０２全面を覆い、加熱硬化させて平坦な表面を有する膜とする。つづいてこの膜中に、導電被膜４０２に到達する直径１００μｍ程度のビアホールを形成する。ビアホールを設ける方法としては、本実施形態ではレーザ加工によったが、そのほか、機械加工、薬液による化学エッチング加工、プラズマを用いたドライエッチング法などを用いることもできる。その後、レーザ照射によりエッチング滓を除去した後、ビアホール４０４を埋め込むように全面に銅メッキ層を形成する。その後、フォトレジスト４０１をマスクとして銅メッキ層をエッチングし、銅からなる配線４０７を形成する。たとえば、レジストから露出した箇所に、化学エッチング液をスプレー噴霧して不要な銅箔をエッチング除去し、配線パターンを形成することができる。
以上のように、層間絶縁膜４０５の形成、ビアホール形成、銅メッキ層の形成および銅メッキ層のパターニングの手順を繰り返し行うことにより、図５（Ｃ）のように、配線４０７および層間絶縁膜４０５、４０６からなる配線層が積層した多層配線構造を形成する。
つづいて図６（Ａ）に示すように、パッド電極４６０と、このパッド電極４６０の形成箇所に開口部を有するソルダーレジスト層４０８とを形成し、ソルダーレジスト層４０８上に素子４１０ａおよび回路素子４１０ｂを形成する。ソルダーレジスト層４０８は半田耐熱性の良好な絶縁材料により構成する。たとえば、エポキシ樹脂等を用いることができる。素子４１０ａおよび回路素子４１０ｂとしては、トランジスタ、ダイオード、ＩＣチップ等の半導体チップや、チップコンデンサ、チップ抵抗等の受動素子が用いられる。なお、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。本実施形態では、素子４１０ａがベアーの半導体チップ（トランジスタチップ）であり、回路素子４１０ｂがチップコンデンサである。これらはソルダーレジスト層４０８に固着される。
図６（Ａ）に示す構造の形成工程について図７を参照して説明する。はじめに、層間絶縁膜４０６上に銅膜を形成した後、パターニングを行い、電極膜４６２を形成する。その後、選択メッキ法により、電極膜４６２表面に密着膜４６４を形成し、さらにその上に被覆膜４６６を形成する。密着膜４６４の材料としては、ニッケル、クロム、モリブデン、タングステン、アルミニウムおよびこれらの合金等が例示される。被覆膜４６６の材料としては、金、銀、白金およびこれらの合金等が例示される。それぞれの膜は、単層であっても多層であってもよい。次いで、ソルダーレジストシートを層間絶縁膜４０６表面に貼りつけ、熱プレスによりソルダーレジスト層４０８を形成する。その後、露光、現像を行い、電極膜４６２形成箇所を開口させる。電極膜４６２の側壁と、ソルダーレジスト層４０８の開口部内壁との間には空隙部が設けられる。なお、本実施形態では、エポキシ樹脂のシートを用い、エポキシ樹脂製のソルダーレジスト層４０８を形成するが、これに限られず種々の材料を用いることができる。
電極膜４６２を銅または銅アルミニウム合金とした場合、密着膜４６４と被覆膜４６６の好ましい組合せとしては、ニッケルからなる密着膜４６４および金からなる被覆膜４６６の組合せが挙げられる。本実施形態ではこの組合せを用いる。
こうして電極膜４６２上に、密着膜４６４および被覆膜４６６がこの順で積層してなるプラズマ保護膜が形成されたパッド電極４６０が形成される。この構造において、被覆膜４６６はプラズマ耐性向上に寄与し、密着膜４６４は、被覆膜４６６と電極膜４６２との密着性向上に寄与する。以上のようにして、図６（Ａ）に示す構造を得ることができる。
つづいて図６（Ａ）の状態でプラズマ処理を行う。プラズマ照射条件は、前述したような微小突起が形成されるよう、用いる樹脂材料に応じて適宜設定する。なお、基板へのバイアス印加は行わないことが好ましい。たとえば以下のような条件とする。
バイアス： 無印加
プラズマガス： アルゴン１０〜２０ｓｃｃｍ、酸素０〜１０ｓｃｃｍ
このプラズマ照射により、配線４０７の表面が清浄化され、ソルダーレジスト層４０８の表面が改質するとともに、ポリイミド保護膜からなる素子４１０の表面が改質し、これらの表面に微小突起が形成される。ソルダーレジスト層４０８の表面および素子４１０の表面には、平均直径１〜１０ｎｍ、数密度１×１０3μｍ-2程度の微小突起群が形成される。
次に図６（Ｂ）に示すように、素子４１０ａとパッド電極４６０とを金線４７０を用いてワイヤボンディングした後、これらをモールド樹脂４１５でモールドする。図６（Ｂ）は、モールドされた状態を示す。半導体素子のモールドは、金属箔４００に設けた複数個のモジュールに対して、金型を用いて同時に行う。この工程は、トランスファーモールド、インジェクションモールド、ポッティングまたはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドまたはポッティングで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
その後、図６（Ｂ）の状態から金属箔４００を除去し、裏面に半田ボールを形成する。金属箔４００の除去は、研磨、研削、エッチング、レーザの金属蒸発等により行うことができる。本実施形態では以下の方法を採用する。すなわち、研磨装置または研削装置により金属箔４００全面を５０μｍ程度削り、残りの金属箔４００を化学的にウエットエッチングにより除去する。なお、金属箔４００全部をウエットエッチングにより除去してもよい。こうした工程を経ることにより、半導体素子の搭載された側と反対側の面に、第１層目の配線４０７の裏面が露出する構造となる。これにより、本実施形態で得られるモジュールでは裏面が平坦となり、半導体装置のマウント時に半田等の表面張力でそのまま水平に移動し、容易にセルフアラインできるというプロセス上の利点が得られる。
つづいて金属箔４００の除去により露出した導電被膜４０２に半田等の導電材を被着して半田ボール４２０を形成し、ダイシングを行うことにより図４に示した半導体装置を完成する。その後、ウエハをダイシングにより切断し、半導体装置チップを得ることができる。上記した金属箔４００の除去工程を行うまでは、金属箔４００が支持基板となる。金属箔４００は、配線４０７形成時の電解メッキ工程において電極としても利用される。また、モールド樹脂４１５をモールドする際にも、金型への搬送、金型への実装の作業性を良好にすることができる。
本実施形態に係る半導体モジュールは、図６（Ａ）の工程において、アルゴンプラズマ処理し、ソルダーレジスト層４０８表面および素子４１０の表面を改質し、微小突起を形成している。このため、これらとモールド樹脂４１５との間の界面密着性が顕著に改善され、歩留まりおよび素子信頼性が向上する。
さらに、こうしたプラズマ処理を行ってもパッド電極４６０の表面が劣化しないため、ワイヤボンディング工程における不良の発生が抑制され、高い信頼性と良好な歩留まりを実現することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
従来技術に係るパッケージ構造を説明するための図である。 ＩＳＢ（登録商標）の構造を説明するための図である。 ＢＧＡおよびＩＳＢ（登録商標）の製造プロセスを説明するための図である。 実施の形態に係る半導体装置の構造を説明するための図である。 実施の形態に係る半導体装置の製造方法を説明するための図である。 実施の形態に係る半導体装置の製造方法を説明するための図である。 実施の形態に係る半導体装置の製造方法を説明するための図である。
符号の説明
２０１ ＬＳＩベアチップ、２０２ Ｔｒベアチップ、２０３ チップＣＲ、２０４ 金線ボンディング、２０５ 銅パターン、２０６ 導電ペースト、２０７ 樹脂パッケージ、２０８ 半田ボール、４００ 金属箔、４０１ フォトレジスト、４０２ 導電被膜、４０５ 層間絶縁膜、４０７ 配線、４０８ ソルダーレジスト層、４０９ 接着部、４１０ａ 素子、４１０ｂ 回路素子、４１５ モールド樹脂、４２０ 半田ボール、４６０ パッド電極、４６２ 電極膜、４６４ 密着膜、４６６ 被覆膜、４７０ 金線。

Claims (6)

  1. 基材と、
    前記基材中に設けられた導体回路と、
    前記基材の少なくとも一部を覆う絶縁膜と、
    前記基材の表面または前記絶縁膜の表面に設けられ、前記導体回路に接続するパッド電極と、
    前記絶縁膜の上に形成された半導体チップと、
    前記パッド電極および前記半導体チップを電気的に接続する導電部材と、
    を備え、
    前記パッド電極は、電極膜およびその表面に形成された導電性保護膜とを含み、前記導電部材の一端が前記導電性保護膜に接して形成されていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記絶縁膜の表面がプラズマ処理面であって、前記導電性膜の表面が耐プラズマ性材料からなることを特徴とする半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記絶縁膜は凹部を有し、前記パッド電極は前記凹部の内部に設けられ、前記凹部の内壁と前記パッド電極の側面との間に空隙部が設けられたことを特徴とする半導体装置。
  4. 請求項１乃至３いずれかに記載の半導体装置において、
    前記絶縁膜の表面に、微小突起群が形成されていることを特徴とする半導体装置。
  5. 請求項１乃至４いずれかに記載の半導体装置において、
    前記導電性保護膜は、前記電極膜上に形成された密着膜と、該密着膜上に形成され前記導線性保護膜の最表面を構成する被覆膜とを含むことを特徴とする半導体装置。
  6. 導体回路を含む基材を用意する工程と、
    前記基材の少なくとも一部を覆う絶縁膜を形成するとともに、前記基材の表面または前記絶縁膜の表面に、前記導体回路に接続するパッド電極を形成する工程と、
    前記絶縁膜の表面および前記パッド電極の表面が露出した状態でプラズマ処理を行う工程と、
    を含むことを特徴とする半導体装置の製造方法。
JP2003339123A 2003-09-30 2003-09-30 半導体装置およびその製造方法 Expired - Fee Related JP3877717B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2003339123A JP3877717B2 (ja) 2003-09-30 2003-09-30 半導体装置およびその製造方法
TW093128410A TWI248140B (en) 2003-09-30 2004-09-20 Semiconductor device containing stacked semiconductor chips and manufacturing method thereof
KR1020040077129A KR100644311B1 (ko) 2003-09-30 2004-09-24 반도체 칩을 적층한 반도체 장치 및 그 제조 방법
US10/951,541 US7405484B2 (en) 2003-09-30 2004-09-28 Semiconductor device containing stacked semiconductor chips and manufacturing method thereof
CN2008101455117A CN101393871B (zh) 2003-09-30 2004-09-30 层积半导体芯片的半导体装置制造方法
CNB2004100833596A CN100421249C (zh) 2003-09-30 2004-09-30 层积半导体芯片的半导体装置及其制造方法
US12/143,603 US7939373B2 (en) 2003-09-30 2008-06-20 Manufacturing method for semiconductor device containing stacked semiconductor chips
US13/095,657 US20110263121A1 (en) 2003-09-30 2011-04-27 Manufacturing method for semiconductor device containing stacked semiconductor chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003339123A JP3877717B2 (ja) 2003-09-30 2003-09-30 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006173798A Division JP4413206B2 (ja) 2006-06-23 2006-06-23 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005109067A true JP2005109067A (ja) 2005-04-21
JP3877717B2 JP3877717B2 (ja) 2007-02-07

Family

ID=34373339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003339123A Expired - Fee Related JP3877717B2 (ja) 2003-09-30 2003-09-30 半導体装置およびその製造方法

Country Status (5)

Country Link
US (3) US7405484B2 (ja)
JP (1) JP3877717B2 (ja)
KR (1) KR100644311B1 (ja)
CN (2) CN101393871B (ja)
TW (1) TWI248140B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015076576A (ja) * 2013-10-11 2015-04-20 パナソニックＩｐマネジメント株式会社 電気装置、電気装置の製造方法

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
SG142140A1 (en) 2003-06-27 2008-05-28 Semiconductor Energy Lab Display device and method of manufacturing thereof
US8853001B2 (en) 2003-11-08 2014-10-07 Stats Chippac, Ltd. Semiconductor device and method of forming pad layout for flipchip semiconductor die
KR101218011B1 (ko) * 2003-11-08 2013-01-02 스태츠 칩팩, 엘티디. 플립 칩 인터커넥션 패드 레이아웃 반도체 패키지 및 그 생산 방법
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US20070105277A1 (en) 2004-11-10 2007-05-10 Stats Chippac Ltd. Solder joint flip chip interconnection
US8076232B2 (en) 2008-04-03 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US8350384B2 (en) 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
TWI534915B (zh) 2003-11-10 2016-05-21 恰巴克有限公司 引線上凸塊之倒裝晶片互連
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
USRE44500E1 (en) 2003-11-10 2013-09-17 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
TWI262041B (en) * 2003-11-14 2006-09-11 Hitachi Chemical Co Ltd Formation method of metal layer on resin layer, printed wiring board, and production method thereof
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
WO2006105015A2 (en) 2005-03-25 2006-10-05 Stats Chippac Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
US9258904B2 (en) * 2005-05-16 2016-02-09 Stats Chippac, Ltd. Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
US20060255473A1 (en) 2005-05-16 2006-11-16 Stats Chippac Ltd. Flip chip interconnect solder mask
JP2007067147A (ja) * 2005-08-31 2007-03-15 Shinko Electric Ind Co Ltd プリント配線基板およびその製造方法
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
CN1997271B (zh) * 2006-01-06 2010-07-21 聚鼎科技股份有限公司 散热装置和其制作方法
CN101079460B (zh) * 2006-05-23 2010-05-12 台达电子工业股份有限公司 发光装置
CN101079461B (zh) * 2006-05-23 2010-05-12 台达电子工业股份有限公司 发光装置
US7902660B1 (en) * 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US8349721B2 (en) 2008-03-19 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding
US7759137B2 (en) * 2008-03-25 2010-07-20 Stats Chippac, Ltd. Flip chip interconnection structure with bump on partial pad and method thereof
US9345148B2 (en) 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
JP4876272B2 (ja) * 2008-04-02 2012-02-15 サムソン エレクトロ−メカニックス カンパニーリミテッド． 印刷回路基板及びその製造方法
US7897502B2 (en) * 2008-09-10 2011-03-01 Stats Chippac, Ltd. Method of forming vertically offset bond on trace interconnects on recessed and raised bond fingers
US7786839B2 (en) * 2008-12-28 2010-08-31 Pratt & Whitney Rocketdyne, Inc. Passive electrical components with inorganic dielectric coating layer
US8659172B2 (en) 2008-12-31 2014-02-25 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material with solder mask patch
US8198186B2 (en) 2008-12-31 2012-06-12 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material during reflow with solder mask patch
US20100237500A1 (en) * 2009-03-20 2010-09-23 Stats Chippac, Ltd. Semiconductor Substrate and Method of Forming Conformal Solder Wet-Enhancement Layer on Bump-on-Lead Site
US8039384B2 (en) 2010-03-09 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnects on different height traces
US8409978B2 (en) 2010-06-24 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnect structure on leadframe
US8492197B2 (en) 2010-08-17 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate
US8435834B2 (en) 2010-09-13 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP
US8127979B1 (en) * 2010-09-25 2012-03-06 Intel Corporation Electrolytic depositon and via filling in coreless substrate processing
US8693203B2 (en) * 2011-01-14 2014-04-08 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack and related devices
US8472207B2 (en) 2011-01-14 2013-06-25 Harris Corporation Electronic device having liquid crystal polymer solder mask and outer sealing layers, and associated methods
JP2012156309A (ja) * 2011-01-26 2012-08-16 Nitto Denko Corp 配線回路基板およびその製造方法ならびに燃料電池
JP6046406B2 (ja) * 2011-07-26 2016-12-14 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ 高温耐性銀コート基体
KR101175909B1 (ko) * 2011-07-27 2012-08-22 삼성전기주식회사 인쇄회로기판의 표면처리 방법 및 인쇄회로기판
US20130033671A1 (en) * 2011-08-04 2013-02-07 Endicott Interconnect Technologies, Inc. Liquid crystal polymer (lcp) surface layer adhesion enhancement
CN104112732A (zh) * 2013-08-19 2014-10-22 广东美的集团芜湖制冷设备有限公司 集成电路模块及其制造方法
JP2022071925A (ja) * 2020-10-29 2022-05-17 ローム株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3918149A (en) * 1974-06-28 1975-11-11 Intel Corp Al/Si metallization process
US4908094A (en) * 1986-04-14 1990-03-13 International Business Machines Corporation Method for laminating organic materials via surface modification
US4894115A (en) * 1989-02-14 1990-01-16 General Electric Company Laser beam scanning method for forming via holes in polymer materials
JP3457348B2 (ja) * 1993-01-15 2003-10-14 株式会社東芝 半導体装置の製造方法
US5485038A (en) * 1993-07-15 1996-01-16 Hughes Aircraft Company Microelectronic circuit substrate structure including photoimageable epoxy dielectric layers
JP2698827B2 (ja) * 1993-11-05 1998-01-19 カシオ計算機株式会社 バンプ電極を備えた半導体装置の製造方法
KR970000214B1 (ko) 1993-11-18 1997-01-06 삼성전자 주식회사 반도체 장치 및 그 제조방법
JP3444053B2 (ja) * 1995-10-13 2003-09-08 ソニー株式会社 薄膜半導体装置
JP2843315B1 (ja) * 1997-07-11 1999-01-06 株式会社日立製作所 半導体装置およびその製造方法
US5910341A (en) * 1996-10-31 1999-06-08 International Business Machines Corporation Method of controlling the spread of an adhesive on a circuitized organic substrate
JP2000039451A (ja) 1998-07-22 2000-02-08 Hoya Corp バーンインボード用多層配線基板及びその製造方法
US6225661B1 (en) * 1998-09-02 2001-05-01 Advanced Micro Devices, Inc. MOS transistor with stepped gate insulator
JP2000216297A (ja) 1999-01-21 2000-08-04 Hitachi Ltd 半導体装置およびその製造方法
US6593658B2 (en) * 1999-09-09 2003-07-15 Siliconware Precision Industries, Co., Ltd. Chip package capable of reducing moisture penetration
US6406991B2 (en) * 1999-12-27 2002-06-18 Hoya Corporation Method of manufacturing a contact element and a multi-layered wiring substrate, and wafer batch contact board
US6576500B2 (en) * 2000-09-08 2003-06-10 Matsushita Electric Industrial Co., Ltd. Method of plasma-processing a board, chip attachment to the board and resin encapsulation of the chip
JP2002085803A (ja) 2000-09-20 2002-03-26 Kato Seisakusho:Kk ゲーム機
JP2002270640A (ja) * 2001-03-08 2002-09-20 Hitachi Ltd 半導体パッケージ及びその製造方法
JP3560563B2 (ja) 2001-05-08 2004-09-02 シャープ株式会社 半導体装置及びその製造方法
JP2003007921A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置およびその製造方法
US6869831B2 (en) * 2001-09-14 2005-03-22 Texas Instruments Incorporated Adhesion by plasma conditioning of semiconductor chip surfaces
US6921860B2 (en) * 2003-03-18 2005-07-26 Micron Technology, Inc. Microelectronic component assemblies having exposed contacts
US6853060B1 (en) * 2003-04-22 2005-02-08 Amkor Technology, Inc. Semiconductor package using a printed circuit board and a method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015076576A (ja) * 2013-10-11 2015-04-20 パナソニックＩｐマネジメント株式会社 電気装置、電気装置の製造方法

Also Published As

Publication number Publication date
US20050067686A1 (en) 2005-03-31
CN101393871A (zh) 2009-03-25
TWI248140B (en) 2006-01-21
CN1604320A (zh) 2005-04-06
JP3877717B2 (ja) 2007-02-07
US7405484B2 (en) 2008-07-29
KR20050031963A (ko) 2005-04-06
KR100644311B1 (ko) 2006-11-23
TW200522228A (en) 2005-07-01
CN101393871B (zh) 2011-07-13
US20080311737A1 (en) 2008-12-18
CN100421249C (zh) 2008-09-24
US20110263121A1 (en) 2011-10-27
US7939373B2 (en) 2011-05-10

Similar Documents

Publication Publication Date Title
JP3877717B2 (ja) 半導体装置およびその製造方法
US6784530B2 (en) Circuit component built-in module with embedded semiconductor chip and method of manufacturing
TWI293796B (ja)
JP4020874B2 (ja) 半導体装置およびその製造方法
US7791120B2 (en) Circuit device and manufacturing method thereof
JP2004335641A (ja) 半導体素子内蔵基板の製造方法
US20110011829A1 (en) Device Mounting Board
US20050218480A1 (en) Device mounting board and semiconductor apparatus using device mounting board
US20090149034A1 (en) Semiconductor module and method of manufacturing the same
US20060193108A1 (en) Circuit device and manufacturing method thereof
JP4413206B2 (ja) 半導体装置およびその製造方法
JP2004200668A (ja) 半導体装置およびその製造方法ならびに薄板状配線部材
JP2005109068A (ja) 半導体装置およびその製造方法
KR100592866B1 (ko) 반도체 모듈 및 그 제조 방법
JP4605176B2 (ja) 半導体搭載基板及び半導体パッケージの製造方法並びに半導体パッケージ
JP4103482B2 (ja) 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法
JP4605177B2 (ja) 半導体搭載基板
JP2006310890A (ja) 半導体モジュールおよびその製造方法
JP2006245070A (ja) 回路装置
JP2005347411A (ja) 素子搭載基板およびそれを用いる半導体装置
JP2005286146A (ja) 半導体装置および半導体装置の製造方法
JP2010251795A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060626

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060822

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061031

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131110

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees