JP2006165592A - エッチングバンプ群を有する部材の製造法 - Google Patents
エッチングバンプ群を有する部材の製造法 Download PDFInfo
- Publication number
- JP2006165592A JP2006165592A JP2006013969A JP2006013969A JP2006165592A JP 2006165592 A JP2006165592 A JP 2006165592A JP 2006013969 A JP2006013969 A JP 2006013969A JP 2006013969 A JP2006013969 A JP 2006013969A JP 2006165592 A JP2006165592 A JP 2006165592A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- etching
- bump
- metal
- etching bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
【課題】外部端子用の穴を基材に予めドリル穴明けしておき、これに銅箔を貼り付けて、銅箔にチップ接続用端子と外部端子への接続配線回路を形成するCSP基板において、微細配線、外部接続端子の小径化、多端子化を可能とする。
【解決手段】第1の金属層上に該金属層と選択エッチング可能な第2の金属層が形成され、さらに第2の金属層上に第1の金属層と同じ組成の金属で、厚さが第1の金属層と異なる第3の金属層が形成された3層金属箔の、第1金属層に所定の大きさのエッチングバンプ群をエッチングにより形成し、該エッチングバンプをマスクとして、第2金属をエッチングし、この部材のエッチングバンプ側に絶縁樹脂を介して、表面が平坦な部材を加圧せしめた後、エッチングバンプ上の絶縁樹脂を除去し、この部材において、エッチングバンプ群と該エッチングバンプ群と接触する第2金属層をエッチングにより除去する。
【選択図】図3
【解決手段】第1の金属層上に該金属層と選択エッチング可能な第2の金属層が形成され、さらに第2の金属層上に第1の金属層と同じ組成の金属で、厚さが第1の金属層と異なる第3の金属層が形成された3層金属箔の、第1金属層に所定の大きさのエッチングバンプ群をエッチングにより形成し、該エッチングバンプをマスクとして、第2金属をエッチングし、この部材のエッチングバンプ側に絶縁樹脂を介して、表面が平坦な部材を加圧せしめた後、エッチングバンプ上の絶縁樹脂を除去し、この部材において、エッチングバンプ群と該エッチングバンプ群と接触する第2金属層をエッチングにより除去する。
【選択図】図3
Description
本発明は、エッチングによるエッチングバンプ群を有する部材及びそれを使用した小径穴明けされたCSP用基材の製造法に関する。
電子機器の小形化、高速化に伴い、プリント配線板上に半導体チップを高密度に実装する必要性が増大している。このため、QFP(Quad Flat Package)をはじめとするリードパッケージが、プリント配線板に実装される場合が多い。しかし、入出力端子の増大に伴い、半導体チップの周辺に二次元的に入出力端子を設けるピン挿入型のPGA(Pin Grid Array)が開発されている。このPGAでは、表面実装に適しないことから、入出力端子にはんだボールを形成する表面実装型のBGA(Ball Grid Array)が開発されている。
さらにパッケージを小型化するため、半導体チップの周辺に、半導体チップとの接続端子を設け、その端子と接続して実装領域内に配線と入出力端子を設けるCSP(Chip Size Package)が開発されている。これらは、チップキャリアパッケージとして知られ、半導体チップをセラミックやプラスチック基板あるいはフィルムからなるインターポーザに実装し、封止材でトランスファモールドする形態をとる。このような、パッケージでセラミック基板をインターポーザとした場合、有機基材からなるプリント配線板への実装は、熱膨張係数の不整合から接続部での信頼性が低下し不利である。また、セラミック基板は誘電率が高く伝搬遅延を減らすには不利である。
これに対して、プラスチックの基板あるいはフィルムをインターポーザとした場合が有利であり比較的安価である。このような背景から、外部端子用の穴を基材に予めドリル穴あけしておき、これに銅箔を貼り付けて、銅箔にチップ接続用端子と外部端子への接続配線回路を形成することを特徴とするCSP用基板が製造されている。これにより、銅箔表面でワイヤボンディングが可能になり、同時に銅箔裏面にドリル径を有する外部接続端子を有する安価なCSP基板が実現する。このような基板においては、さらなる微細配線、外部接続端子の小径化、多端子化が望まれている。
本発明は、外部端子用の穴を基材に予めドリル穴明けしておき、これを銅箔を貼り付けて、銅箔にチップ接続用端子と外部端子への接続配線回路を形成するCSP基板において、微細配線、外部接続端子の小径化、多端子化を可能とするものである。
本発明のエッチングバンプ群を有する部材の製造法は、第1の金属層上に、該金属層と選択エッチング可能な第2の金属層が形成され、さらに第2の金属層上に、第1の金属層と同じ組成の金属で厚さが第1の金属層と異なる第3の金属層が形成された3層からなる金属箔の、第1金属層に、所定の大きさのエッチングバンプ群をエッチングにより形成する工程を含み、エッチングバンプをマスクとして、第2金属をエッチングすることを特徴とするものである。
請求項1の部材のエッチングバンプ側に絶縁樹脂を介して、表面が平坦な部材を加圧せしめ、絶縁層の厚さがエッチングバンプの高さより1μm以下になるようにし、エッチングバンプ上の被覆した絶縁樹脂を除去しエッチングバンプ群を有する部材を製造する。
本発明の発明部材により、穴底部がコンタミのない銅表面で小径の穴を有し、かつ微細な回路が形成できる銅箔がついたCSP用基板が安価に得られる。
本願では、第1の金属層上に該金属層と選択エッチング可能な第2の金属層が形成され、さらに第2の金属層上に第1の金属層と同じ組成の金属で、厚さが第1の金属層と異なる第3の金属層が形成された該3層からなる金属箔(以下3層箔)において、第1金属層に所定の大きさのエッチングバンプ群をエッチングにより形成する工程を含み、エッチングバンプをマスクとして、第2金属をエッチングすることを特徴とする工程及び部材が提供される。
又本願では、上記の部材のエッチングバンプ側に絶縁樹脂を介して、表面が平坦な部材を加圧せしめ、絶縁層の厚さがエッチングバンプの高さより1μm以下とすることを特徴とする工程を含み、エッチングバンプ上を被覆した絶縁樹脂を除去することを特徴とする工程及び部材が提供される。
更に本願では、上記からなる部材において、エッチングバンプ群を形成する第1金属と該エッチングバンプ群と接触する第2金属層をエッチングにより除去する工程及び部材が提供される。
図1に、3層箔の第1金属にエッチングバンプ群を形成するための工程断面を示す。図1(a)に示す3層箔において、図中2で示す第2金属層は、第1金属層と選択エッチング可能であり、また第1金属層よりイオン化傾向が低い。構造諸元は、第1金属層の厚さが18〜70μmであり、第2金属層の厚さは、1μm以下である。第3金属層の厚さは、5〜18μmである。
この3層箔両面に例えば感光性レジストHN640(日立化成製、商品名)をラミネートし、第1金属層に、後述のエッチングバンプイメージを図1(b)に示すように、像形成する。この時のエッチングバンプ形状は角状より円状が望ましい。この後、図1(c)に示すように第1金属層を選択エッチングする。
次に図1(d)に示すようにエッチングレジストを剥離し、2で示す金属層を1で示す第1金属のエッチングバンプをマスクにしてエッチングする。この時、該レジストを第2金属層エッチング後に剥離してもよい。これにより、図1(e)に示すように、高さが均一なエッチングバンプ群を有する部材を得る。
図2は、図1の発明部材と表面が平坦な部材を加圧接触させる工程を示す。図2(a)は、図1の発明部材である。図2(b)は、この部材のエッチングバンプ群側を熱硬化性樹脂、熱可塑性樹脂を介して、6で示す表面が平滑な部材(平坦化部材)を構成した構成断面を示す。この構成で、真空熱プレスにより、エッチングバンプ群を樹脂に埋設させると共に、平坦化部材に接触せしめる。また、図2(b)において、エッチングバンプ側に、紫外線硬化樹脂あるいは、印刷後硬化可能な絶縁樹脂をスクリーンまたはメタルマスク印刷により印刷後、平坦化部材として、ガラス板を接触せしめ、紫外線硬化あるいは熱硬化させることも可能である。これにより、図2(c)に示す部材が得られる。この際、エッチングバンプと6の間に、最大1μm以下の厚さで5で示す樹脂が残る。図2(d)で平坦化部材が銅箔であればエッチングし、ガラス板である場合は、機械的に除去する。この時もやはり、エッチングバンプと6の間に最大1μm以下の厚さで、5で示す樹脂が残る場合がある。この後、図2(e)に示すように、樹脂層がポリイミドやエポキシ樹脂であれば、過マンガン酸処理等、適宜行う。0.1μm以下の残渣であればプラズマ処理、オゾン処理等を行い、エッチングバンプの頭出しを行う。
図3は、図2の発明による部材を用いて、埋設されたエッチングバンプの第1金属及び第2金属を、順次エッチングする工程を示す。図3(a)は、図2の発明部材である。図3(b)では、3で示す第3金属層側にレジスト形成する。この後、図3(c)、図3(d)で、埋設されたエッチングバンプをエッチングし、レジスト除去する。以上により、図3(e)に示す所定の外部接続用穴(はんだボール接続用電極)が形成された部材が得られる。
図4は、図3で得られた部材の穴断面形状を示す。これにより、先端径が最小100μmのエッチングバンプが得られる。また、径の異なる均一な高さのエッチングバンプ群が高精度の位置に形成できる。エッチングを用いるため、テーパ形状となる。また、第2金属がエッチバックされた構造になる。このため、図4に示すような、穴断面図形状が得られる。この穴断面により、はんだボールをリフローで接続したとき、基材の接触面積が小さくなり、剪断応力強度が上昇する。
図5に、従来の工法による穴断面形状を示す。まず7で示すコア材の両面に、8で示す接着材を塗布したボンディングシート(図5(a))にドリル穴明けする(図5(b))。この時の、外部接続用の最小径は直径0.3mmである。これに、銅箔をプレスし、図5(c)に示すCSP用基材を得る。しかし、図5(d)に示すように、直径0.3mm以下の穴明けでは、プレス時に8で示す接着材が銅箔側で位置ずれし、安全な穴形状にならない。また、9で示す外部接続用穴の銅箔面に、8の接着材の未硬化成分がしみだし、後の金めっき工程で付着等の原因や不良となる。
1 第1金属層
2 第2金属層
3 第3金属層
4 レジスト
5 絶縁層
6 平坦化部材
7 コア絶縁層
8 接着材
9 外部接続用端子穴
2 第2金属層
3 第3金属層
4 レジスト
5 絶縁層
6 平坦化部材
7 コア絶縁層
8 接着材
9 外部接続用端子穴
Claims (6)
- 第1の金属層上に、該金属層と選択エッチング可能な第2の金属層が形成され、さらに第2の金属層上に、第1の金属層と同じ組成の金属で厚さが第1の金属層と異なる第3の金属層が形成された3層からなる金属箔の、前記第1の金属層をエッチングして所定の大きさのエッチングバンプを形成し、該エッチングバンプをマスクとして前記第2の金属層をエッチングしてなることを特徴とする半導体チップの高密度実装用部材。
- 前記エッチングバンプの形状がテーパ形状であることを特徴とする請求項1に記載の半導体チップの高密度実装用部材。
- 前記エッチングバンプの高さが18〜70μmであることを特徴とする請求項1または2に記載の半導体チップの高密度実装用部材。
- 前記エッチングバンプの先端径が0.1mm〜0.3mmの範囲であることを特徴とする請求項1〜3のいずれか1項に記載の半導体チップの高密度実装用部材。
- 請求項1〜4のいずれかに記載の部材のエッチングバンプを絶縁樹脂で埋め込んだ後、前記エッチングバンプ上の絶縁樹脂を除去してなることを特徴とする半導体チップの高密度実装用部材。
- 前記絶縁樹脂が熱可塑性樹脂であることを特徴とする請求項5に記載の半導体チップの高密度実装用部材。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006013969A JP2006165592A (ja) | 2006-01-23 | 2006-01-23 | エッチングバンプ群を有する部材の製造法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006013969A JP2006165592A (ja) | 2006-01-23 | 2006-01-23 | エッチングバンプ群を有する部材の製造法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4711398A Division JP3780688B2 (ja) | 1998-02-27 | 1998-02-27 | Csp用基板の製造法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006165592A true JP2006165592A (ja) | 2006-06-22 |
Family
ID=36667155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006013969A Withdrawn JP2006165592A (ja) | 2006-01-23 | 2006-01-23 | エッチングバンプ群を有する部材の製造法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006165592A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108063123A (zh) * | 2017-10-30 | 2018-05-22 | 张延赤 | 塑封电子器件回流焊时防止开裂的结构设计 |
CN112333926A (zh) * | 2020-10-20 | 2021-02-05 | 盐城维信电子有限公司 | 一种具有不同厚度金属层的线路板制作方法 |
-
2006
- 2006-01-23 JP JP2006013969A patent/JP2006165592A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108063123A (zh) * | 2017-10-30 | 2018-05-22 | 张延赤 | 塑封电子器件回流焊时防止开裂的结构设计 |
CN112333926A (zh) * | 2020-10-20 | 2021-02-05 | 盐城维信电子有限公司 | 一种具有不同厚度金属层的线路板制作方法 |
CN112333926B (zh) * | 2020-10-20 | 2022-05-31 | 盐城维信电子有限公司 | 一种具有不同厚度金属层的线路板制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7849591B2 (en) | Method of manufacturing a printed wiring board | |
TWI384630B (zh) | 製造電子部件封裝結構之方法 | |
JP5018826B2 (ja) | 電子デバイスおよびその製造方法 | |
JP2001028483A (ja) | 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法 | |
JP3988227B2 (ja) | 半導体チップ搭載用基板の製造法および半導体装置 | |
JP5007164B2 (ja) | 多層配線板及び多層配線板製造方法 | |
JP2004247668A (ja) | 積層用中間配線部材、配線板及びそれらの製造方法 | |
JP2009016377A (ja) | 多層配線板及び多層配線板製造方法 | |
KR101167429B1 (ko) | 반도체 패키지의 제조방법 | |
JP3780688B2 (ja) | Csp用基板の製造法 | |
JP2005243850A (ja) | 多層プリント配線基板及びその製造方法 | |
JP2006165592A (ja) | エッチングバンプ群を有する部材の製造法 | |
JP2002151853A (ja) | 多層配線基板とその製造方法 | |
TWI228785B (en) | Substrate, wiring board, substrate for semiconductor package, semiconductor device, semiconductor package and its manufacturing method | |
JP4711757B2 (ja) | 配線基板 | |
JP4593444B2 (ja) | 電子部品実装構造体の製造方法 | |
JP2006310544A (ja) | 多層配線基板及びその製造方法、多層配線基板構造体 | |
JP2006310543A (ja) | 配線基板及びその製造方法、半導体回路素子付き配線基板 | |
JP3261064B2 (ja) | 半導体装置用可撓性回路基板の製造法 | |
JP4428376B2 (ja) | 半導体チップ搭載用基板の製造法 | |
KR100888562B1 (ko) | 능동소자 내장형 인쇄회로기판 제조 방법 | |
JP2000200855A (ja) | Pga型配線基板及びその製造方法並びに半導体装置 | |
JP2005251780A (ja) | 半導体回路部品およびその製造方法 | |
JPH11233917A (ja) | 積層基板の製造方法 | |
JP3247888B2 (ja) | 電子部品パッケージ及び、電子部品のパッケージの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090512 |
|
A761 | Written withdrawal of application |
Effective date: 20090812 Free format text: JAPANESE INTERMEDIATE CODE: A761 |