TW595005B - Thin film transistor and pixel structure with the same - Google Patents

Thin film transistor and pixel structure with the same Download PDF

Info

Publication number
TW595005B
TW595005B TW092121252A TW92121252A TW595005B TW 595005 B TW595005 B TW 595005B TW 092121252 A TW092121252 A TW 092121252A TW 92121252 A TW92121252 A TW 92121252A TW 595005 B TW595005 B TW 595005B
Authority
TW
Taiwan
Prior art keywords
gate
source
electrode
drain
layer
Prior art date
Application number
TW092121252A
Other languages
English (en)
Inventor
Han-Chung Lai
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW092121252A priority Critical patent/TW595005B/zh
Priority to US10/605,661 priority patent/US6921951B2/en
Priority to JP2003373988A priority patent/JP4538215B2/ja
Application granted granted Critical
Publication of TW595005B publication Critical patent/TW595005B/zh
Priority to US11/160,173 priority patent/US7235813B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

595005 五、發明說明（1) 發明所屬之技術領^ 本發明是有關於一種半導體元件之結構，且特別是有 關於種/專膜電晶體（th i n f i 1 m t rans i s t or，簡稱TFT) 及具有此種薄膜電晶體之畫素結構（pixel structure)。 先前技術 薄膜電晶體液晶顯示器主要由薄膜電晶體陣列基板、 彩色f光陣列基板和液晶層所構成，其中薄膜電晶體陣列 基板疋由多個以陣列排列之薄膜電晶體，以及與每一薄膜 電晶體對應配置之一畫素電極（pixel electr〇de)而構成 數個畫素結構。而上述之薄膜電晶體係包括閘極、通道 層、汲極與源極，其係用來作為液晶顯示單元的開關元 件。而習知的畫素結構常有重疊失誤（〇verlap shift)的 問題’請參考第1A圖與第1B圖。 第1 A圖與第1 B圖係分別為習知一種畫素結構無重疊失 誤及有重疊失誤之上視示意圖。請先參照第丨A圖，其係習 知無發生重璺失誤的晝素結構丨〇 〇之上視示意圖，其係包 括一閘極102、一掃描配線丨〇4、一閘介電層（未繪示）、一 通道層1 06、一源極1 〇 8、一沒極11 〇、一資料配線11 2、一 保護層（未繪示）以及一畫素電極114。而掃描配線1〇4以及 閘極102是電性相連且配置於一基板（未繪示）上，其中掃 描配線104以及閘極102同屬一第一金屬層。而閘介電層是 覆蓋於掃描配線1 〇 4以及閘極1 〇 2。另外，通道層丨〇 6是位 於閘極1 04 1 02上方之閘介電層上，而源極1〇8與曰汲極11〇是 配置於閘極102兩側之閘介電層上，且源極1〇8與汲極11〇
595005 五、發明說明（2) ^ t 部分重最於通道層106上，其中源極108與汲極110同屬一 第1金ί廣。再者，資料配線11 2是位於閘介電層上，且 與源極1 08電性相連，其中資料配線1 1 2也屬於第二金屬 層。而前述閘極1 、通道層1 06以及源極/沒極1 08/1 1 〇可 構成一薄膜電晶體1 2 0。保護層則是覆蓋薄膜電晶體1 2 0、 掃描配線1 04以及資料配線1 1 2，其中保護層具有一接觸窗 116，暴露出汲極no。而畫素電極114就是藉由接觸窗ι16 而與汲極1 1 0電性連接。 在上述畫素結構中，其閘極1 〇 2與汲極1 1 〇間之寄生電 容Cgd(a)的大小，係與閘極丨〇2與汲極1 1〇之間重疊區域的 大小有關。倘若薄膜電晶體陣列中之閘極與汲極間的寄生 電容發生變化的話，將會造成液晶顯示器之效能受到影 響。 而會造成閘極與汲極間之寄生電容改變主要的原因是 來自第一金屬層（閘極）與第二金屬層（源極與汲極）的對準 不佳’如第1B圖所示。相較於第丨八圖，第1B圖中之第二金 屬層（包括資料配線丨丨2以及源極/汲極1〇8/1 1〇)明顯產生 偏移，，如此一來，閘極1〇2與汲極n〇間之寄生電容
Cgd(a )也將會因為閘極1〇2與汲極11〇之間重疊區域的大 小縮減而大幅改變，進而造成產品畫面有·^(晝面不均 勻）的缺點。 發明内 因此’本發明的目的就是提供一種薄膜電晶體及具有 此種薄膜電晶體之畫素結構，以大幅降低畫素結構之閑極
595005 五、發明說明（3) 與汲極間的寄生電容改變值，甚至 也不會使閘極與汲極 重噓失誤的情形下 根據上述盘旦=寄生電容改變。 括具有至少-凹本發明提出一種薄膜電晶體包 極以及一通道層。U極、-間介電層、-源極、—汲 配置在基板上，並置Γ基板上，而閉介電層則 上，其中源極係位於凹口 置在閘介電層 閘極重疊。而汲極配置：二夕c，且源極與部分 中汲極係位於凹口 “、斤暴路出之閘介電層上，其 疊。再者，通道層是配罟t汲極與凹口旁之部分閘極重 與汲極之間。 - 閘極上方之閘介電層以及源極 於一實施例中，源極 狀部分，λ中條狀部分分極重疊或分成兩個條 本發明再提出及t兩長邊配置。 極、間介電層、通道層、源極、：=線2料配 ?配置於基板上且與掃描配線電性連；，也 閘極。通道層収配置在閘極上方^介配線與 極重疊…則配置於源通 分“2 係位於凹口上方’且汲極與凹口旁之部 ::If 資料配線則是配置在閉介電層1，且資料 _ Λ係與源極電性連接，保護層則配置在基板上方，覆蓋
$、發明說明（4) 住^閉極、間介雷思 *料配線。而接‘窗K】二源極、汲極、掃描配線以及 铜。另外，畫素置在保護層中，且與汲極電性J 由接觸窗而與汲極電在保護層1，且畫素電極係藉 狀部分，以條I部：選f與閘極重疊或分成兩個條 且，源極更可包括延;；：：；目鄰沒極之兩長邊配置。而 本發明又提出-種薄配線上方之閘介電層上。 極、間介電層、通道層=晶體：包括-掃描配線、間 描配線配置在—美核 / 。以及二叉型源極。其中，掃 描配線電性連接Γ复中;！ 2閘極也是配置於基板上且與掃 配置在基板上，並覆蓋二：凹口。閘介電層則 凹口上方之問介電層上，且汲閉極’而汲極係配置在 部分掃瞄配線重疊。=篇/、凹口旁之部分閘極以及 其中包括配置於間介；；則是配置在問介電層上， -凸出部間的掃描配線丄方之：：第一凸出部、配置於第 各凸出部的一連接部， 第一凸出部以及連接前述 外之區域，且第一凸出部：m 位於凹口上方以 較第-凸出部短。此外，通；二凸出部 又型源極之間。 θ疋配置在閘極與汲極、三 置。另；:，4: -：型源極之連接部可超出掃描配線配 ί配盘 資料配線’配置在問介電層上，且資 村配線係與三叉型源極電性連接。 且貝 由於本發明利用不對稱源極與沒極設計’所以當第一 11314twf.ptd $ 9頁 595005 五、發明說明（5) 金屬層（閘極）與第二金屬層（源極與汲極）的對 仍可大幅降低Cgd電容的變化值降低很多。另夕卜 ：
之源極/汲極設計結構也可應用於修補結構中。 X 5讓本發明之上述和其他目的、特徵、和優 細說明如下：特牛…化例，並配合所附圖式，作詳 實施方式 一立第2圖係依照本發明一較佳實施例之畫素結構之上視 不意圖。請參照第2圖，本發明之畫素結構2〇〇包括一 配線m、一閘極2〇2、-閘介電層205、一源極2〇8、一^ 極210、一通道層2 0 6、一資料配線212、一保護層（未繪/ 不）:一接觸窗216以及一晝素電極214。其中，掃描配曰 m係ί置在—基板（未繪示）± @閘極m是配置在基板 上，且與掃描配線204電性相連，其中閘極2〇2具有一凹口 203一。而且，閘極2 02之凹口2〇3的形狀可以是三角形（如等 腰一角形、不等腰二角形、正三角形）、四邊形（如矩形、 正方形、梯形）或不規則形等形狀，而非限定於圖中所 不。而閘介電層2 0 5則配置在基板上，覆蓋閘極2〇2與掃描 配線204。通道層2 0 6則是配置在閘極2〇2上方之閘介電層 2 0 5上。源極2 〇 8則是配置在閘極2 〇 2上方之通道層2 0 6上， 其中源極208位於凹口 203上方以外之區域，且源極2〇8與 部分閘極202重疊。而汲極210配置於源極2〇8所暴露出之 通道層206上，其中汲極210係位於凹口 2〇3上方，且沒極 210與凹口 203旁之部分閘極202重疊。再者，通道層20 6、
第10頁 595005 發明說明（6) 源極2 0 8、沒極2 1 0以及閘極2 0 2係構成一薄膜電晶體2 2 〇， 而在通道層2 06與源極2 08、汲極21 0之間還可包括一 #刻 中止層（I stopper)。而資料配線212是配置在閘介電層 2 0 5上’且資料配線2 1 2係與源極2 0 8電性連接，而保護戶 配置在基板上方，覆蓋住薄膜電晶體220、掃描配線2以 及資料配線2 1 2。而接觸窗2 1 6則配置在保護層中，且與汲 極2 1 0電性接觸。另外，畫素電極2 1 4是配置在保護層上， 且畫素電極2 1 4係藉由接觸窗2 1 6而與沒極2 1 〇電性連接。 為詳細說明本發明之優點，請見第3A圖與第3B圖。 第3A圖與第3B圖係分別為第2圖之第m部位的薄膜電 晶體無重疊失誤（overlap shift)及有重疊失誤之放大上 視示意圖。請參照第3A圖與第3B圖，本發明之薄膜電晶體 220部分在無重疊失誤時（請見第3A圖）的閘極2〇2與汲極 210間之寄生電容Cgd(a + b)與有重疊失誤時（請見第38圖） 的閘極2 02與汲極210間之寄生電容Cgd(a，+b，）主要是依照 閘極2 0 2與汲極2 1 0重疊部位的大小來決定，而本發明之設 計可大副降低因重疊失誤所造成的寄生電容，甚至是如第 3A圖與第3B圖在發生重疊失誤的情形下，也不會使閘極 202與汲極210間的寄生電容改變。其中，通道層206是指 配置在閘極2 0 2上方之點狀位置。 此外，於一實施例中，可將閘極2 〇 2之凹口 2 〇 3加大， 以減少X方向的重疊變化所造成的電流變化。
而以下第4A圖至第4F圖則是依照第3A圖之IV- IV剖面 所示之薄膜電晶體的製造流程剖面示意圖。請先參照第4A
11314twf.ptd 第11頁 595005 五、發明說明（7) ' " "-- 圖，本實施例之薄膜電晶體是先在一基板4〇〇上同時形成 包含掃描配線（請見第3A圖之204 )與閘極202的第一金屬 層。之後，於基板400上形成一閘介電層4〇2，並覆蓋掃描 =線與閘極2 02，再依序形成一非晶矽（a—Si)層4〇4以及 蝕刻終止層4 0 6，其中姓刻終止層4 〇 β之材質如氮化矽。 之後，請參照第4Β圖，在基板4〇〇上形成一光阻層 =8接著，在閘極2 〇 2上方利用一光罩4 1 〇對光阻層4 〇 8進 仃曝光製程412，而被曝光之區域4〇8C即為預定形成通道 層（請見第3A圖之2 0 6 )的部位。 ,接著，凊參照第4 C圖，從基板4 0 0背面對光阻層4 〇 8進 行另一道曝光製程4 1 4，此時被曝光之區域4 〇 8匕係以第一 金屬層（即閘極202 )作為罩幕。 ” 然後，請參照第4D圖，對曝光過的光阻層4〇8進行顯 影，再利用顯影後的光阻層4〇8c作為蝕刻罩幕，以圖案化 蝕刻終止層4 0 6。 接著，请參照第4 E圖，去除剩餘的光阻層，再於基底 40 0上形成一歐姆接觸層416，並覆蓋非晶矽層4〇4以及 蝕刻終止層406。隨後，於歐姆接觸層416上形成一第二金 屬層418。 一 之後，請參照第4F圖，圖案化第二金屬層4丨8，以形 成源極2 0 8與汲極2 1 0。同時，利用與圖案化第二金屬層 418 —樣的光罩蝕刻歐姆接觸層416以及非晶石夕層4〇4 /由 於部分閘極202上方存在有蝕刻終止層4〇6，所以蝕刻終止 層406以下的非晶矽層4〇4不會被去除，而形成通道層、
595005 五、發明說明（8) 2 0 6 〇 另外，本發明之薄膜電晶體的設計尚有多種變形，如 第5圖與第6圖所示。 第5圖與第6圖係依照本發明之各實施例之薄膜電晶體 之上視示意圖。請參照第5圖與第6圖，其中的掃描配線 504與閘極502之配置如第4A圖所示。而第5圖與第6圖中的 通道層5 0 6 (點狀標示處）皆位於閘極5 〇 2上之閘介電層5 〇 5 上，而兩者的不同在於源極5〇8及汲極510的配置，其中第 5圖的汲極510與凹口 503旁之部分閘極502重疊，而源極 5 〇 8包括兩個條狀部分，位於凹口 5 〇 3上方以外之區域且分 別相鄰汲極510之兩長邊配置；第6圖的汲極51〇除了與凹 口 50 3旁之部分閘極502重疊，還重疊於部分掃描配線 5 04，而源極508除了分別相鄰汲極51〇之兩長邊配置，還 延伸至掃描配線5 0 4上方。 另外，本發明的設計還可以應用於可修補（repair)結 構中，請參考第7圖。 第7圖係依照本發明之較佳實施例之薄膜電晶體之上 ，示意圖。請參照第8圖’本發明之薄膜電晶㈣q包括一 掃描配線70一4、閘極702、閘介電層7〇5、通道層7〇6、没極 if 及FI /ίΛ型源極7〇8。各構件（element)的配置與前 7^> ΛΛ同，通道層706 (點狀標*處）係位於問極 心二二層705上，而其中的差異在於本圖之三叉型 =中二V刀別配置於配置於該閘介電層705上方的兩第 ° a、配置於第一凸出部708a間的掃描配線7〇4
595005 五、發明說明（9) 上方之一第二凸出部708b以及連接前述各凸出部7〇8a與 7〇8匕的一連接部7〇化，其中第一凸出部7〇83係位於凹口 Y 3上方以外之區域，且第一凸出部7 0 8 a與部分閘極7 0 2重 噓。再者，第二凸出部708b較第一凸出部7〇8a短，且連接 口 P 7 0 8 c可超出掃描配線7 〇 4配置。所以，當三叉型源極7 〇 $ 其中一凸出部708a與708b發生故障時，可切斷連接部7〇仏 與故障之凸出部相接處，以完成修補的動作。 綜上所述，本發明之特點在於利用不對稱源極與汲極 設計，以便當第一金展層（閘極）與第二金屬層（源極盘汲 極）的對準不佳時，仍可大幅降低Cgd電容的變化值降低。 另外，本發明之源極/汲極設計結構也可應用於 槿 中，因此可提升元件的使用率。 兩、、、口構 雖然本發明已以較佳實施例揭露如上，然其並 限定本發明，任何熟習此技藝者，在不脫離本 和範圍内’當可作些許之更動與潤飾，因此本發日 範圍當視後附之申請專利範圍所界定者為準。 ”
595005 圖式簡單說明 第1 A圖與第1 B圖係分別為習知一種晝素結構無重疊失 誤及有重疊失誤之上視示意圖； 第2圖係依照本發明一較佳實施例之晝素結構之上視 不意圖， 第3 A圖與第3B圖係分別為第2圖之第m部位的薄膜電 晶體無重疊失誤及有重疊失誤之放大上視示意圖； 第4A圖至第4F圖則是依照第3A圖之IV- IV剖面所示之 薄膜電晶體的製造流程剖面示意圖； 第5圖與第6圖係依照本發明之各實施例之薄膜電晶體 之上視示意圖；以及 第7圖係依照本發明之較佳實施例之可修補薄膜電晶 體之上視示意圖。 圖式標示說明 100、200 :晝素結構 102、20 2、50 2、70 2 :閘極 104、204、504、704 :掃描配線 106 > 20 6 > 506 ]06 :通道層 I 0 8、2 0 8、5 0 8 :源極 II 0、2 1 0、5 1 0、71 0 :汲極 1 1 2、2 1 2 :資料配線 114、214 :晝素電極 116、216 :接觸窗 120、22 0、70 0 :薄膜電晶體 203 、50 3 、703 ··凹口
11314twf.ptd 第15頁 595005 圖式簡單說明 20 5、402、5 0 5、70 5 :閘介電層 40 0 ： 基板 404 ： 非晶矽層 406 ： 餘刻終止層 408、408a、408b、408c :光阻層 410 :光罩 412、414:曝光製程 4 1 6 :歐姆接觸層 4 1 8 :第二金屬層 7 0 8 :三叉型源極 7 0 8 a :第一凸出部 708b ··第二凸出部 70 8c :連接部
11314twf.ptd 第16頁

Claims (1)

  1. 595005 六、申請專利範圍 1. 一種薄膜電晶體，包括： 一閘極，配置於一基板上，其中該閘極具有至少一凹 σ ; 一閘介電層，配置於該基板上，並將該閘極覆蓋； 一源極，配置於該閘介電層上，其中該源極係位於該 凹口上方以外之區域，且該源極與部分該閘極重疊； 一汲極，配置於該源極所暴露出之該閘介電層上，其 中該汲極係位於該凹口上方，且該汲極與該凹口旁之部分 該閘極重疊；以及 一通道層，配置在該閘極上方之該閘介電層以及該源 極與該汲極之間。 2. 如申請專利範圍第1項所述之薄膜電晶體，更包括 一蝕刻中止層，位於該通道層以及該源極與汲極之間。 3. 如申請專利範圍第1項所述之薄膜電晶體，更包括 一歐姆接觸層，位於該通道層以及該源極與汲極之間。 4. 如申請專利範圍第1項所述之薄膜電晶體，其中該 源極與該閘極重疊。 5. 如申請專利範圍第1項所述之薄膜電晶體，其中該 源極包括兩個條狀部分，分別相鄰該汲極之兩長邊配置。 6. 如申請專利範圍第1項所述之薄膜電晶體，其中該 閘極之該凹口的形狀包括三角形、四邊形或不規則形。 7. —種晝素結構，包括： 一掃描配線，配置在一基板上； 一閘極，配置於該基板上且與該掃描配線電性連接，
    11314twf.ptd 第17頁 595005
    六、申請專利範圍 其中該閘極具有至少一凹口； 覆蓋該掃描配線與該 一閘介電層，配置於該基板上， 些閘極； 一通道層，配置在該些閘極上方之該閘介電層上； :源極，配置於該通道層上，其中該源極係位於該凹 口上方以外之區域，且該源極與部分該閘極重疊； 一汲極，配置於該源極所暴露出之該通道層上，其中 該汲極係位於該凹口上方，且該汲極與該凹口旁 ς 閘極重疊； 口丨刀这 一資料配線，配置在該閘介電層上，且該資料配 與該源極電性連接； 、’' 一保護層，配置在該基板上方，覆蓋住該閘極、該間 介電層、該通道層、該源極、該汲極、該掃描配線以 資料配線； ~ 一接觸窗，配置在該保護層中，且與該汲極電性 觸；以及 一畫素電極，配置在該保護層上，且該畫素電極係夢 由該接觸窗而與該汲極電性連接。 g 8·如申請專利範圍第7項所述之畫素結構，更包括一 独刻中止層，位於該通道層以及該源極與汲極之間。 9 ·如申請專利範圍第7項所述之畫素結構，更包括一 歐姆接觸層，位於該通道層以及該源極與汲極之間。 1〇·如申請專利範圍第\項所述之畫素結構，其中該 極與該間極重疊。 、 Λ
    595005 六、申請專利範圍 11.如申請專利範圍第7項所述之晝素結構， 極包括兩個條狀部分，分別相鄰該汲極之兩長邊 1 2.如申請專利範圍第11項所述之晝素結構' 些源極更包括延伸至該掃描配線上方之該閘介電 1 3.如申請專利範圍第7項所述之晝素結構， 極之該凹口的形狀包括三角形、四邊形或不規則 14. 一種薄膜電晶體，包括： 一掃描配線，配置在一基板上； 一閘極，配置於該基板上且與該掃描配線電. 其中該閘極具有至少一凹口； 一閘介電層，配置在該基板上，覆蓋該掃描 些閘極； 一汲極，配置在該凹口上方之該閘介電層上 極與該凹口旁之部分該閘極以及部分該掃瞄配線 一三叉型源極，配置在該閘介電層上，其中 源極包括： 二第一凸出部，配置於該閘介電層上， 第一凸出部係位於該凹口上方以外之區域，且該 出部與部分該閘極重疊； 一第二凸出部，配置於該些第一凸出部 掃描配線上方，其中該第二凸出部較該第一 ；以及 一連接部，連接該些第二凸出部與該第 ;以及 其中該源 配置。 其中該 層上。 其中該閘 形0 性連接， 配線與該 ，且該汲 重疊； 該三叉型 其中該些 些第一凸 之間的該 凸出部短 一凸出部
    11314twf.ptd 第19頁 595005 置在該些閘極與該汲極、該三又型源極 述之薄膜電晶體，更包 六、申請專利範圍 一通道層，配 之間。 1 5 ·如申請專利範圍第i 4頊所 、^ 括一蝕刻中止層，位於該通道層以及該汲極、該三又型源 極之間。 1 6 ·如申請專利範圍第14項所述之溥膜電晶體，更包 括一歐姆接觸層，位於該通道層以及該汲極、該三又型源 極之間。 1 7 ·如申請專利範圍第丨4項所述之薄膜電晶體，其中 該三叉型源極之該連接部係超出該掃描配線配置。 1 8 ·如申請專利範圍第丨4項所述之薄膜電晶體，其中 該閘極之該凹口的形狀包括三角形、四邊形或不規則形。 1 9 ·如申請專利範圍第1 4項所述之薄膜電晶體，更包 括一資料配線，配置在該閘介電層上，且該資料配線係與 該三又型源極電性連接。 、 11314twf.ptd 第20頁
TW092121252A 2003-08-04 2003-08-04 Thin film transistor and pixel structure with the same TW595005B (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW092121252A TW595005B (en) 2003-08-04 2003-08-04 Thin film transistor and pixel structure with the same
US10/605,661 US6921951B2 (en) 2003-08-04 2003-10-16 Thin film transistor and pixel structure thereof
JP2003373988A JP4538215B2 (ja) 2003-08-04 2003-11-04 薄膜フィルムトランジスタ及びその構造
US11/160,173 US7235813B2 (en) 2003-08-04 2005-06-13 Thin film transistor and pixel structure thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW092121252A TW595005B (en) 2003-08-04 2003-08-04 Thin film transistor and pixel structure with the same

Publications (1)

Publication Number Publication Date
TW595005B true TW595005B (en) 2004-06-21

Family

ID=34076464

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092121252A TW595005B (en) 2003-08-04 2003-08-04 Thin film transistor and pixel structure with the same

Country Status (3)

Country Link
US (2) US6921951B2 (zh)
JP (1) JP4538215B2 (zh)
TW (1) TW595005B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8698150B2 (en) 2012-06-08 2014-04-15 Au Optronics Corporation Active device, driving circuit structure, and display panel
US8704966B2 (en) 2011-07-06 2014-04-22 Au Optronics Corporation Pixel array, active device array substrate and flat display panel
TWI803311B (zh) * 2021-12-09 2023-05-21 友達光電股份有限公司 半導體裝置及其製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101061856B1 (ko) * 2004-11-03 2011-09-02 삼성전자주식회사 박막 트랜지스터 표시판
US7688392B2 (en) * 2006-04-06 2010-03-30 Chunghwa Picture Tubes, Ltd. Pixel structure including a gate having an opening and an extension line between the data line and the source
US20080105872A1 (en) * 2006-10-13 2008-05-08 Chunghwa Picture Tubes, Ltd. Pixel structure
TWI322508B (en) * 2006-12-12 2010-03-21 Au Optronics Corp Thin film transistor structure
US20080157081A1 (en) * 2006-12-28 2008-07-03 Samsung Electronics Co., Ltd. Organic light emitting device and method for manufacturing the same
TWI358594B (en) * 2007-10-24 2012-02-21 Au Optronics Corp Pixel structure
TWI387109B (zh) * 2008-06-10 2013-02-21 Taiwan Tft Lcd Ass 薄膜電晶體的製造方法
KR101757443B1 (ko) * 2010-12-08 2017-07-13 엘지디스플레이 주식회사 미세 결정 실리콘 박막 트랜지스터와 이를 포함하는 표시장치 및 그 제조 방법
TWI445180B (zh) * 2011-09-28 2014-07-11 E Ink Holdings Inc 陣列基板及使用其之顯示裝置
CN103187451B (zh) * 2012-01-03 2017-04-05 管炜 薄膜晶体管
KR101949225B1 (ko) 2012-04-16 2019-04-26 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시 장치
KR102045730B1 (ko) * 2012-12-28 2019-12-03 엘지디스플레이 주식회사 인버터와 이를 이용한 구동회로 및 표시장치
US9878229B2 (en) 2013-03-11 2018-01-30 Bauer Hockey, Llc Skate with injected boot form
US9368491B2 (en) 2014-10-29 2016-06-14 Eastman Kodak Company Enhancement mode inverter with variable thickness dielectric stack
US9368490B2 (en) 2014-10-29 2016-06-14 Eastman Kodak Company Enhancement-depletion mode inverter with two transistor architectures
US9634145B2 (en) 2014-10-29 2017-04-25 Eastman Kodak Company TFT substrate with variable dielectric thickness
KR102019935B1 (ko) * 2018-12-21 2019-11-04 엘지디스플레이 주식회사 박막트랜지스터를 구비한 엑스레이 검출기
CN115917758A (zh) * 2021-03-15 2023-04-04 京东方科技集团股份有限公司 一种薄膜晶体管、显示基板及其制作方法和显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62166560A (ja) 1986-01-18 1987-07-23 Sharp Corp 薄膜トランジスタ
EP0488801B1 (en) * 1990-11-30 1998-02-04 Sharp Kabushiki Kaisha Thin-film semiconductor device
US5302987A (en) * 1991-05-15 1994-04-12 Sharp Kabushiki Kaisha Active matrix substrate including connecting electrode with extended portion
US5808317A (en) * 1996-07-24 1998-09-15 International Business Machines Corporation Split-gate, horizontally redundant, and self-aligned thin film transistors
JPH10154816A (ja) * 1996-11-21 1998-06-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP3036513B2 (ja) * 1998-06-10 2000-04-24 日本電気株式会社 液晶表示装置
KR100542310B1 (ko) * 1998-12-30 2006-05-09 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정표시소자_
KR100370800B1 (ko) * 2000-06-09 2003-02-05 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제작방법
JP3881160B2 (ja) 2000-06-27 2007-02-14 株式会社アドバンスト・ディスプレイ Ｔｆｔアレイ基板およびこれを用いた液晶表示装置
KR100382955B1 (ko) * 2000-10-10 2003-05-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
TW522570B (en) 2001-11-06 2003-03-01 Hannstar Display Corp Manufacturing method of thin film transistor array substrate and its structure
JP2003158133A (ja) 2001-11-21 2003-05-30 Fujitsu Display Technologies Corp 薄膜トランジスタ装置及びその製造方法
KR100464208B1 (ko) * 2001-12-20 2005-01-03 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 구동방법
US7167217B2 (en) * 2002-08-23 2007-01-23 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR100497569B1 (ko) * 2002-10-04 2005-06-28 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판
KR100640210B1 (ko) * 2002-12-31 2006-10-31 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8704966B2 (en) 2011-07-06 2014-04-22 Au Optronics Corporation Pixel array, active device array substrate and flat display panel
TWI448796B (zh) * 2011-07-06 2014-08-11 Au Optronics Corp 畫素結構、主動元件陣列基板以及平面顯示面板
US8698150B2 (en) 2012-06-08 2014-04-15 Au Optronics Corporation Active device, driving circuit structure, and display panel
TWI803311B (zh) * 2021-12-09 2023-05-21 友達光電股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
US20050218410A1 (en) 2005-10-06
US7235813B2 (en) 2007-06-26
US20050029516A1 (en) 2005-02-10
US6921951B2 (en) 2005-07-26
JP4538215B2 (ja) 2010-09-08
JP2005057232A (ja) 2005-03-03

Similar Documents

Publication Publication Date Title
TW595005B (en) Thin film transistor and pixel structure with the same
JP4801828B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
TWI579624B (zh) 邊緣電場切換型液晶顯示裝置用陣列基板及其製造方法
TW516238B (en) Active matrix substrate, method of making the substrate, and display device
US7796204B2 (en) Array substrate having color filter on thin film transistor structure for LCD device and method of fabricating the same
KR100980008B1 (ko) 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
USRE38901E1 (en) Manufacturing methods of liquid crystal displays
KR100945579B1 (ko) 표시 장치용 표시판 및 그의 제조 방법과 그 표시판을포함하는 액정 표시 장치
US7910927B2 (en) Thin film transistor array panel with common bars of different widths
KR0169385B1 (ko) 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법
TW586223B (en) Thin film transistor array panel and fabricating method thereof
US20080035971A1 (en) Thin film transistor array panel for a liquid crystal display and method for manufacturing the same
TW201246550A (en) Thin film transistor substrate and method for fabricating the same
WO2016165241A1 (zh) 阵列基板及其制备方法、显示装置
TW200419238A (en) Liquid crystal display of horizontal electronic field applying type and fabricating method thereof
JP2004056153A (ja) 薄膜トランジスタ表示板及びその製造方法
KR101039022B1 (ko) 접촉부 및 그의 제조 방법, 박막 트랜지스터 표시판 및그의 제조방법
TWI300868B (zh)
JP2004325627A (ja) アクティブマトリクス基板および表示装置
TW200421467A (en) Method of manufacturing IPS-LCD by using 4-mask process
KR100951349B1 (ko) 표시 장치용 표시판 및 그의 제조 방법과 그 표시판을포함하는 액정 표시 장치
TWI313065B (en) Thin film transistor array substrate and method of fabricating the same
KR20000067259A (ko) 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100961266B1 (ko) 액정표시장치 및 그 제조방법
KR100905471B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees