TW588510B - Oscillator - Google Patents

Description

588510 A7 B7 五、發明説明（1) [技術領域] 本發明係有關於一種用於接收機等之振盪器。 [習知背景] 採用超外差方式之一般接收機係將透過天線接收之調 變波信號高頻放大後，使用頻率混合電路以進行頻率轉 換，在轉換成具有預定頻率之中頻信號後再進行解調處理。 尤其是最近，使用CMOS製程或MOS製程將接收機之 構成零件一體形成於半導體基板上之技術之研究正持續地 進行中。由於使用CMOS製程或MOS製程而於單一晶片 上形成各種電路，可使裝置全體小型化或降低成本等，因 此’ 一般3忍為可在今後擴大形成於單一晶片上之範圍。 然而，若將振盪器之輸出著眼於頻率成分，則如第i 〇 圖所示’對於頻率f〇之理想輸出頻譜，於其兩側出現雜訊 邊帶。該雜訊邊帶係低頻雜訊之1 /f雜訊重疊於理想之振 盪器頻譜成分者，且主要係由相位雜訊與頻率雜訊構成。 尤其，由於與雙極電晶體相比，MOS型FET之Ι/f雜訊成 分較多，故振盪輸出中出現之雜訊邊帶也增多。因此，當 使用該等振盞器作為本地振盈器使用時，頻率變換後之中 頻信號中亦重疊很多之雜訊成分，並因SN比之惡化而招 致接收品質之劣化。 [發明之揭示] 本發明係有鑑於此而創作者，其目的在於提供一種可 減少使用CMOS製程或MOS製程形成時之雜訊成分之振 盪器。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） Γ聲先呢讀背面之>i意事嚷再填寫本頁) 訂— -4- 為解決前述課題，本發明之振盪器，係使用CMOS製 矛壬或MOS 壬而於半導體基板上一體开包含電晶體之 構成零件，並使用p通道型FET形成該電晶體。由於藉由 將振盪器所含之電晶體當作遷移率較小之p通道型FET , 可減少於電晶體產生之1/f雜訊自身，因此，可減少重疊 於振盪輸出之雜訊邊帶。 又，宜於前述半導體基板上形成N型井，並於該>^型 井上形成構成零件。由於藉於N型井上形成包含^^通道型 FET之頻率混合電路之全部零件，而於n型井與其下面之 半導體基板之間形成一 pn接面，因此，可透過該接面而防 止雜訊電流流經，且可防止於振I器產生之雜訊通過半導 體基板而往其他零件潛戌。 又，别述半導體基板上，於構成零件之周圍宜形成一 防蒦裒藉此可更有效防止於振盪器產生之雜訊通過半 導體基板而往其他零件潛浅。 又’於前述構成零件之周圍，由半導體基板表面至較 N型井更深之位置宜形成一防護環。藉由至較n型井更深 之位置形成防護環’可排除越過該防護環而潛型井 上形成之零件與外部零件之間之低頻領域之雜訊。 又，宜具有其-端交流地接地之共振電路、及用以施 加直流偏壓於該一端之直流偏壓電路。若將共振電路之一 端接地，當另一端之電位為負時，則於半導體基板侧有電 流流通，而可防止無法取出輪出電壓。 [發明之實施形態] 588510 A7 -— B? 五、發明説明l ~) 一~^ ' — 以下，就適用本發明一實施型態之本地振盪器加以詳 細說明。 第1圖係顯示包含本實施型態之本地振盪器之FM接 收機之構造圖。第1圖所示之FM接收機係包含有··形成 為單一晶片零件10之高頻放大電路U、混合電路12、本 地振盈器13、中頻濾波器14、16、中頻放大電路15、極 限電路17、FM檢波電路18、及立體解調電路19而構成 者。 藉高頻放大電路11放大透過天線2〇接收之FM調變 波信號後，再將之與由本地振盪器13輸出之本地振盪信號 混合，而進行由高頻信號往中頻信號之轉換。中頻濾波器 14、16係設於中頻放大電路15之前段及後段，且只由輸 入之中頻^號擷取預定之頻帶成分。而中頻放大電路b 則用以放大通過中頻濾波器14、16之一部份中頻信號。 極限電路17係以高增益放大輸入之中頻信號。FM檢 波電路18係對由極限電路17輸出之等幅信號進行fm檢 波處理。而立體解調電路19則對由FM檢波電路18輸出 之FM檢波後之複合信號進行立體解調處理，而產生l信 號及R信號。 前述本實施型態之單一晶片零件1〇係使用CM〇s製程 或MOS製程而於半導體基板上一體形成者。該半導體基 板上，除了僅有構成第丨圖所示之單一晶片零件丨〇之各電 路形成之型態外，可考慮·各種類比電路或立體電路形成之 型態。由於易於藉由CMOS製程或MOS製程形成各種 -、.我張尺度適用中國國家標準（CNS)从規格四7公釐） (請先閲讀背面之注意事項再填寫本頁〕 訂丨’ 588510 五、發明説明 CMOS 零件，, , , i 因此例如為設定接收頻率，可改變本地振盪 ^ 振靈頻率之頻率合成器或顯示裝置之控制電路等 宜形成於同一半導體基板上。 、…、:而 般而§ ’與雙極電晶體相比，藉CMOS製程 或 製耘形成之FET其特徵係為低頻雜訊之l/f雜訊較 大因此利用CMOS製程或MOS製程而於單一晶片上 形成第1圖所示之單一晶片零件1〇,作為其中所含之放大 元件之FET便成為1/f雜訊之產生來源。且，由於本地振 盪為13之振盪輸出頻譜中，該1/f雜訊成分成為雜訊邊帶 而重且因此§使用該等振盪信號而由混合電路12進行頻 率變換時，中頻信號所含之雜訊成分則增多，而因SN比 惡化招致接收品質之劣化。 因此’構成本實施型態之FM接收機之單一晶片零件 ίο中，係至少使用p通道型FET作為本地振盪器13所含 之放大元件（電晶體）。 第2圖係顯示使用CM〇s製程或M0S製程而製造之 FET雜訊特性圖。橫軸、縱軸分別代表頻率、雜訊程度。 又，以實線表示之特性、以虛線表示之特性係分別代表p 通道型FET之雜訊特性、n通道型feT之雜訊特性。如第 2圖所示’ ρ通道型FET與η通道型之FET相比，前者於 出現低頻領域之Ι/f雜訊較小。此是由於ρ通道型FET遷 移率較小之故。 因而，由於藉使用ρ通道型FET作為放大元件，可減 少本地振盪器13所含之FET產生之Ι/f雜訊自身，因此減 本紙張尺度適用中國國家標準（CNS ) A4规格（2WX297公楚） (請先閲讀背面之注意事項再填寫本頁) •、可| 588510 A7 ------— ’___ 五、發明説明（5) ——~^ 低本地振盪器13之輸出頻譜所含之雜訊邊帶，而可謀求提 高接收機全體之SN比及改善信號品質。 (請先閲讀背面之注意事項再填寫本頁} 第3圖係顯示本地振盪器之具體構成之電路圖。第3 圖所不之本地振盪器13係包含有：FET21、22、線圈23、 電容器24、25、電阻26、27、及變容二極體28而構成者。 藉線圈23與變容二極體28構成並聯共振電路。電容器μ 係用以與該並聯共振電路之一端交流地接地者。又，電阻 27具有作為施加直流偏壓於該並聯共振電路之一端之直 流偏壓電路之機能。電容器25係為可改變變容二極體Μ 之電容值，而於施加逆偏壓時用以分離直流成分者。前述 構成中所含之2個FET21、22係使用ρ通道型。又，包含 線圈23之全部零件則於半導體基板上形成。 第4圖係顯示本地振盪器13之輸出波形圖。由於藉由 電阻27增加預定之偏壓ν〇，因此輸出波形則成為以該偏 壓V〇為中心上下之正弦波形狀。 相對於此’如第5圖所示，若將藉線圈與變容二極體 構成之並聯共振電路之一端交流地或直流地接地，則如第 6圖所示，輸出波形成為以〇v為中心上下之正弦波形狀。 但是，由於該型態中若輸出電壓為負，則有由源極往半導 體基板（或N型井）之順向電流流經，因此輸出波形則在預 定之負電位固定，而波形則偏斜。由於習知之本地振盪器 中多為使用η通道型FET之型態，因此雖不會產生這種不 佳狀態，但在本實施型態中，為減低雜訊而針對因使用ρ 通道型FET而產生之該等不佳狀態，藉追加直流偏壓電路 本紙張尺度適用中®國家標準（CNS) A4規格（210X297公楚） 588510

五、發明説明（6) 以進行對策。 (請先閲讀背面之注意事項再填寫本頁) 第7圖係顯示前述實施型態之本地振盪器丨3之變形例 之截面圖。又，第8圖係第7圖所示之構造之平面圖。其 等圖例所示之構造中，本地振盪器13之全部零件係形成於 N型井52上。由於在N型井52與p形半導體基板5〇之 間幵y成有PN接面，因此n型井52之電位較半導體基板 5〇還高時，由N型井52流向半導體基板5〇之電流則於該 PN接面切斷。因此，可防止在本地振盪器部u產生之雜 訊通過半導體基板50而潛洩於其他電路。 、?τ— 又，如第8圖所示，半導體基板5〇之表面附近，且包 圍N型井52之周圍領域形成有一防護環54。該防護環 係於N形領域形成p形半導體基板5〇之一部份者。由於 藉防濩環54與半導體基板5〇形成pNp層，因此可有效防 止於本地振盪器13產生之雜訊通過半導體基板5〇之表面 附近而潛洩於其他電路。 再者，本發明不限定於前述實施型態，於本發明要旨 之範圍内可作種種變形實施。例如，前述實施型態中，雖 已就FM接收機所含之本地振盪器加以說明，但就'Μ接 收機或數據終端裝置等各種接收機或發送機或其他電子機 器所含之本地振盪器亦可適用本發明。 又，前述實施型態中，雖已就具有如第3圖所示之構 成之振蘯器加以說明，0就共㈣路之一端側接地之其他 振蓋器亦可適用本發明。例如，本發明亦可適用於克拉普 (clapp)振盪器或柯皮子（c〇lpitts)振盪器。 曰 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公赞） -9 - 588510 A7 -----------B7 五、發明説明（7) "~~ ~ 一~ 又，前述實施型態中，雜脸I , L , ^ Τ雖將本地振盪器13之全部零件 於半導體基板上形成，但亦环接法 - 7Γ 了構建成只外設構成共振電路 之線圈23等部份零件。 又’第7圖所示之圖例中，雖於半導體基板50之表面 附近形成防護環54,但如第9圖所示，亦可使用由半導體 基板50之表面至較N型井52還深之位置形成之防護環 54A以取代該防護環54。藉此，當於n型井^上形成之 本地振盪器13所產生之雜訊通過防護環54八之下側（半導 體基板50之内部）而往其他電路潛洩時，可防止更低頻成 分之潛洩。 [產業上可利用性] 如上所述，根據本發明，由於藉將振盪器所含之電晶 體當作遷移率較小之P通道型FET，而可減少電晶體中產 生之Ι/f自身’因此可降低重疊於振盤輸出之雜訊邊帶。 [圖式之簡單說明] 第1圖係顯示包含一實施型態之本地振盪器之FM接 收機之構造圖。 第2圖係顯示使用CMOS製程或MOS製程而製造之 FET雜訊特性圖。 第3圖係顯示本地振盪器之具體構成之電路圖。 第4圖係顯示第3圖所示之本地振盪器之本地振蓋器 之輸出波形圖。 第5圖係顯示沒有直流偏壓電路之本地振盪器之構成 之電路圖。 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁}

588510 A7 B7 五、發明説明（8 ) 第6圖係顯示本地振盪器之輸出波形圖。 第7圖係顯示本地振盪器之變形例之截面圖。 第8圖係顯示第7圖所示之構造之平面圖。 第9圖係顯示防護環之變形例之截面圖。 第10圖係顯示振盪器之輸出頻譜之顯示圖。 [元件標號對照] 10.. .單一晶片零件 11.. ..南頻放大電路 12.. .混合電路 13…本地振盪器 14，16...中頻濾波器 15.. .中頻放大電路 17.. .極限電路 18.. .FM檢波電路 19.. .立體解調電路 20."天線 21.22.. .FET 23…線圈 24,25.··電容器 26,27…電阻 28.. .變容二極體 50.. .P形半導體基板 52…N型井 54,54A...防護環 本紙張尺度適用中國國家標準（CNS) A4规格（210X297公釐） -11 - (請先閲讀背面之注意事項再填寫本頁)

Claims (1)

1. 588510 A 8 B8 C8 D8 、申請專利範圍 第91116467號案申請專利範圍修正本92年12月3i曰 】· 一種振盪器，係使用CMOS製程或MOS製程而於半導 體基板上一體形成包含電晶體之構成零件，且係使用p 通道型FET形成前述電晶體者； 又，前述構成零件具.有一包含線圈而構.成且其一端接 地之共振電路’及用以施加直流偏壓電壓於該一端之 直流偏壓電路。 2.如申請專利範圍第丨項之振盪器，其中前述半導體基 板上形成有N型井，並於該井上形成有前述構成 零件者。‘ 3·如申請專利範圍第1項之振盪器，其係位於前述半導 體基板上，且於前述構成零件之周圍形成有防護環者。 4.如申請專利範圍第2項之振盪器，其中於前述構成零 件之周圍，由半導體基板表面至較前述^^型井更深之 位置形成有防護環。 本氏认度相十關家標半（cm )八4聽·⑵0X297公訂 -12-

   裝 訂，