TW588352B - Magnetoresistive memory devices and assemblies; and methods of storing and retrieving information - Google Patents

Magnetoresistive memory devices and assemblies; and methods of storing and retrieving information Download PDF

Info

Publication number
TW588352B
TW588352B TW092100598A TW92100598A TW588352B TW 588352 B TW588352 B TW 588352B TW 092100598 A TW092100598 A TW 092100598A TW 92100598 A TW92100598 A TW 92100598A TW 588352 B TW588352 B TW 588352B
Authority
TW
Taiwan
Prior art keywords
conductive line
line
magnetic
memory
magnetic layer
Prior art date
Application number
TW092100598A
Other languages
English (en)
Other versions
TW200307942A (en
Inventor
Hasan Nejad
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW200307942A publication Critical patent/TW200307942A/zh
Application granted granted Critical
Publication of TW588352B publication Critical patent/TW588352B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Thin Magnetic Films (AREA)

Description

588352 Ο) 玫、發明說明 (發明說明應敘明：發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明) 發明所屬之技術領域 本發明係關於諸如磁性隨機存取記憶體（magnetic random access memory MRAM)之磁阻記憶體裝置，且也關 於用以儲存及取還資訊之方法。 先前技術
許多型式的數位記憶體被使用於電腦系統構成元件、數 位處理系統、和其他用以儲存及取還資料之其他應用中。 MRAM是一種數位記憶體，其中資訊數位位元包括記憶體 單元内磁性材料之交替磁性狀態。磁性材料可為強磁性薄 膜。資訊可從記憶體裝置儲存及取還，其方式為感應感測 以判斷該裝置的磁化狀態，或磁阻感測記憶體裝置的磁化 狀態。請注意 > 磁阻裝置〃一詞表示該裝置的特性而非存 取裝置的特性，所以磁阻裝置可譬如藉由感應感測方法或 磁阻感測方法來存取。
現在正有大量的研究投資於諸如MRAM等磁性數位記憶 體，因為此種記憶體被視為相對於現在廣泛使用之動態隨 機存取記憶體（dynamic random access memory DRAM)元件 和靜態隨機存取記憶體（static random access memory SRAM)元件具有顯著的優勢。譬如，DRAM的一個問題是 其仰賴電容器内的充電電荷儲存。此種電容器會漏失電荷 且須以約64-128毫秒的時間間隔更新補充。DRAM裝置的持 續更新補充會從被用以供電給裝置的電池汲取能量，且會 導致資料漏失的問題，因為儲存在DRAM裝置内的資訊當 O:\83\83013.DOC\ 5 588352
(2) 裝置電源關閉時會漏失。 SRAM裝置可避免與DRAM裝置相關的某些問題，因為 SRAM裝置不需要持續的更新補充。此外，SRAM裝置一般 比DRAM裝置快速。但是SRAM裝置使用的半導體晶片面積 比DRAM裝置多。隨著提高記憶體裝置密度的持續努力， 半導體晶片面積變得越來越珍貴。所以，SRAM技術難以被 納入當作記憶體陣列内的標準記憶體裝置。 MRAM裝置具有減輕與DraM裝置和SRAM裝置相關 之問題的潛力。明確地說，MRAM裝置不需要持續的更 新補充，而是以穩定磁性狀態儲存資料。此外，儲存在 MRAM裝置内的資料即使在關閉或喪失裝置電源的情況 下仍能保持在裝置内。而且，形成MR AM裝置所用的半 導體晶片面積可小於或等於形成Dram裝置所用的半導 體晶片面積，所以可能比SRAM裝置更經濟地被納入大記 憶體陣列中。 雖然MRAM裝置有潛力被利用當做數位記憶體裝置，但 現在並未廣泛使用MRAM。MRAM技術還有許多問題未解 決。開發改良型MRAM裝置是值得投入的。 發明内容 在種相悲中，本發明包括磁阻記憶體裝置。該裝置包 括包含有堆疊體的記憶位元，該堆疊體有第一磁性層、第 一磁性層、及介於第一與第二磁性層之間的非磁性層。一 第:導通線接近該堆疊體且被組態以利用來從記憶位元讀 取 汛 第一導通線與該堆疊體的分隔距離大於該第一 O:\83\83013.DOC\ 6 -6-
588352 ‘通線與該堆疊體的分隔距離，且該第二導通線被組態以 利用來將資訊寫至記憶位元。 在一種相態中，本發明包括磁阻記憶體裝置總成。該總 成包括一陣列的個別磁阻記憶體裝置。該等裝置包括記憶 位7L。個別記憶位元包括由非磁性層分隔的一對磁性層形 成之堆疊體。一第一導通線接近該堆疊體且被利用來從記 . 隐位元頊取資訊。一第二導通線與該堆疊體的分隔距離大 於該第一導通線與該堆疊體的分隔距離，且該第二導通線 · 被組態以利用來將資訊寫至記憶位元。第一導通線延伸跨 越該陣列之個別磁阻記憶體裝置中許多裝置形成的第一組 ，且共通第二導通線也延伸跨越該陣列之第一組個別磁阻 冗憶體裝置。-第-電晶體與該第一導通線電氣連接且從 而與該第一組個別磁阻記憶體裝置電氣連接。此外，一第 一電晶體與該第二導通線電氣連接，且從而與該陣列之第 一組個別磁阻記憶體裝置電氣連接。 在一種相態中，本發明包括一種儲存及取還資訊的方法 。本發明提供-種磁阻記憶裝置。該裝置包括記憶體㈣ · ，該堆疊體有由非磁性層分隔開的一對磁性層。一第一導 通線接近該堆疊體且被利用來從記憶位元讀取資訊，且一 第二導通線與該堆疊體的分隔距離大於該第一導通線與該 堆疊體的分隔距離，且該第二導通線被利用來將資訊寫至/ 纪憶位兀。該第一導通線在從記憶位元讀取資訊期間以從 約500亳微安培到約i微安培的最大電流強度操作，且該第 二導通線在將資訊寫入記憶位元期間以從約1亳安培^約 O:\83\83013.DOC\ 6
10亳安培的最大電流強度操作。 實施方式 在-種相態令，本發明係關於由㈣結構體10當作範例 的獨特MRAM裝置、结構龍包括—基板12。基板12譬如 可包括具有形成於其上之各種電路元件(未顯示)的單晶矽 。為了有助於解釋下文中的申請專利範圍，、半導通基板" 導體基板等詞的意思被界定為包含半導通材料的任 何結構體，包括諸如半導體晶圓等龐大的半導通材料（或則 單獨存在或則是在其上包含其他㈣的總成中）與半導通 材料層（或則單獨存在或則是在包含其他材料之總成中），但 不以此為限。、、基板〃一詞意指任何支撐結構體，包括上述 的半導通基板，但不以此為限。 一第一電氣導通線14由基板12支撐，一電氣絕緣層16 位在線14的上方，且一第二電氣導通線18位在電氣絕緣 層16的上方。導通線14與18可包括許多種導通材料中的 任一種，譬如包括金屬、金屬合成物、及以導通摻雜的 半導通材料。絕緣層16可包括許多種電氣絕緣材料中的 任一種，譬如包括二氧化矽、氮化矽、及/或所謂的低介 電係數材料。 一 $憶位元20位於導通線18的上方，且包括一堆疊，該 堆疊包含一第一磁性層22、一第二磁性層24、及介於磁性 層22與24之間的一非磁性材料26。記憶位元2〇的磁性層22 與24—般包括鎳、鐵、始、錶、猛、鉑與釕中的一個或更 多個。非磁性材料26可當MR AM要成為一巨大磁阻 O:\83\83013.DOC\ 6 588352
(5) magnetoresistive GMR)裝置的應用情況下包括電氣導通材 料（諸如銅），或者也可當MRAM要成為一隧通磁阻（tunnel magnetoresistive TMR)裝置的應用情況下包括電氣絕緣材 料（諸如鋁氧化物<八丨2〇3>或二氧化矽）。磁性層24在所示具 體實例中與導通線18實體接觸。 一第二導通線28配置在記憶位元的上方，且其延伸方向 和第一與第二導通線14與18的方向成直角。所以，第三導 通線28在所示結構體1〇的方向中以進出紙面的方向延伸。 導通線28可包括許多種導通材料中的任一種，譬如包含金 屬與金屬合成物。導通線28在所示具體實例中與磁性層22 實體接觸。 一電氣絕緣材料30沿著導通線28與記憶位元20的側壁及 第二導通線1 8的頂部上方配置。絕緣材料3 0可包括許多種 電氣絕緣材料中的任一種，譬如包含二氧化矽、氮化矽、 及棚碟石夕酸鹽玻璃（b〇r〇ph〇sphosilicate glass BPSG)。 磁性層22與24各在其内包含磁力矩，且在圖1中磁性層22 内的磁力矩以箭頭32表示而磁性層24内的磁力矩以箭頭34 表示。資訊以磁性層22内之磁力矩相對於磁性層24内之磁 力矩的相對方向儲存在記憶位元2〇内。在所示結構體中， 磁力矩彼此反向平行。磁性層22與24内磁力矩的另一種穩 定方向是二磁力矩彼此平行。資訊儲存在記憶位元2〇内的 方式可將磁力矩的反向平行方向視為對應於雙態記憶裝置 中的“0”或“1”的一個狀態，而將平行方向視為對應於“〇，，或 “ 1 ’’的另一個狀態。 -9- O:\83\83013.DOC、 6 (6)、賴爾賴 一般而言，磁性層22與24之一的磁性方向固定於其内以 使此方向在儲存資訊或從記憶位元取還資訊期間都不改變 。一磁性層中的另一個之磁性方向至少在將資訊寫入記憶 位元期間改變。所以一範例性記憶位元可如圖所示，其中 磁性層22内的磁性方向固定，而磁性層以内的磁性方向當 資訊被儲存入記憶位元内時從平行方向狀態改變為反向平 行方向狀態。 導通線14、18與28被利用來讀取與寫入有關記憶位元2〇 的資訊。更明確地說，在較佳具體實例中，導通線14被利 用來將資訊寫入記憶位元20 ;導通線18被利用來將資訊從 。己憶位元20讀出；而導通線28被利用來當做讀取與寫入作 業的共通線。本發明特別具體實例的一種相態是認知到被 用來對s己憶位元20做讀取作業的導通線（圖i的線i 8)應與該 位元做歐姆電氣接觸以感測該位元的記憶狀態（亦即磁性 層22與24内的相對磁性方向）。 本發明特別具體實例的另一種相態是認知到被用來將資 訊寫入記憶位元2〇的導通線最好不與該位元做歐姆電氣接 觸。在特別的相態中，被用來做寫入作業的導通線（所示結 構體中的線14)配置靠位元2〇足夠接近以使來自寫入線14 的磁場與記憶位元充分重疊以切換該位元的記憶狀態（明 確地說，切換磁性層22與24之一内的磁性方向），但該線與 垓位元相距過遠而無法與該位元做歐姆電氣接觸。 在所不結構體中，導通線14以導通線18和絕緣材料16的 合併厚度與記憶位元20分隔開。在特殊具體實例中，層i 8 -10- O:\83\83013.DOC\ 6 ⑺ 的厚度從約U)〇埃到約3晴，而層16的厚度至少㈣㈣， 斤立導、材料14以至少約2GG埃的距離與位元2G分隔開。請 〜除了圖中所不的16與18材料層之外，可有其他中介材 料取代或增加配置在層1读記憶位元20之間。 雖然理論上有可能單獨利用導通線14完成對記憶位元20 的寫入作業，但在物理學上想要由單一導通線造成磁性層 22與24之的磁性方向之完全翻轉實際上很困難。明確地 說’磁性材料内的任何#陷或不同質都t造成磁力矩翻轉 不全，且從而無法達成一穩定方向。磁力矩可能再翻轉回 原來的方向而無法達成寫入作業所預期的新方向。導通線 28可簡化寫入作業。明確地說，若電流流過導通線28，則 磁性方向可朝所需磁性方向翻轉一半，接著流過線14的電 流可輕易地將磁性方向完全翻轉到所需的方向。利用 MRAM §己憶位元頂上且與寫入該位元所用之導通線成直角 的導通線一般稱為半選擇程序。 導通線28也可使用於從記憶位元2〇讀取資訊，且在讀取 作業時提供該位元相反側上的電氣接觸。 準備流過導通線14、18與28的相對電流強度可針對採用該 等線的特別作業調整。所以導通線18(僅使用於讀取作業）内 之最大電流強度可維持在從約5 0 0亳微安培到約1微安培的 水準。相對地，導通線14(使用於寫入作業）内之最大電流強 度可維持在從約1毫安培到約1 〇毫安培的水準。此外，導通 線2 8内之最大電流強度可維持在從約1毫安培到約丨〇毫安 培的水準。 -11- O:\83\83013.DOC\ 6
⑻ 導通線14、18與28可包括適合於承載導通線内所需最大 電流強度的材料。所以，導通線18可包括許多種適合於承 載相當低電流強度的導通材料，譬如包括種金屬、金屬矽 化物、與包含被導通性摻雜之矽的導通性摻雜半導體材料 。導通線14與28可包括許多種適合於承載相當高電流強度 的材料，譬如包括各種金屬。 在本發明的一種範例性應用中，參考圖丨所描述的那種記 憶位元被納入一記憶體陣列中。圖2中舉例顯示一種包含一 陣列記憶位⑽範例性總成5G，#中該陣列整體以編的 標示。總成50包括支撐該陣列52的基板54。基板54可包括 上文有關基板12所述的材料。個別的記憶位元56顯示於陣 列52中且以“X”標示。記憶位元可包括上文中參考圖丨所述 的磁性層22與24和非磁性層26。 該圖顯示複數個導通線18沿著水平方向跨越穿過陣列52 ，且第二種複數個導通線28沿著垂直方向跨越穿過陣列52 。導通線18與28相當於圖1中所示相同編號的導通線。請注 意圖2中沒有可見到的相當於圖丨中線14之導通線。此種導 通線在典型具體實例中位於導通線丨8的下方，所以在圖2 的顯示中看不到。 每條導通線18延伸穿過陣列52的一組個別記憶位元％。 在所示結構體中，每條線18延伸穿過陣列的一組5個記憶位 元。類似地，每條導通線28延伸穿過陣列的一組5個記憶位 tl。此外，相當於圖1中線14的埋入線（該線被利用做為寫 入圮憶位元用）延伸穿過相同的一組5個記憶位元，正如所 -12- O:\83\83013.DOQ 6 588352
(9) 示的線18 —般。 每條線18與28有相關電路用來控制流過該等線的電流。 此種電路以沿著線1 8的方塊60和沿著線28的方塊62標示。 該電路一般包括至少一個電晶體，且在其許多功能中被用 來將流過導通線的最大電流強度維持在所需範圍内。此外 線14 (未顯示於圖2中）也有相關的電路，該電路類似於上 文所述有關線18之電路，且被用來控制流過導通線14的電 流，該等控制功能譬如包括維持線丨4内的最大電流強度在 所需範圍内。 記憶位元56之陣列52包括基板54上方的一個佔用範圍， 該範圍約略以環繞陣列外側周圍的虛線7〇標示。與導通線 18和28相關的電路60和62以及與導通線14相關的電路（未 顯不）在此陣列佔用範圍的周圍。陣列佔用範圍内最好不配 置電晶體以簡化陣列的製造並增加既定陣列面積内的位元 數密度。 陣列52内記憶位元的數目可根據該陣列的應用而變化。 在特定具體實财，P車列可包括由1〇列位元與1〇行位元構 成的矩陣（10x10記憶位元陣列），從而包含1〇〇個記憶位元。 在另一種具體實例中，陣列包括一 1〇(^1〇〇記憶位元矩陣， k而包含10,000個記憶位元。還有另一種具體實例中，陣 列包括-記憶位元矩陣，從而包含i，咖，〇〇〇個 記憶位元。在特定應用+，佔用範圍7()内除了記憶位元與 延伸於記憶位S之間的導通線以外，沒有其他電路元件， 以便簡化陣列的製造。 O:\83\83013.DOC、 6 -13 - 以刖技術之MRAM結構體一般利用單一條與記憶位元做 歐姆電氣接觸的線來做讀取與寫人作業（亦即制圖！之線 18做項取與寫入作業），且在寫入作業期間碰到困難，因為 會超過位το之隧通接合障礙破壞電壓。以前技術問題的一 種相態是在與寫入作業相關的電晶體内使用低電壓，這會 以成電B曰體在電晶體電流一電壓曲線的線性區域下端以低 驅動電流操作。本發明的一種相態是利用一半選擇隔絕寫 入導體。寫入導體與記憶位元的電氣隔絕讓與該導體相關 之電晶體在飽和區域内操作，從而可將電晶體寬度比以前 技術的結構體降低至少十倍。因為與MRAM總成相關之晶 芯面積約有30%到40%由寫入電晶體佔用，所以電晶體尺寸 的減小可大幅減小晶芯尺寸。 為了順應法令的要求，上文以或多或少的明確語言描述 有關本發明之結構和方法的特徵。但請注意本發明不侷限 於所示的和所述的明確特徵，因為本文所揭橥的方法包括 將本發明實際實施的較佳形式。所以本發明以所附申請專 利範圍的適當範疇内所述任何本發明的形式或變形為申請 專利範圍，該所附申請專利範圍可根據本發明相當物的原 理被適當地解讀。 圖式簡單說明 下文將參考下列附圖描述本發明之較佳具體實例。 圖1是本發明包含之範例性磁阻記憶裝置的概略斷面圖。 圖2是舉例說明本發明的一種範例性應用之磁阻記憶裝 置總成片段的概略頂視圖。 -14- O:\83\83013.DOC\ 6 588352
圖式代表符號說明 10 結構體 12, 54 基板 14 第一電氣導通線 16 電氣絕緣層 18 第二電氣導通線 20, 56 記憶位元 22 第一磁性層 24 第二磁性層 26 非磁性材料 28 第三導通線 30 電氣絕緣材料 32 磁力矩 50 記憶位元陣列總成 52 記憶位元陣列 54 基板 60, 62 控制電路 70 陣列覆蓋區 15- O:\83\83013.DOC\ 6

Claims (1)

  1. 拾、申請專利範圍 1 · 一種磁阻記憶裝置，包括： 包括一堆疊體之記憶位元，該堆疊體包括一第一磁性 層、一第二磁性層、及一介於該第一與第二磁性層之間 的非磁性層；該記憶位元以該第一磁性層内的磁力矩相 對於該第二磁性層内的磁力矩之方向儲存資訊； 一第一導通線，該第一導通線接近該堆疊體且被組態 以用來從該記憶位元讀取資訊；及 一第二導通線，該第二導通線與該堆疊體分隔的距離 大於該第一導通線與該堆疊體分隔的任何距離大，且該 第二導通線被組態以用來將資訊寫至該記憶位元。 2. 如申請專利範圍第1項之裝置八 一 Λ ^ τγ ^ ec •m 位兀磁性層中的至少一個磁性層做歐姆電氣接觸，且其 中該第二導通線*與該記憶位元磁性層中的任何一個磁 性層做歐姆電氣接觸。 3. 如申請專利範圍第1項之裝置，其中該第一與第二磁性層 包括鎳、鐵、鈷'銥、錳、鉑與釕中的一種或更多種。 4」:申請專利範圍第β之裝置，其中該非磁性層包括一電 氣絕緣材料。 5.如申請專利範圍第“頁之裝置，其中該非磁性層包括一電 氣導通材料。 導通線與該第 6·如甲^專利範圍第1項之裝置，其中該第 一和第二磁性層之一實體接觸。 ?·如申請專利範圍第i項之裝置’進—步包括一介於該第 O:\83\83013.DOC、 η 588352
    與第二導通線之間的電氣絕緣材料；且其令該第二導通 線與該堆疊體分隔的距離至少為該電氣絕緣材料：該第 一導通線之合併厚度。 8.如申請專利範圍第7項之裝置，其令該電氣絕緣材料包括 一包括二氧化矽與矽氮化物中的一種或二種之層，且該 層之厚度至少約為100埃。
    9.如申請專利範圍第！項之裝置，進__步包括—介於該第— 與第一導通線之間的電氣絕緣材料，且其中·· 該第二導通線與該堆疊體分隔的距離至少為該電氣絕 緣材料與該第一導通線之合併厚度；且 該第-導通線與該第-和第二磁性層之一實體接觸。 1如申請專利範圍第!項之裝置，進一步包括一接近該堆疊 體的第三導通線，該第三導通線被組態以用來將資訊寫 至鑪§己憶位元且從該記憶位元讀取資訊。
    11. 如申請專利範圍第1〇項之裝置，Λ中該第—導通線實體 接觸該第-與第二磁性層之―’且其中該第三導通線實 體接觸該第一與第二磁性層中的另—個磁性層。 12. 如申請專利範圍第1〇項之裝置，進—步包括一介於該第 一與第二導通線之間的電氣絕緣材料，且其中： 該第二導通線與該堆疊體分隔的距離至少為言亥電氣 緣材料與該第一導通線之合併厚度； ” 一和第二磁性層之一； 一和第二磁性層中的另 該第一導通線實體接觸該第 該第三導通線實體接觸該第 磁性層。 O:\83\83013.DOC\ 8 -2 -
    13· 一種磁阻記憶裝置，包括： 一包括一堆疊體之記憶位元，該堆疊體包括一第一、 性層、一第二磁性層、與一介於該第—與第二磁性層= 間的非磁性層；該記憶位元以該第一磁性層内的磁^矩 與該第二磁性層内的磁力矩之相對方向的方式儲存次 訊； 胃 一第一導通線，該第一導通線被組態以用來從記憶位 元讀取資訊，並歐姆電氣接觸該等磁性層中的至少一 性層；及 1 一第二導通線’該第二導通線被組態以用來將資訊寫 至記憶位元，且不歐姆電氣接觸記憶位元之該等磁性層 中的任一磁性層。 14.如申請專利範圍第13項之裝置，其中該第一導通線實體 接觸該第一與第二磁性層之一。 15 · —種磁阻記憶裝置，包括： 一堆疊體，該堆疊體包括一第一磁性層、一第二磁性 層、及一介於該第一與第二磁性層間的非磁性層； 一第一導通線’該第一導通線位於該堆疊體上方且被 組態以產生一電場，該電場充分地重疊該堆疊體的至少 第一部分以改變該等磁性層中至少一個磁性層内的磁性 方向； 一第二導通線，該第二導通線位於該堆疊體下方且被 組態以產生一電場，該電場充分地重疊該堆疊體的至少 第二部分以改變該等磁性層中至少一個磁性層内的磁性 O:\83\83013.DOQ 8
    方向； 一位於該第二導通線下方之電氣絕緣分隔器；及 一第二導通線’該第三導通線位於該絕緣分隔器下方 且以至少該該絕緣分隔器與該第二導通線分隔；該第三 導通線被組態以產生一電場，該電場充分地重疊該堆疊 體的至少第二部分以改變該等磁性層中至少一個磁性層 内的磁性方向。 16.如申請專利範圍第15項之裝置，其中該第一、第二與第 二‘通線改變該二磁性層中相同的一個磁性層内之磁性 方向，且不改變該二磁性層中另一個磁性層内的磁性方
    多種。
    氣絕緣材料。
    氧化物。 ’其中該非磁性層包括電 20·如申請專利範圍第15項之裝置 氣導通材料。 21.如申請專利範圍第15項之裝置， ’其中該非磁性層包括錮。
    大電流強度為從約丨毫安培到約 得该第一導通線内之最 1 〇宅安培的水準。 O:\83\83013.DOC\ 8 -4- 588352
    23. 如申請專利範圍第15項之裝置，其中該第二導通線電氣 連接至電路’該電路被組態以維持該第二導通線内之最 大電流強度為從約500毫微安培到約丨微安培的水準。 24. 如申請專利範圍第15項之裝置，其中該第三導通線電氣 連接至電路，該電路被組態以維持該第三導通線内之最 大電流強度為從約1毫安培到約10毫安培的水準。 25·如申請專利範圍第15項之裝置，其中· 該第-導通線電氣連接至電路，該電路被組態以維持
    該第一導通線内之最大雷漭綠疮& %強度為從約1毫安培到約1 〇 毫安培的水準； 該第二導通線電氣連接至電路，該電路被組態以維持 該第二導通線内之最大電流強度為從約卿毫微安培到 約1微安培的水準；且 該第三導通線電氣連接至電路，該電路被組態以維持 該第三導通線内之最大電流強度為從約i毫安培到㈣ 毫安培的水準。 26· —種磁阻記憶裝置總成，包括：
    一包括複數個個別記憶位元的陣列；該等記憶位元 括-堆疊體，該堆疊體有一第一磁性層、—第二磁性 、及-介於該第-與第二磁性層間的非磁性層；該等 憶位元以該第-磁性層内的磁力矩與該第二磁性層内 磁力矩之相對方向的方式儲存資訊； 曰 一第一導通線，該第一 許多個個別記憶位元的第 導通線延伸跨越包括該陣列中 一組记憶位元；該第一導通線 O:\83\83013.DOC\ 8 陣列之該第一組個別記憶位元的堆疊體且被組態 用來從記憶位元讀取資訊； ——第二導通線，該第二導通線延伸跨越該陣列之該第 二組個別記憶位元且與該第一組個別記憶位元之堆疊 八的分隔距離大於該第一導通線與該等堆疊體的任何 刀隔距離；該第二導通線被組態以用來將資訊寫 位元； 〜 :第：電晶體，該第-電晶體透過該第一導通線與該 歹J之该第一組個別記憶位元電氣連接；及 27 28. 29. -第，電晶體，該第二電晶體透過該第二導通線與該 p列之該第一組個別記憶位元電氣連接。 •如申請專利範圍第26項之總成，其中該陣列包括一支撐 =板上方的覆蓋區，且其中該第一與第二電晶體位於該 陣列覆蓋區的週邊區域。 :申請專利範圍第26項之總成，進一步包括一介於該第 -與第二導通線間的電氣絕緣材料；且其中該 ，與該第-組個別記憶位元之堆叠體至少以該電氣絕緣 才料和該第一導通線之合併厚度分隔。 :申請專利範圍第26項之總成，進一步包括一介於該第 與第二導通線間的電氣絕緣材料，且其中·· 、該第二導通線與該第-組個別記憶位it之堆疊體至少 以該電氣絕緣材料和該第_導通線之合併厚度分隔；且 X第^通線貝體接觸該第一組個別記憶位元之堆疊 體的該第一與第二磁性層之一。 O:\83\83013.DOC\ 8 -6 · 588352
    30. 如申請專利範圍第26項之總成，進一步包括一第三導通 線"亥第二導通線接近該第一組個別記憶位元中的至少 個5己憶位元；該第三導通線被組態以用來將資訊寫至 該至少一個記憶位元且用來從該至少—個記憶位元讀取 資訊。 31. 如申請專利範圍第3〇項之總成，其中該第一導通線實體 接觸該第一組個別記憶位元之堆疊體的該第一與第二磁 性層中的一磁性層；且其中該第三導通線實體接觸該第 一與弟二磁性層中的另一磁性層。 3 2 ·如申睛專利範圍第3 〇項之總成，進一步包括一介於該第 一與第二導通線間的電氣絕緣材料，且其中： 該第二導通線與該第一組個別記憶位元的堆疊體至少 以該電氣絕緣材料和該第一導通線之合併厚度分隔； 該第一導通線實體接觸該第一組個別記憶位元之堆叠 體的該第一與第二磁性層中的一磁性層；且 該第三導通線實體接觸該第一與第二磁性層中的另一 磁性層。 33·如申請專利範圍第3〇項之總成，進一步包括一第三 屯日日 體’該第三電晶體透過該第三導通線與該至少一個記憶 位元電氣接觸。 34. —種儲存及取還資訊的方法，包括： 提供一磁組記憶裝置，該裝置包括·· 包括一堆疊體之記憶位元，該堆疊體包括一第一磁性 層、一第二磁性層、及一介於該第一與第二磁性層之間 -7-
    O:\83\83013.DOC、 8 缓纖漏 的非磁性層；該記憶位元以該第一磁性層内的磁力矩相 對於該第二磁性層内的磁力矩之方向儲存資訊； 一第一導通線，該第一導通線接近該堆疊體且被組態 以用來從記憶位元讀取資訊；及 一第二導通線，該第二導通線與該堆疊體分隔的距離 大於該第一導通線與該堆疊體分隔的任何距離大，且該 第一導通線被組態以用來將資訊寫至記憶位元； 萬從δ己憶位元項取資訊時，以從約5 〇 〇毫微安培到約1 微安培的最大電流強度操作該第一導通線； 當把^訊寫至記憶位元時，以從約丨毫安培到約1 〇毫安 培的最大電流強度操作該第二導通線。 ，其中該記憶位元是一記
    陣列覆蓋區的週邊區域内。 3 5·如申請專利範圍第34項之方法 憶位元 有一覆 多個記 括以一 的電流 其中該陣列包括至少1 〇〇 36·如申請專利範圍第35項之方法 個記憶位元。 方法，其中該陣列包括至少 37.如申請專利範圍第35項之方 10,000個記憶位元。 之方法，其中該陣列包括至少 38·如申請專利範圍第35項之方 1，0 0 0，0 0 0個記憶位元。 〇：\83\83013.DOC\ 8
    39·如申請專利範圍第34項 ^ 一綠， 法其中該記憶位元是一記 十思位元陣列的一部分，兮—p a - 土 該记憶位兀陣列在一基板上方具 夕 ’其中該第二導通線延伸跨越該陣列中的許 夕個;其中把資訊寫至該等許多個記憶位元包 括以-個或更多個電路元件控制沿著該第二導通線流過 的電流1且其中所有料-個或更多個電路元件都在該 陣列覆蓋區的週邊區域内。 40.如申請專利範圍第39項之方法，其中該陣列包括至少1〇〇 個記憶位元。 41 ·如申請專利範圍第39 g 固乐外項之方法，其中該陣列包括至少 10,000個記憶位元。 42.如申請專利範圍第39 g ^ . ^ 矛貝之方法，其中該陣列包括至少 1，000,000個記憶位元。 43·如申請專利範圍第34項之方法，進一步包括·· 提供-接近該堆疊體的第三導通線，該第三導通線被 、、且心以用來將:貝讯寫入記憶位元並從記憶位元讀取資訊 :及 訊寫至記憶位元時，以 當從記憶位元讀取資訊及把資 從約1耄安培到約10毫安培的最大電流強度操作該第三 導通線。 之方法，其中該§己憶位元是一記 該記憶位元陣列在一基板上方具 二導通線延伸跨越該陣列中的許 4 4 ·如申请專利範圍第3 4項 憶位元陣列的一部分， 有一覆蓋區；其中該第 多個記憶位元；其中從該等許多個記憶位元讀取資訊及 O:\83\83013.DOC、 8 -9-
    把貝訊寫至該等許多個記憶位元包括以一個或更多個電 路元件控制沿著该第三導通線流過的電流；且其中所有 該等一個或更多個電路元件都在該陣列覆蓋區的週邊區 域内。 °° 45. 46. 47. 如申請專利範圍第44項之方法，其中該陣列包括至少ι〇〇 個記憶位元。 如申請專利範圍第44項之方法’其中該陣列包括至少 10,000個記憶位元。 如申請專利範圍第44項之方法，其中該陣列包括至少 1，000,000個記憶位元。 10- O:\83\83013.DOC、 8
TW092100598A 2002-01-16 2003-01-13 Magnetoresistive memory devices and assemblies; and methods of storing and retrieving information TW588352B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/051,679 US6735111B2 (en) 2002-01-16 2002-01-16 Magnetoresistive memory devices and assemblies

Publications (2)

Publication Number Publication Date
TW200307942A TW200307942A (en) 2003-12-16
TW588352B true TW588352B (en) 2004-05-21

Family

ID=21972745

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092100598A TW588352B (en) 2002-01-16 2003-01-13 Magnetoresistive memory devices and assemblies; and methods of storing and retrieving information

Country Status (8)

Country Link
US (4) US6735111B2 (zh)
EP (1) EP1466328A2 (zh)
JP (1) JP4811627B2 (zh)
KR (1) KR100743328B1 (zh)
CN (1) CN100437816C (zh)
AU (1) AU2003210113A1 (zh)
TW (1) TW588352B (zh)
WO (1) WO2003063169A2 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7618850B2 (en) 2002-12-19 2009-11-17 Sandisk 3D Llc Method of making a diode read/write memory cell in a programmed state
US7660181B2 (en) 2002-12-19 2010-02-09 Sandisk 3D Llc Method of making non-volatile memory cell with embedded antifuse
US7800934B2 (en) 2005-09-28 2010-09-21 Sandisk 3D Llc Programming methods to increase window for reverse write 3D cell
US7800933B2 (en) 2005-09-28 2010-09-21 Sandisk 3D Llc Method for using a memory cell comprising switchable semiconductor memory element with trimmable resistance
US7800932B2 (en) 2005-09-28 2010-09-21 Sandisk 3D Llc Memory cell comprising switchable semiconductor memory element with trimmable resistance
US8008700B2 (en) 2002-12-19 2011-08-30 Sandisk 3D Llc Non-volatile memory cell with embedded antifuse

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6735111B2 (en) * 2002-01-16 2004-05-11 Micron Technology, Inc. Magnetoresistive memory devices and assemblies
US6762952B2 (en) * 2002-05-01 2004-07-13 Hewlett-Packard Development Company, L.P. Minimizing errors in a magnetoresistive solid-state storage device
WO2003098632A2 (en) * 2002-05-16 2003-11-27 Nova Research, Inc. Methods of fabricating magnetoresistive memory devices
US20070164388A1 (en) * 2002-12-19 2007-07-19 Sandisk 3D Llc Memory cell comprising a diode fabricated in a low resistivity, programmed state
US6818549B2 (en) * 2003-03-05 2004-11-16 Hewlett-Packard Development Company, L.P. Buried magnetic tunnel-junction memory cell and methods
CA2529027C (en) * 2003-06-13 2013-09-10 Immunomedics, Inc. D-amino acid peptides
US8796155B2 (en) * 2008-12-04 2014-08-05 Micron Technology, Inc. Methods of fabricating substrates
US8895323B2 (en) 2011-12-19 2014-11-25 Lam Research Corporation Method of forming a magnetoresistive random-access memory device
KR102023626B1 (ko) 2013-01-25 2019-09-20 삼성전자 주식회사 스핀 홀 효과를 이용한 메모리 소자와 그 제조 및 동작방법

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4493690A (en) * 1983-01-20 1985-01-15 Rockwell International Corporation Cam activated anti-dog-ear device
US5262535A (en) * 1992-02-20 1993-11-16 Binney & Smith Inc. Surfactant composition and method of making the same
US5477482A (en) * 1993-10-01 1995-12-19 The United States Of America As Represented By The Secretary Of The Navy Ultra high density, non-volatile ferromagnetic random access memory
US5565695A (en) * 1995-04-21 1996-10-15 Johnson; Mark B. Magnetic spin transistor hybrid circuit element
US6256224B1 (en) * 2000-05-03 2001-07-03 Hewlett-Packard Co Write circuit for large MRAM arrays
US6055179A (en) * 1998-05-19 2000-04-25 Canon Kk Memory device utilizing giant magnetoresistance effect
US6097625A (en) * 1998-07-16 2000-08-01 International Business Machines Corporation Magnetic random access memory (MRAM) array with magnetic tunnel junction (MTJ) cells and remote diodes
US6005800A (en) * 1998-11-23 1999-12-21 International Business Machines Corporation Magnetic memory array with paired asymmetric memory cells for improved write margin
KR100408576B1 (ko) * 1999-03-19 2003-12-03 인피니언 테크놀로지스 아게 기억 셀 어레이 및 그의 제조 방법
JP3589346B2 (ja) * 1999-06-17 2004-11-17 松下電器産業株式会社 磁気抵抗効果素子および磁気抵抗効果記憶素子
WO2000079540A1 (en) * 1999-06-18 2000-12-28 Nve Corporation Magnetic memory coincident thermal pulse data storage
US6611405B1 (en) * 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
EP1143537A1 (en) 1999-09-27 2001-10-10 Matsushita Electric Industrial Co., Ltd. Magnetoresistance effect memory device and method for producing the same
US6188615B1 (en) * 1999-10-29 2001-02-13 Hewlett-Packard Company MRAM device including digital sense amplifiers
US6473336B2 (en) * 1999-12-16 2002-10-29 Kabushiki Kaisha Toshiba Magnetic memory device
US6272036B1 (en) * 1999-12-20 2001-08-07 The University Of Chicago Control of magnetic direction in multi-layer ferromagnetic devices by bias voltage
KR100366702B1 (ko) * 2000-02-03 2003-01-08 삼성전자 주식회사 쓰기 및 읽기 회로를 갖는 자기 터널 접합 소자를 이용한자기 랜덤 액세스 메모리
JP3910372B2 (ja) * 2000-03-03 2007-04-25 インターナショナル・ビジネス・マシーンズ・コーポレーション ストレージ・システム及び書き込み方法
DE10113853B4 (de) * 2000-03-23 2009-08-06 Sharp K.K. Magnetspeicherelement und Magnetspeicher
US6215707B1 (en) * 2000-04-10 2001-04-10 Motorola Inc. Charge conserving write method and system for an MRAM
JP4050446B2 (ja) * 2000-06-30 2008-02-20 株式会社東芝 固体磁気メモリ
JP4309075B2 (ja) * 2000-07-27 2009-08-05 株式会社東芝 磁気記憶装置
US6272041B1 (en) 2000-08-28 2001-08-07 Motorola, Inc. MTJ MRAM parallel-parallel architecture
JP2002170377A (ja) * 2000-09-22 2002-06-14 Mitsubishi Electric Corp 薄膜磁性体記憶装置
JP4149647B2 (ja) * 2000-09-28 2008-09-10 株式会社東芝 半導体記憶装置及びその製造方法
JP4726290B2 (ja) * 2000-10-17 2011-07-20 ルネサスエレクトロニクス株式会社 半導体集積回路
US6385082B1 (en) * 2000-11-08 2002-05-07 International Business Machines Corp. Thermally-assisted magnetic random access memory (MRAM)
JP4726292B2 (ja) * 2000-11-14 2011-07-20 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
US6555858B1 (en) * 2000-11-15 2003-04-29 Motorola, Inc. Self-aligned magnetic clad write line and its method of formation
KR100390977B1 (ko) * 2000-12-28 2003-07-12 주식회사 하이닉스반도체 반도체소자의 제조방법
TW520501B (en) * 2000-12-29 2003-02-11 Amic Technology Taiwan Inc Bias device for a magneto-resistive random access memory
US6649960B1 (en) * 2001-02-16 2003-11-18 Maxtor Corporation Synthetic free layer structure for MRAM devices
US6721203B1 (en) * 2001-02-23 2004-04-13 Western Digital (Fremont), Inc. Designs of reference cells for magnetic tunnel junction (MTJ) MRAM
US6687178B1 (en) * 2001-02-23 2004-02-03 Western Digital (Fremont), Inc. Temperature dependent write current source for magnetic tunnel junction MRAM
DE10118197C2 (de) * 2001-04-11 2003-04-03 Infineon Technologies Ag Integrierte magnetoresistive Halbleiterspeicheranordnung und Verfahren zum Beschreiben derselben
DE60235757D1 (de) 2001-06-22 2010-05-06 Abbeymoor Medical Inc Harnröhrenprofilierungsvorrichtung
US6385083B1 (en) * 2001-08-01 2002-05-07 Hewlett-Packard Company MRAM device including offset conductors
FR2832542B1 (fr) * 2001-11-16 2005-05-06 Commissariat Energie Atomique Dispositif magnetique a jonction tunnel magnetique, memoire et procedes d'ecriture et de lecture utilisant ce dispositif
US6606262B2 (en) * 2002-01-10 2003-08-12 Hewlett-Packard Development Company, L.P. Magnetoresistive random access memory (MRAM) with on-chip automatic determination of optimized write current method and apparatus
US6735111B2 (en) * 2002-01-16 2004-05-11 Micron Technology, Inc. Magnetoresistive memory devices and assemblies

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7618850B2 (en) 2002-12-19 2009-11-17 Sandisk 3D Llc Method of making a diode read/write memory cell in a programmed state
US7660181B2 (en) 2002-12-19 2010-02-09 Sandisk 3D Llc Method of making non-volatile memory cell with embedded antifuse
US7915094B2 (en) 2002-12-19 2011-03-29 Sandisk 3D Llc Method of making a diode read/write memory cell in a programmed state
US8008700B2 (en) 2002-12-19 2011-08-30 Sandisk 3D Llc Non-volatile memory cell with embedded antifuse
US7800934B2 (en) 2005-09-28 2010-09-21 Sandisk 3D Llc Programming methods to increase window for reverse write 3D cell
US7800933B2 (en) 2005-09-28 2010-09-21 Sandisk 3D Llc Method for using a memory cell comprising switchable semiconductor memory element with trimmable resistance
US7800932B2 (en) 2005-09-28 2010-09-21 Sandisk 3D Llc Memory cell comprising switchable semiconductor memory element with trimmable resistance

Also Published As

Publication number Publication date
US6791870B2 (en) 2004-09-14
TW200307942A (en) 2003-12-16
US20030205726A1 (en) 2003-11-06
JP4811627B2 (ja) 2011-11-09
WO2003063169B1 (en) 2004-03-25
WO2003063169A2 (en) 2003-07-31
US20050014297A1 (en) 2005-01-20
US20030133323A1 (en) 2003-07-17
AU2003210113A1 (en) 2003-09-02
EP1466328A2 (en) 2004-10-13
KR100743328B1 (ko) 2007-07-26
JP2006507656A (ja) 2006-03-02
KR20040073569A (ko) 2004-08-19
WO2003063169A3 (en) 2003-12-31
CN100437816C (zh) 2008-11-26
US20070020774A1 (en) 2007-01-25
CN1643612A (zh) 2005-07-20
US6735111B2 (en) 2004-05-11

Similar Documents

Publication Publication Date Title
TW588352B (en) Magnetoresistive memory devices and assemblies; and methods of storing and retrieving information
CN100341073C (zh) 磁性随机存取存储器
TWI459385B (zh) 磁阻隧道接面磁性裝置及其在磁性隨機存取記憶體之應用
EP2807648B1 (en) Multi-bit magnetic tunnel junction memory and method of forming the same
US20070246787A1 (en) On-plug magnetic tunnel junction devices based on spin torque transfer switching
US20130064010A1 (en) Memory cell having nonmagnetic filament contact and methods of operating and fabricating the same
KR20110103463A (ko) Ｓｔｔ-ｍｒａｍ 셀 구조들
TW200303028A (en) Magnetoresistive random access memory (MRAM ) cross-point array with reduced parasitic effects
TW200304230A (en) Magneto resistive storage device having a double tunnel junction
JP2014501040A (ja) 磁気トンネル接合において磁界を制御するための装置、方法、メモリ・セル
TWI794529B (zh) 磁性元件及記憶體元件
US20050152180A1 (en) Separate write and read access architecture for a magnetic tunnel junction
CN1856836B (zh) 具有分段磁性写入线的mram阵列
CN111613635B (zh) 垂直自旋转移矩mram存储器单元
TW200405338A (en) MRAM-cell and array-architecture with maximum read-out signal and reduced electro-magnetic interference
JP2003338610A (ja) マグネティックｒａｍ
US6982445B2 (en) MRAM architecture with a bit line located underneath the magnetic tunneling junction device
TW200304143A (en) Synthetic ferrimagnet reference layer for a magnetic storage device
CN113451355B (zh) 基于自旋轨道矩的磁性存储器件
US7787289B2 (en) MRAM design with local write conductors of reduced cross-sectional area
JP2004006861A (ja) 寄生電流を低減した磁気ランダムアクセスメモリ
CN117979808A (zh) 双钉扎层存储单元及其制备方法、存储器和电子设备
CN113921051A (zh) 一种磁性赛道存储单元
JP2002117669A (ja) 磁気抵抗効果素子を用いたメモリ
TW556191B (en) Magneto-resistance type random access memory circuit

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent