CN100437816C - 磁阻存储器件和组件以及存储和检索信息的方法 - Google Patents

磁阻存储器件和组件以及存储和检索信息的方法 Download PDF

Info

Publication number
CN100437816C
CN100437816C CNB038057549A CN03805754A CN100437816C CN 100437816 C CN100437816 C CN 100437816C CN B038057549 A CNB038057549 A CN B038057549A CN 03805754 A CN03805754 A CN 03805754A CN 100437816 C CN100437816 C CN 100437816C
Authority
CN
China
Prior art keywords
lead
bank bit
magnetosphere
stack layer
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB038057549A
Other languages
English (en)
Other versions
CN1643612A (zh
Inventor
H·内贾德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN1643612A publication Critical patent/CN1643612A/zh
Application granted granted Critical
Publication of CN100437816C publication Critical patent/CN100437816C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Thin Magnetic Films (AREA)

Abstract

本发明包括磁阻存储器件。该器件包括存储位(20)，其中包含具有第一磁层(22)、第二磁层(24)以及第一和第二磁层之间的非磁层(26)的堆叠层。第一导线(18)最接近堆叠层，并被配置用于从存储位中读取信息。第二导线(14)与堆叠层间隔的距离比第一导线与堆叠层间隔的距离要大，并被配置用于向存储位写入信息。本发明还包括在交叉点阵列体系结构中存储和检索信息的方法。

Description

磁阻存储器件和组件以及存储和检索信息的方法
技术领域
本发明涉及磁阻存储器件、例如磁随机存取存储器(MRAM)器件，还涉及存储和检索信息的方法。
发明背景
许多类型的数字存储器被用于计算机系统元件、数字处理系统以及用于存储和检索数据的其它应用中。MRAM是一种数字存储器，其中信息的数字位包含存储单元中磁性材料的磁化的二中择一状态。磁性材料可以是铁磁性薄膜。信息可以存储在存储器件中，而且通过进行感应检测以确定器件的磁化状态或者通过对存储器件的磁化状态进行磁阻检测，可从存储器件中检索信息。注意，术语“磁阻器件”表征所述器件而不是存取器件，因此，磁阻器件可通过例如感应检测或者磁阻检测方法来存取。
目前正在磁数字存储器、例如MRAM上投入大量研究，因为相对于目前广泛使用的动态随机存取存储器(DRAM)元件和静态随机存取存储器(SRAM)元件，这类存储器看来具有极大的潜在优势。例如，DRAM存在的问题是，它依赖电容器内的电荷存储。这种电容器泄漏电荷，并且必须以大约64-128毫秒的间隔刷新。DRAM器件的不断刷新会从用于对器件供电的电池中消耗能量，并且可能导致丢失数据的问题，因为存储在DRAM器件中的信息在器件的电源切断时会丢失。
SRAM器件可避免与DRAM器件相关的一些问题，因为SRAM器件不需要不断刷新。此外，SRAM器件通常比DRAM器件要快。但是，SRAM器件比DRAM器件占用更多半导体面积。随着进行不断努力以增加存储器件的密度，半导体面积变得越来越宝贵。因此，SRAM技术难以作为标准存储器件结合到存储器阵列中。
MRAM器件具有减轻与DRAM器件和SRAM器件相关的问题的可能性。具体来讲，MRAM器件不需要不断刷新，而是以稳定的磁状态来存储数据。此外，即使器件的电源切断或丢失，存储在MRAM器件中的数据仍然将保持在器件中。另外，可能使用少于或等于与DRAM器件相关的半导体面积的量形成MRAM器件，因此可能比SRAM器件更经济地结合到大存储器阵列中。
虽然MRAM器件具有被用作数字存储器件的可能性，但它们目前没有被广泛使用。与MRAM技术相关的若干问题仍然有待解决。希望开发改进的MRAM器件。
发明概述
在一个方面，本发明包括磁阻存储器件。该器件包括存储位，其中包含具有第一磁层、第二磁层以及第一和第二磁层之间的非磁层的堆叠层。第一导线最接近堆叠层，并被配置用于从存储位中读取信息。第二导线与堆叠层间隔的距离比第一导线与堆叠层间隔的距离要大，并被配置用于向存储位写入信息。
在一个方面，本发明包括磁阻存储器件组件。该组件包括独立磁阻存储器件的阵列。这些器件包括存储位。各个存储位包含通过非磁层分隔的一对磁层的堆叠层。第一导线最接近堆叠层，并用于从存储位中读取信息。第二导线与堆叠层的距离比第一导线要大，并被配置用于向存储位写入信息。第一导线延伸经过阵列中的第一组若干独立磁阻存储器件，公共第二导线也延伸经过阵列中的第一组的独立磁阻存储器件。第一晶体管与第一导线电连接，因此与第一组的独立磁阻存储器件电连接。另外，第二晶体管与第二导线电连接，因此与阵列中第一组的独立磁阻存储器件电连接。
在一个方面，本发明包括存储和检索信息的方法。提供一种磁阻存储器件。该器件包括具有通过非磁层分隔的一对磁层的存储堆叠层。第一导线设置为最靠近堆叠层并用于从存储位读取信息，而第二导线与堆叠层的距离比第一导线要大，并用于向存储位写入信息。第一导线在从存储位读取信息的过程中以从大约500毫微安到大约1微安的最大安培数来工作，而第二导线在向存储位写入信息的过程中以从大约1毫安到大约10毫安的最大安培数来工作。
附图简介
下面参照以下附图来描述本发明的优选实施例。
图1是本发明所包含的示范磁阻存储器件的示意剖面图。
图2是说明本发明的示范应用的磁阻存储器件组件的一部分的示意俯视图。
优选实施例的详细说明
在一个方面，本发明涉及图1中的结构10所示范的新颖MRAM器件。结构10包括衬底12。衬底12可包括例如具有在其中形成的各种电路元件(未示出)的单晶硅。为了帮助说明以下的权利要求，术语“半导电衬底”和“半导体衬底”被定义为表示包含半导体材料的任何结构，半导体材料包括但不限于诸如半导体晶片之类的大块半导体材料(单独地或在包含其它材料的组件中)以及半导体材料层(单独地或在包含其它材料的组件中)。术语“衬底”表示任何支撑结构，包括但不限于上述半导体衬底。
第一电导线14由衬底12支撑，电绝缘层16处于线14之上，以及第二电导线18处于电绝缘层16之上。导线14和18可包括许多导电材料中的任一种，包括例如金属、金属复合材料以及导电掺杂半导体材料。绝缘层16可包括许多电绝缘材料中的任一种，包括例如二氧化硅、氮化硅和/或所谓的低k材料。
存储位20处于导线18之上，并包括堆叠层，其中包括第一磁层22、第二磁层24以及磁层22、24之间的非磁性材料26。存储位20的磁层22和24通常包括镍、铁、钴、铱、锰、铂和钌中的一种或多种。非磁性材料26或者在MRAM是巨磁阻(GMR)器件的应用中可包括导电材料(例如铜)，或者在MRAM器件是隧道磁阻(TMR)器件的应用中可包括电绝缘材料(例如氧化铝(Al2O3)或二氧化硅)。在所示实施例中，磁层24在物理上接触导线18。
第三导线28设置在存储位之上，并且以垂直于第一和第二导线14、18的方向延伸。因此，在结构10的所示取向中，第三导线28以垂直于页面的方向延伸。导线28可包括许多导电材料中的任一种，包括例如金属和金属复合材料。在所示实施例中，导线28在物理上接触磁层22。
电绝缘材料30沿导线28和存储位20的侧壁设置，以及设置在第二导线18之上。绝缘材料30可包括许多电绝缘材料中的任一种，包括例如二氧化硅、氮化硅和硼磷硅酸盐玻璃(BPSG)。
磁层22、24中均包含磁矩，在图1中，层22中的磁矩如箭头32所示，层24中的磁矩如箭头34所示。信息作为层22中磁矩相对于层24中磁矩的相对取向存储在存储位20中。在所示结构中，磁矩彼此反平行。层22和24中磁矩的另一种稳定取向是磁矩彼此平行的取向。通过把磁矩的反平行取向当作对应于双态存储器件中的“0”或“1”以及平行取向对应于“0”和“1”之中的另一个，信息可存储在位20中。
磁层22和24之一的磁性取向通常在其中被固定，使得在对存储位存储和检索信息的过程中这种取向不改变。磁层中另一个的取向在至少向存储位写入信息的过程中被改变。因此，示范存储位在层22中的所示磁性取向可被固定，而层24中的取向则当信息存储到存储位时从平行变为反平行状态。
导线14、18和28用于对存储位20读取和写入信息。更具体来讲，在优选实施例中，导线14用于对存储位20写入信息；导线18用于从存储位20读取信息；以及导线28是用于读写操作的公共线。本发明的特定实施例的一个方面是以下认识：用于对存储位20进行读操作的导线(图1的线18)应该与该存储位有电阻电接触，从而允许检测位的存储状态(即层22和24中的相对磁性取向)。
本发明的特定实施例的另一个方面是以下认识：用于对存储位20写入信息的导线最好没有与位进行电阻电接触。在具体方面，用于写操作的导线(所示结构的线14)设置成足够靠近位20，使得从写入线14产生的磁场与位充分重叠，以便转换位的存储状态(具体来讲，是转换层22和24之一中的磁性取向)，但该线远离该位而无法与该位进行电阻电接触。
在所示结构中，导线14与存储位20隔开了导线18与绝缘材料16的组合厚度。在特定实施例中，层18的厚度从大约100埃到大约300埃，以及层16的厚度至少约100埃，使得导电材料14与位20分开至少约200埃的距离。注意，其它中间材料可设置在层14与存储位20之间，作为对层16和18的所示材料的补充或替代。
虽然在理论上能够仅利用导线14来实现对存储位20的写操作，但是由于试图从单一导线引起层22和24之一的磁性取向的完全翻转的物理性质，因此这种方式在实际上难以实现。具体来讲，磁性材料中的任何缺陷或不均匀性都可能使磁矩不能完全翻转，因此无法获得稳定取向。磁矩则可能重新翻转到原始取向，而不是获得写操作所需的新取向。导线28可简化写操作。具体来讲，如果电流流经导线28，则磁性取向会朝预期磁性取向部分翻转，后续电流流经线14能够轻易地把磁性取向完全翻转到预期取向。采用在MRAM存储位之上且与用于对位进行写入的导线垂直的导线通常称作半选过程。
导线28还可用于从存储位20读取信息，以及将为读操作在位的相对侧提供电接触。
可对使用导线14、18和28的特定操作调整通过这些导线提供的相对安培数。因此，导线18(仅用于读操作)中的最大安培数可保持为从大约500毫微安到大约1微安的水平。而导线14(用于写操作)中的最大安培数可保持为从大约1毫安到大约10毫安的水平。另外，导线28中的最大安培数可保持为从大约1毫安到大约10毫安的水平。
导线14、18和28可包括适合于传送导线中所需的最大安培数的材料。因此，导线18可包括适合于传送较低安培数的许多导电材料，包括例如各种金属、金属硅化物以及包括导电掺杂硅在内的导电掺杂半导体材料。导线14和28可包括适合于传送较高安培数的许多材料，包括例如各种金属。
在本发明的一个示范应用中，参照图1所述的类型的存储位结合到存储器阵列中。包括存储位阵列的示范组件50如图2所示，其中阵列由标号52总体表示。组件50包括支撑阵列52的衬底54。衬底54可包括以上参照衬底12所述的材料。各个存储位56表示为处于阵列52中，由“X”表示。存储位可包括以上参照图1所述的磁层22、24以及非磁层26。
多个导线18表示为沿水平方向通过阵列52，以及第二组多个导线28表示为沿垂直方向通过阵列52。导线18和28对应于由图1中相同的标号所表示的线。注意，图2中看不见任何对应于图1的线14的导线。在典型实施例中，这种导线处于导线18之下，因此从图2的视图中看不到。
各导线18延伸经过阵列52中的一组的各存储位56。在所示结构中，各导线18延伸经过阵列中的一组5个存储位。同样，各线28延伸经过阵列中的一组5个存储位。此外，对应于图1的线14、因而用于对存储位写入的埋设线延伸经过与所示线18相同的一组5个存储位。
各线18和28具有与其相关的电路，用于控制通过这些线的电流。这种电路通过沿线18的框60以及沿线28的框62来表示。该电路通常包括至少一个晶体管，主要用于把通过导线的最大安培数保持在预期范围内。另外，线14(图2中未示出)还具有与其相关的、与对于线18所述的电路相似的电路，并且用于控制流经线14的电流；包括例如把线14中的最大安培数保持在预期范围内。
存储位56的阵列52包括衬底54上的占用面积，它近似地由围绕阵列外边缘的虚线70表示。与导线18、28相关的电路60、62以及与导线14相关的电路(未示出)在这种阵列的占用面积的周围。最好是在阵列的占用面积中没有提供晶体管，以便简化阵列的制造以及增加在固定阵列面积中的位数量。
阵列52中的存储位的数量可根据阵列的预期应用来改变。在特定实施例中，阵列将包括具有10行位与10列位的矩阵(存储位的10×10矩阵)，从而将包括100个存储位。在另一个实施例中，阵列将包括存储位的100×100矩阵，从而将包括10000个存储位。在又一个实施例中，阵列将包括存储位的1000×1000矩阵，从而将包括1000000个存储位。在特定应用中，在占用面积70中，除了存储位以及分布在存储位之间的导线之外，将没有任何电路元件，以便简化阵列的制造。
先有技术MRAM结构通常把与存储位电阻电接触的单线用于读和写操作(即把图1的线18用于读和写操作)，并且在写操作过程中遇到的困难是，将会超过位的隧道结中的势垒的击穿电压。先有技术问题的一个方面在于，在与写操作相关的晶体管中采用低电压，使晶体管以低驱动电流在晶体管电流-电压曲线的深线性区工作。本发明的一个方面是采用半选绝缘写入导体。写入导体与存储位的电绝缘使得与导体相关的晶体管在饱和区工作，因此可把晶体管宽度减少至少是先有技术结构的10倍。由于与MRAM组件相关的管芯面积的大约30％到40％通常由写入晶体管占用，因此晶体管尺寸的减小能够显著减小管芯尺寸。
遵照规定，通过或多或少特定的语言描述了本发明的结构和方法特征。但是要理解，本发明不限于所示及所述的特定特征，因为本文所公开的方案包括实现本发明的优选形式。因此，通过所附权利要求书中根据等效理论适当解释的任何形式或修改来要求本发明的权益。

Claims (10)

1.一种磁阻存储器件，包括：
存储位，包括其中包含第一磁层、第二磁层以及在所述第一和第二磁层之间的非磁层的堆叠层；所述存储位以所述第一磁层中的磁矩与所述第二磁层中的磁矩的相对取向来存储信息；
第一导线在一侧邻近所述堆叠层，并且被配置用于从所述存储位中读取信息；
第二导线与所述堆叠层相隔的距离比所述第一导线与所述堆叠层相隔的任何距离要大，并且被配置用于向所述存储位写入信息；
其中所述第一和第二导线彼此纵向平行延伸；
其中所述第一导线未被用于向所述存储位写入信息；以及
其中所述第二导线未被用于从所述存储位读取信息。
2.如权利要求1所述的器件，其特征在于，所述第一导线与所述存储位的至少一个所述磁层电阻电接触，以及所述第二导线没有与所述存储位的任一个所述磁层电阻电接触。
3.如权利要求1所述的器件，其特征在于还包括所述第一与第二导线之间的电绝缘材料；以及所述第二导线与所述堆叠层间隔至少所述电绝缘材料和所述第一导线的组合厚度。
4.如权利要求1所述的器件，其特征在于还包括所述第一与第二导线之间的电绝缘材料，以及其中：
所述第二导线与所述堆叠层间隔至少所述电绝缘材料和所述第一导线的组合厚度；以及
所述第一导线在物理上接触所述第一和第二磁层其中之一。
5.如权利要求1所述的器件，其特征在于还包括在另一侧邻近所述堆叠层的第三导线；所述第三导线被配置用于向所述存储位写入信息以及从所述存储位读取信息。
6.如权利要求5所述的器件，其特征在于，所述第一导线在物理上接触所述第一和第二磁层其中之一，以及所述第三导线在物理上接触所述第一和第二磁层其中另一个。
7.如权利要求5所述的器件，其特征在于还包括所述第一与第二导线之间的电绝缘材料，以及其中：
所述第二导线与所述堆叠层间隔至少所述电绝缘材料和所述第一导线的组合厚度；
所述第一导线在物理上接触所述第一和第二磁层其中之一；以及
所述第三导线在物理上接触所述第一和第二磁层其中另一个。
8.一种磁阻存储器件组件，包括：
包括多个独立存储位的阵列；所述存储位包括具有第一磁层、第二磁层以及在所述第一和第二磁层之间的非磁层的堆叠层；所述存储位以所述第一磁层中的磁矩与所述第二磁层中的磁矩的相对取向来存储信息；
第一导线，延伸经过包含所述阵列的若干所述独立存储位的第一组；所述第一导线在所述阵列的所述第一组独立存储位的一侧邻近所述堆叠层，并被配置用于从所述存储位中读取信息；
第二导线，延伸经过所述阵列的所述第一组存储位，并且与所述第一组独立存储位的所述堆叠层间隔的距离大于所述第一导线与所述堆叠层间隔的任何距离；所述第二导线被配置用于向所述存储位写入信息；
第一晶体管，通过所述第一导线与所述阵列的所述第一组独立存储位电连接；
第二晶体管，通过所述第二导线与所述阵列的所述第一组独立存储位电连接；
其中所述第一和第二导线彼此纵向平行延伸；
其中所述第一导线未被用于向所述存储位写入信息；以及
其中所述第二导线未被用于从所述存储位读取信息。
9.一种存储和检索信息的方法，包括：
提供一种磁阻存储器件，其中包括：
存储位，包括其中包含第一磁层、第二磁层以及在所述第一和第二磁层之间的非磁层的堆叠层；所述存储位以所述第一磁层中的磁矩与所述第二磁层中的磁矩的相对取向来存储信息；
第一导线在一侧邻近所述堆叠层，并被配置用于从所述存储位中读取信息；以及
第二导线与所述堆叠层间隔的距离比所述第一导线与所述堆叠层间隔的距离要大，并被配置用于向所述存储位写入信息；
在从所述存储位中读取信息的过程中，以从大约500毫微安到大约1微安的最大安培数操作所述第一导线；以及
在向所述存储位写入信息的过程中，以从大约1毫安到大约10毫安的最大安培数操作所述第二导线。
10.如权利要求9所述的方法，其特征在于还包括：
提供在另一侧邻近所述堆叠层的第三导线；所述第三导线被配置用于向所述存储位写入信息以及从所述存储位中读取信息；以及
在从所述存储位中读取信息以及向所述存储位写入信息的过程中，以从大约1毫安到大约10毫安的最大安培数操作所述第三导线。
CNB038057549A 2002-01-16 2003-01-02 磁阻存储器件和组件以及存储和检索信息的方法 Expired - Lifetime CN100437816C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/051,679 2002-01-16
US10/051,679 US6735111B2 (en) 2002-01-16 2002-01-16 Magnetoresistive memory devices and assemblies

Publications (2)

Publication Number Publication Date
CN1643612A CN1643612A (zh) 2005-07-20
CN100437816C true CN100437816C (zh) 2008-11-26

Family

ID=21972745

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038057549A Expired - Lifetime CN100437816C (zh) 2002-01-16 2003-01-02 磁阻存储器件和组件以及存储和检索信息的方法

Country Status (8)

Country Link
US (4) US6735111B2 (zh)
EP (1) EP1466328A2 (zh)
JP (1) JP4811627B2 (zh)
KR (1) KR100743328B1 (zh)
CN (1) CN100437816C (zh)
AU (1) AU2003210113A1 (zh)
TW (1) TW588352B (zh)
WO (1) WO2003063169A2 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6735111B2 (en) * 2002-01-16 2004-05-11 Micron Technology, Inc. Magnetoresistive memory devices and assemblies
US6762952B2 (en) * 2002-05-01 2004-07-13 Hewlett-Packard Development Company, L.P. Minimizing errors in a magnetoresistive solid-state storage device
WO2003098632A2 (en) * 2002-05-16 2003-11-27 Nova Research, Inc. Methods of fabricating magnetoresistive memory devices
US7618850B2 (en) * 2002-12-19 2009-11-17 Sandisk 3D Llc Method of making a diode read/write memory cell in a programmed state
US7800932B2 (en) * 2005-09-28 2010-09-21 Sandisk 3D Llc Memory cell comprising switchable semiconductor memory element with trimmable resistance
US20070164388A1 (en) * 2002-12-19 2007-07-19 Sandisk 3D Llc Memory cell comprising a diode fabricated in a low resistivity, programmed state
US7660181B2 (en) * 2002-12-19 2010-02-09 Sandisk 3D Llc Method of making non-volatile memory cell with embedded antifuse
US8008700B2 (en) * 2002-12-19 2011-08-30 Sandisk 3D Llc Non-volatile memory cell with embedded antifuse
US7800933B2 (en) * 2005-09-28 2010-09-21 Sandisk 3D Llc Method for using a memory cell comprising switchable semiconductor memory element with trimmable resistance
US6818549B2 (en) * 2003-03-05 2004-11-16 Hewlett-Packard Development Company, L.P. Buried magnetic tunnel-junction memory cell and methods
EP1633773A4 (en) * 2003-06-13 2010-10-20 Immunomedics Inc PEPTIDES OF AMINO ACIDS D
US7800934B2 (en) * 2005-09-28 2010-09-21 Sandisk 3D Llc Programming methods to increase window for reverse write 3D cell
US8796155B2 (en) * 2008-12-04 2014-08-05 Micron Technology, Inc. Methods of fabricating substrates
US8895323B2 (en) 2011-12-19 2014-11-25 Lam Research Corporation Method of forming a magnetoresistive random-access memory device
KR102023626B1 (ko) 2013-01-25 2019-09-20 삼성전자 주식회사 스핀 홀 효과를 이용한 메모리 소자와 그 제조 및 동작방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097625A (en) * 1998-07-16 2000-08-01 International Business Machines Corporation Magnetic random access memory (MRAM) array with magnetic tunnel junction (MTJ) cells and remote diodes
CN1295332A (zh) * 1999-10-29 2001-05-16 惠普公司 包含数字检测放大器的mram设备
CN1308317A (zh) * 1999-09-16 2001-08-15 株式会社东芝 磁电阻元件和磁存储装置
US20010026471A1 (en) * 2000-03-23 2001-10-04 Masashi Michijima Magnetic memory element, magnetic memory and manufacturing method of magnetic memory
EP1143537A1 (en) * 1999-09-27 2001-10-10 Matsushita Electric Industrial Co., Ltd. Magnetoresistance effect memory device and method for producing the same

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4493690A (en) * 1983-01-20 1985-01-15 Rockwell International Corporation Cam activated anti-dog-ear device
US5262535A (en) * 1992-02-20 1993-11-16 Binney & Smith Inc. Surfactant composition and method of making the same
US5477482A (en) * 1993-10-01 1995-12-19 The United States Of America As Represented By The Secretary Of The Navy Ultra high density, non-volatile ferromagnetic random access memory
US5565695A (en) * 1995-04-21 1996-10-15 Johnson; Mark B. Magnetic spin transistor hybrid circuit element
US6256224B1 (en) 2000-05-03 2001-07-03 Hewlett-Packard Co Write circuit for large MRAM arrays
US6055179A (en) * 1998-05-19 2000-04-25 Canon Kk Memory device utilizing giant magnetoresistance effect
US6005800A (en) * 1998-11-23 1999-12-21 International Business Machines Corporation Magnetic memory array with paired asymmetric memory cells for improved write margin
EP1163676B1 (de) * 1999-03-19 2002-12-11 Infineon Technologies AG Speicherzellenanordnung und verfahren zu deren herstellung
US6436526B1 (en) * 1999-06-17 2002-08-20 Matsushita Electric Industrial Co., Ltd. Magneto-resistance effect element, magneto-resistance effect memory cell, MRAM and method for performing information write to or read from the magneto-resistance effect memory cell
AU6121100A (en) * 1999-06-18 2001-01-09 Nve Corporation Magnetic memory coincident thermal pulse data storage
US6473336B2 (en) * 1999-12-16 2002-10-29 Kabushiki Kaisha Toshiba Magnetic memory device
US6272036B1 (en) * 1999-12-20 2001-08-07 The University Of Chicago Control of magnetic direction in multi-layer ferromagnetic devices by bias voltage
KR100366702B1 (ko) * 2000-02-03 2003-01-08 삼성전자 주식회사 쓰기 및 읽기 회로를 갖는 자기 터널 접합 소자를 이용한자기 랜덤 액세스 메모리
JP3910372B2 (ja) * 2000-03-03 2007-04-25 インターナショナル・ビジネス・マシーンズ・コーポレーション ストレージ・システム及び書き込み方法
US6215707B1 (en) 2000-04-10 2001-04-10 Motorola Inc. Charge conserving write method and system for an MRAM
JP4050446B2 (ja) * 2000-06-30 2008-02-20 株式会社東芝 固体磁気メモリ
JP4309075B2 (ja) * 2000-07-27 2009-08-05 株式会社東芝 磁気記憶装置
US6272041B1 (en) 2000-08-28 2001-08-07 Motorola, Inc. MTJ MRAM parallel-parallel architecture
JP2002170377A (ja) * 2000-09-22 2002-06-14 Mitsubishi Electric Corp 薄膜磁性体記憶装置
JP4149647B2 (ja) * 2000-09-28 2008-09-10 株式会社東芝 半導体記憶装置及びその製造方法
JP4726290B2 (ja) * 2000-10-17 2011-07-20 ルネサスエレクトロニクス株式会社 半導体集積回路
US6385082B1 (en) * 2000-11-08 2002-05-07 International Business Machines Corp. Thermally-assisted magnetic random access memory (MRAM)
JP4726292B2 (ja) * 2000-11-14 2011-07-20 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
US6555858B1 (en) * 2000-11-15 2003-04-29 Motorola, Inc. Self-aligned magnetic clad write line and its method of formation
KR100390977B1 (ko) * 2000-12-28 2003-07-12 주식회사 하이닉스반도체 반도체소자의 제조방법
TW520501B (en) * 2000-12-29 2003-02-11 Amic Technology Taiwan Inc Bias device for a magneto-resistive random access memory
US6649960B1 (en) * 2001-02-16 2003-11-18 Maxtor Corporation Synthetic free layer structure for MRAM devices
US6687178B1 (en) * 2001-02-23 2004-02-03 Western Digital (Fremont), Inc. Temperature dependent write current source for magnetic tunnel junction MRAM
US6721203B1 (en) * 2001-02-23 2004-04-13 Western Digital (Fremont), Inc. Designs of reference cells for magnetic tunnel junction (MTJ) MRAM
DE10118197C2 (de) * 2001-04-11 2003-04-03 Infineon Technologies Ag Integrierte magnetoresistive Halbleiterspeicheranordnung und Verfahren zum Beschreiben derselben
ATE461657T1 (de) 2001-06-22 2010-04-15 Abbeymoor Medical Inc Harnröhrenprofilierungsvorrichtung
US6385083B1 (en) * 2001-08-01 2002-05-07 Hewlett-Packard Company MRAM device including offset conductors
FR2832542B1 (fr) * 2001-11-16 2005-05-06 Commissariat Energie Atomique Dispositif magnetique a jonction tunnel magnetique, memoire et procedes d'ecriture et de lecture utilisant ce dispositif
US6606262B2 (en) * 2002-01-10 2003-08-12 Hewlett-Packard Development Company, L.P. Magnetoresistive random access memory (MRAM) with on-chip automatic determination of optimized write current method and apparatus
US6735111B2 (en) 2002-01-16 2004-05-11 Micron Technology, Inc. Magnetoresistive memory devices and assemblies

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097625A (en) * 1998-07-16 2000-08-01 International Business Machines Corporation Magnetic random access memory (MRAM) array with magnetic tunnel junction (MTJ) cells and remote diodes
CN1308317A (zh) * 1999-09-16 2001-08-15 株式会社东芝 磁电阻元件和磁存储装置
EP1143537A1 (en) * 1999-09-27 2001-10-10 Matsushita Electric Industrial Co., Ltd. Magnetoresistance effect memory device and method for producing the same
CN1295332A (zh) * 1999-10-29 2001-05-16 惠普公司 包含数字检测放大器的mram设备
US20010026471A1 (en) * 2000-03-23 2001-10-04 Masashi Michijima Magnetic memory element, magnetic memory and manufacturing method of magnetic memory

Also Published As

Publication number Publication date
AU2003210113A1 (en) 2003-09-02
WO2003063169A2 (en) 2003-07-31
WO2003063169A3 (en) 2003-12-31
KR20040073569A (ko) 2004-08-19
US6735111B2 (en) 2004-05-11
US20030205726A1 (en) 2003-11-06
KR100743328B1 (ko) 2007-07-26
US6791870B2 (en) 2004-09-14
US20070020774A1 (en) 2007-01-25
US20050014297A1 (en) 2005-01-20
TW588352B (en) 2004-05-21
JP2006507656A (ja) 2006-03-02
CN1643612A (zh) 2005-07-20
JP4811627B2 (ja) 2011-11-09
US20030133323A1 (en) 2003-07-17
TW200307942A (en) 2003-12-16
EP1466328A2 (en) 2004-10-13
WO2003063169B1 (en) 2004-03-25

Similar Documents

Publication Publication Date Title
CN100437816C (zh) 磁阻存储器件和组件以及存储和检索信息的方法
US10600460B2 (en) Perpendicular magnetic memory using spin-orbit torque
CN1610001B (zh) 具有磁阻元件的半导体存储器件及其数据写入方法
US6462980B2 (en) MRAM memory with drive logic arrangement
EP1329895A2 (en) High-density magnetic random access memory device and method of operating the same
US6490194B2 (en) Serial MRAM device
US6909129B2 (en) Magnetic random access memory
US5969978A (en) Read/write memory architecture employing closed ring elements
TW200303028A (en) Magnetoresistive random access memory (MRAM ) cross-point array with reduced parasitic effects
US7279762B2 (en) Magnetoresistive memory device assemblies, and methods of forming magnetoresistive memory device assemblies
CN1856836B (zh) 具有分段磁性写入线的mram阵列
JP2003338610A (ja) マグネティックｒａｍ
WO2020263318A1 (en) Heat assisted perpendicular spin transfer torque mram memory cell
US6865107B2 (en) Magnetic memory device
KR100546177B1 (ko) 자기저항 램
US7787289B2 (en) MRAM design with local write conductors of reduced cross-sectional area

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20081126