TW587285B - Method for manufacturing a semiconductor device - Google Patents

Method for manufacturing a semiconductor device Download PDF

Info

Publication number
TW587285B
TW587285B TW090114929A TW90114929A TW587285B TW 587285 B TW587285 B TW 587285B TW 090114929 A TW090114929 A TW 090114929A TW 90114929 A TW90114929 A TW 90114929A TW 587285 B TW587285 B TW 587285B
Authority
TW
Taiwan
Prior art keywords
layer
reaction chamber
gas
siof
etching
Prior art date
Application number
TW090114929A
Other languages
English (en)
Inventor
Akira Shimizu
Fumitoshi Ozaki
Original Assignee
Asm Japan Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000186645A external-priority patent/JP2002009038A/ja
Priority claimed from JP2000190620A external-priority patent/JP2002009148A/ja
Priority claimed from JP2000233585A external-priority patent/JP2002050609A/ja
Application filed by Asm Japan Kk filed Critical Asm Japan Kk
Application granted granted Critical
Publication of TW587285B publication Critical patent/TW587285B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Description

爲第901M929號中文全份說明書無劃線修正本 修正日期:2004.1.7 玖、發明說明： 本發明是有關於一種半導體元件的製造方法，且特別 是有關於一種包含選擇性蝕刻一層犧牲層的方法，其中的 犧牲層較佳爲含氟的二氧化矽層（其後以”SiOF”表示）。其 中的較佳實施例是有關於一種利用選擇性的蝕刻犧牲層的 方法，以形成中空結構作爲一內層絕緣層。 在近幾年中，半導體元件的速度與積集度均不斷提昇， 電阻電容(RC)偶合造成的延遲已變成影響訊號處理時間的 最大因素，RC延遲可以利用減少導線的電容來加以降低， 其中一種方法就是使用像是摻有氟的二氧化矽、多孔的二 氧化矽、有機薄膜或是多孔膜等低介電常數的材料。但是 追些材料因爲有不容易處理以及耐熱性差等問題，可能會 增加製程的複雜度以及降低元件的可靠度，因此尙無法用 於特殊的用途上，此外這些材料的介電常數値約爲3.4-3.8，可能不足以應付未來半導體元件的規格。 在氧化矽層中形成中空結構或空隙以獲得低介電常數 的習知技術中，有一個問題就是假如所開啓的介層孔(via hole)沒有對準下層的內連線，開口將與中空之處連通，而 使塡入介層洞中的材料會議會塡入中空之處，而在介層洞 造成導通的現象。另外一個問題就是中空之處的高度會增 加，且在利用化學機械硏磨硏磨內層絕緣層的過程中中空 之處會暴露出來，因而造成上層的內連線斷線或是短路。 當半導體元件的積集度更密集時，蝕刻方法也從濕蝕 刻變成氣相蝕刻以減少污染，一般來說，氣相蝕刻包括兩 7787pif2.doc/008 4 爲第901M929號中文全份說明書無劃線修正本 修正日期=2004.1.7 個步驟，移除氧化層（通常會在形成一層閘極電極層或覆 蓋接觸窗開口的步驟期間進行作爲一道預處理步驟），接 著選擇性蝕刻幾個同時形成的氧化物層其中之一。 有一種技術是利用選擇性蝕刻在內連線之間產生中 空，藉以取得低介電常數，透過此技術可以得到對未摻雜 氧化矽層（此後稱爲NSG)、摻雜磷的氧化層（此後稱爲 PSG)、或摻雜硼磷的氧化層（此後稱BPSG)的選擇性。原 則上選擇性蝕刻可用兩個化學反應來表示，此二反應式如 下： (I) Si02(P2〇5) + 4HF — SiF4 + 2H20 (II) P2〇5 + 3H20 — 2H3 P04 當使用HF蝕刻BPSG時，會產生反應式(I)，而反應 式（Π)是一個隨後進行形成磷酸的反應，水會在化學反應 式⑴中形成，而含在PSG或BPSG中的P205會造成反應 式(II)，而形成一個磷酸層。因爲HF僅會在磷酸層中有效 的離子化，PSG或BPSG會被選擇性的蝕刻，但是此方法 有一個缺點，因爲反應式(II)產生的磷酸含有小量的HF， 且蒸氣壓低，在蝕刻以後HF會殘留在半導體基底上，結 果當將半導體元件取出時NSG就會被自空氣中吸附的水 氣給侵蝕。爲了避免NSG被蝕刻到，會在蝕刻完成以後 會立刻用純水淸洗半導體基底，但是此做法會增加製程步 驟以及降低製程的穩定度。 HF在沒有H20時會更有選擇性，當水黏附在暴露於 反應室中的其他氧化層或金屬層上時，水會與HF產生反 7787pif2.doc/008 5 587285 修正曰期:2004.1.7 爲第901M929號中文全份說明書無劃線修正本 應而造成蝕刻，會使蝕刻選擇比降低，結果會發生導線斷 裂或在多層內連線中短路的現象，因而降低良率。在
Transaction on Electron Device, Vol. 37, No.l (1990) 的”Gas-phase Selective Etching of Native Oxide”中有提到 利用將HF中的水氣濃度控制在O.lppm或更低的範圍內， 可以選擇性的移除形成於熱氧化層上的PSG，但是因爲很 難提供具有低含量H20的HF，且爲了移除蝕刻反應以及 黏附在蝕刻反應室內壁中的水氣，可能會降低製程的穩定 度以及提高成本。 有鑑於此，本發明提供一種處理半導體基底的方法， 包括選擇性的蝕刻，不會蝕刻NSG而對自動形成的氧化 層有高的選擇比；本發明也提供一種處理半導體基底的方 法，在不需要增加製程步驟的情況下進行選擇性蝕刻，還 可以維持高的製程穩定度。此外，本發明也提供一個處理 半導體基底的方法，可以移除自我成長的氧化層，並對元 件進行選擇性的蝕刻。因此，本發明的較佳實施例提供一 個處理半導體基底的方法，包括：提供一個半導體基底放 置在一個反應室中，其中半導體基底包括一個SiOF層與 至少一其他層，然後以含有HF的氣體選擇性的蝕刻Si〇F 層0 本發明也提供一個在半導體元件中產生中空結構的方 法，利用對氧化層有高選擇比來進行選擇性蝕刻，形成一 個介電常數接近一的內層絕緣層；本發明更提供一個在半 導體兀件中產生中空結構的方法，透過進行沒有殘留物的 7787pif2.doc/008 6 爲第901M929號中文全份說明書無劃線修正本 修正日期:2004.1.7 選擇性鈾刻’以及不增加製程的步驟數來維持製程的高穩 定度。本發明可以有效控制反應器之中的溼度，因此可以 提供一種具有高選擇性的選擇性蝕刻法。因此在較佳實施 例中提供了一種在半導體元件產生中空結構的方法，包 括：形成第一 SiOF層於第一內連線上；形成第一蓋層於 該第一 SiOF層上；形成第一接觸窗開口穿過該第一蓋層 與該第一 SiOF層；塡滿該第一接觸窗開口以形成第一接 觸窗插塞；以及選擇性蝕刻該第一 SiOF層以形成中空結 構。 爲讓本發明之上述目的、特徵、和優點能更明顯易懂， 下文特舉一較佳實施例，並配合所附圖式，作詳細說明如 下： 圖式之簡單說明： 第1(a)圖至第l(i)圖繪示爲根據本發明一較佳實施例， 一種在半導體元件中產生中空結構的方法之製作流程剖面 圖； 第2(a)圖繪視爲在第1(e)途中的下方內連線2與開口 6之位置關係的三度空間示意圖； 第2(b)圖繪示爲使用以本發明之方法形成的中空結構 作爲一個內層絕緣體的一種多層結構的剖面圖，其中多層 內連線中的每一層上均有一個中空結構9,用以作爲內層 絕緣體，且內連線之間的介電常數接近1 ;以及 第3(a)圖至第3(g)圖繪示爲本發明另一較佳實施例， 一種製作包括中空結構作爲內層絕緣體的半導體元件之製 7787piO.doc/008 7 爲第90114929號中文全份說明書無劃線修正本 修正日期:2004.1.7 造方法的步驟流程圖。 圖式標記說明： 2, 7, 8 內連線 4 接觸窗開口 6 開口 10 密封物 1 SiOF 層 3 蓋層 5 接觸窗插塞 9 中空結構 實施例 本發明的較佳實施例提供一個處理半導體基底的方 法，包括：提供一個半導體基底放置在一個反應室中，其 中半導體基底包括一個SiOF層與至少一其他層，然後以 含有HF的氣體選擇性的蝕刻Si〇F層。較適當的是，此 方法使用一種半導體製作元件，包括一反應室，將氣體導 入反應室之裝置，以及自反應室移除氣體之裝置。其中使 用的氣體較佳爲HF加H20，更適當的是僅有HF ’蝕刻最 好在溫度範圍爲攝氏25-150度之間進行。作爲一前處理 的較佳實施例包括利用將氣相的H20帶入反應室並將其維 持一段固定的時間以吸附HF中的水氣之步驟° 含有氟的氧化矽層（SiOF)，較佳是以電漿CVD法製 作，會呈現高度的吸水性，其吸水性是來自於當水穿透到 薄膜中的孔隙，會形成具有氫鍵的Si-〇H以及Si-F，在SiF2 與H20之間會產生如反應式(III)所示的水解反應’而在薄 膜中產生Si-ΟΗ與HF。
(III) SiF2 + H20 — F-Si-OH + HF 除非溫度到達攝氏150度(華氏302度)或更高’否則 7787pif2.doc/008 8 爲第90114929號中文全份說明書無劃線修正本 修正日期:2〇〇4· 1.7 這些水分子不會被吸附，在吸附水氣以後SiOF層內會有-0H基與水分子，在反應室中HF會與這些r〇H基被解離， 而水分子會與HF氣體反應，造成蝕刻反應(IV): (IV) SiOF + HF — SiF4 + H20 在反應式（IV)中產生的水會進一步與環境中的hf反 應，加速蝕刻的進行，如反應式(IV)所示，吸收水氣的SiOF 層不像習知的氧化層蝕刻時需要額外的H20。通常，僅用 HF作爲蝕刻氣體，其他不同於Si0F的氧化層之飩刻會被 抑制，而改善選擇性。因爲在進行蝕刻以後，反應式(iV) 中產生的SiF4與H20會被排出，因此沒有殘留或副產物 產生，所以不需要在蝕刻進行以後再進行以純水淸洗的步 驟。 此外，在約爲室溫（接近25°C(77°F))至15(TC(302°F) 的溫度下進行鈾刻，根據反應式（IV)產生的水氣會再次液 化且吸附在其他的氧化層或周圍，因此可以避免其他的氧 化層或周圍被鈾刻。此外，當蝕刻未吸附水氣或沒有吸附 足夠水氣的SiOF時，一道將氣相的水氣帶入反應室並維 持在此狀態一段時間的前處理步驟會被進行，藉以使SiOF 吸收水氣，然後在抽空反應室以及移除附著在其他氧化層 表面的H20等步驟以後再將HF導入反應室中。 因此，一方面本發明使用有吸水性的SiOF層作爲— 層犧牲層，藉以提供高選擇比的蝕刻，以下的範例係透過 實驗來確認選擇比，其中較適合進行蝕刻的裝置包f舌-個| 反應室、一個握把可以在反應室中水平的抓住半導體g 7787pif2.doc/008 9 爲第901M929號中文全份說明書無劃線修正本 修正日期:2〇〇4.1.7 底、一個將氣體導入反應室內部的裝置、以及一個自反應 室內部將氣體排出的排出裝置。較適當的是，利用一個藏 在握把內部的加熱器加熱半導體基底，更適當的是當將半 導體基底加熱到一預期溫度時，用覆蓋在反應室外壁的一 個加熱器將反應室內部加熱到一個第二固定溫度，反應室 內部的壓力最好是壓力計來加以量測。 下列反例可以證明利用SiOF作爲蝕刻的犧牲層可以 達到高選擇比，而不會蝕刻到NSG ;此外在維持高製程穩 定度且不需要增加製程步驟下，可以不需要用純水淸洗且 進行選擇性的蝕刻。此外，可在一個元件進行移除自動氧 化之薄膜與選擇性蝕刻。 在一個較佳實施例中，透過使用具有吸水性質的si0F 層作爲一個犧牲層進行選擇性蝕刻，可以形成中空結構的 多層內連線內層絕緣體。其中一種半導體元件的製造方法 包括形成一多層內連線內層絕緣體，較佳包括對內層絕緣 層進行選擇性蝕刻的步驟，且更適當的事使用si0F作爲 內層絕緣層。 在較佳實施例中，此方法包括： (a) 形成一層Si0F層於一內連線上； (b) 形成一蓋層於Si0F層上； (c) 形成一接觸窗開口穿過蓋層與yQF層； (d) 塡滿接觸窗開口以形成接觸窗插塞到達內連線； (e) 在蓋層中形成一個具預定尺寸的開口； (f) 形成一個內連線對準接觸窗插塞； 7787pif2.doc/008 10 爲第901Μ929號中文全份說明書無劃線修正本 修正日期:2004.1.7 (g) 重複步驟(a)至⑴數次以形成一個多層結構； (h) ^擇性的蝕刻多層結構中的Si〇F層；以及 (i) 封住在最高層的蓋層中的開口。 其中盖層可以是多晶矽、非晶矽、氮化矽、氮氧化矽、 氧化矽、有機薄膜或是多孔薄膜，最好使用HF或HF加 選擇性的蝕刻Si0F，壓力範圍較佳在。利用 選擇性成長矽的方法在開口中形成多晶矽，或是使用電漿 化學氣相沈積法形成具有差的階梯覆蓋性的二氧化砂層， 可以將蓋層中的開口封住。 在較佳實施例中，半導體元件的製造方法包括形成具 有中空結構的內層絕緣體，較佳的方法包括用si〇F作爲 內層絕緣層’並對此絕緣層進行選擇性餓刻。 在第1-3圖中介紹本發明之較佳實施例，第1(a)圖至 第l(i)圖繪示爲根據本發明一較佳實施例，一種在半導體 元件中產生中空結構的方法之製作流程剖面圖。在第i(a) 圖中，有一層SiOF層1形成於一個下層的內連線2上，SiOF 層1較佳是以矽甲烷(SiH4)、一氧化二氮(n20)、四氟化矽 (SiF4)與氦(He)或氬(A〇氣作爲材料，並使用電漿化學氣相 沈積(CVD)的裝置來形成，假如內連線材料(比如，鋁線等) 會被HF侵蝕的話，最好使用一層阻障層。 在第1(b)圖中，蓋層3會接著形成在SiOF層1上， 蓋層3的材料可以是多晶矽、非晶矽、氮化矽、氮氧化矽、 氧化矽、有機薄膜或是多孔薄膜，在下面的敘述中，也可 以使用其他的材料以及使用選擇性成長矽的方法。 7787pif2.doc/008 11 爲第90114929號中文全份說明書無劃線修 修正日期:2004.1.7
在第1(C)圖中，接觸窗開口 4係形成穿過蓋層3與si〇F 層1，假如在內連線中使用中空結構的話，內連線佈局可 能會有問題，最好同時形成一個添加塡充物的圖案。在第 1(d)圖中，會形成接觸窗插塞5，藉以塡滿接觸窗開口 4， 並到達內連線2。假如有形成提供塡充物的圖案（第1(c) 圖），塡充物會在此步驟中同時形成，塡充物的材料最好 是與接觸窗插塞相同，但是塡充物並不會用來與內連線相 連接。 在第1(e)圖中，鈾刻蓋層3上的犧牲層而形成開口 6， 此開口 6形成的區域要避開接觸窗插塞5或上層內連線(請 見第2(a)圖），開口 6的尺寸與數量要根據犧牲層(比如Si〇F) 厚度而定，但是爲了之後要把開口封住，較適當的尺寸爲 蓋層厚度的四分之一或更低。 在第1(f)圖中，會形成一層上層的內連線7對準接觸 窗插塞5，在第1(g)圖中，則重複進行第1⑷圖至第1(e) 圖的步驟，因而形成以SiOF層作爲內層絕緣層的多層內 連線結構(包括內連線2、7、8)。 在第1(g)圖中，使用100%的HF，最好在HF的壓力 爲l-10Torr下（更適當是在l-5Torr)，蝕刻每一層的SiOF 層會形成中空結構9 ’ SiF4與H2〇等在蝕刻反應中形成的 成分多爲氣相，且會被移除而不會殘留在半導體基底上。 在第l(i)圖中，最上層的蓋層3中的開口 6會被選擇 性成長矽的方法封住（密封物10)，較佳是在真空（當形成 薄膜時約爲卜2Pa)中在溫度爲攝氏300度至500度下成長 7787pif2.doc/008 12 爲第901H929號中文全份說明書無劃線修正本 修正曰期:2004.1.7 在開口 6上，其中矽甲烷導入的流速爲200sCCm。另外， 也可以利用階梯覆蓋力差的電漿CVD在最上層的蓋層2 上形成一層二氧化矽層來封住開口 6。 第2(a)圖繪示爲在第1(e)圖中的下方內連線2與開口 6之位置關係的三度空間示意圖；第2(b)圖繪示爲使用以 本發明之方法形成的中空結構作爲一個內層絕緣體的一種 多層結構的剖面圖，其中多層內連線中的每一層上均有一 個中空結構9，用以作爲內層絕緣體，且內連線之間的介 電常數接近1。 第3(a)圖至第3(g)圖繪示爲本發明另一較佳實施例， 一種製作包括中空結構作爲內層絕緣體的半導體元件之製 造方法的步驟流程圖。在第3(a)圖中，在元件的內層絕緣 層的區域上形成一層氧化矽或氮化矽層作爲蓋層31，在此 層上方，形成一層低介電常數的層32，在此層32上再次 形成一層蓋層31，然後更在此蓋層31上形成一層SiOF 層30 〇 在第3(b)圖中，進行蝕刻，使下層的蓋層31與低介電 常數層32之開口直徑小於上層的蓋層31與SiOF層305 之開口直徑。在第3(c)圖中，在第3(b)圖繪示的開口表面 上形成一層用於銅內連線的阻擋金屬層33，使用材料比如 爲氮化鈦或是鉬，然後在此阻擋層33上形成一層銅，之 後進行化學機械硏磨製程(CMP)。 在第3(b)圖中，在第二次形成蓋層31以後於其上形成 一層氧化矽或氮化矽層，然後在其中形成直徑爲蓋層31 7787pif2.doc/008 13 爲第901H929號中文全份說明書無劃線修正本 修正日期:2004.1.7 厚度的四分之一或更低的開口 35於蓋層31上，開口 35 形成的區域要避開內連線與接觸窗開口的區域，利用選擇 性的蝕刻SiOF層30以形成空隙或中空結構36，如第3(e) 圖所示。 在第3(f)圖中，在蓋層31上形成一層具有低介電常數 的內層絕緣層32，然後形成另一層蓋層，並於此層上形成 一層SiOF層30。在第3(g)圖中，重複第3⑻圖到第3⑴ 圖的步驟，就會形成具有中空結構的內層絕緣層之多層內 連線結構，利用選擇成長矽的方法或是階梯覆蓋力差的電 漿CVD，將最上層的蓋層中的開口封住(密封物37)。 根據本實施例，因爲內連線與接觸窗部分是同時形成， 製程的步驟數可因此減少，且透過在內連線之間形成中空 結構與低介電常數層，可以形成在內連線之間具有低介電 常數的多層內連線結構。 這些實施例提供了許多優點，利用SiOF作爲蝕刻的 犧牲層，可以得到高的選擇比，在內層絕緣體中形成中空 結構可以使介電常數接近1。此外，透過使用較佳實施例 中的方法，因爲使用純水淸洗的過程變得不必要，且選擇 性蝕刻的進行不會有殘留也不需要增加步驟，包括中空結 構的內層絕緣體可以在維持高製程穩定度的情況下形成。 在另一個實施例中，至少包括兩層的半導體基底只有 會一層被蝕刻，而在更進一步的實施例中，進行蝕刻的半 導體製造裝置包括一反應室，將氣體導入反應室之裝置， 自反應室移除氣體之裝置，以及壓力調整裝置。在此方法 7787pif2.doc/008 14 爲第90114929號中文全份說明書無劃線修正本 修正曰期:2004.1.7 中，飩刻流程包括利用氣體導入裝置將HF或是HF加H20 帶到反應室內部，此時排出裝置會同時將反應室中的氣體 抽出，並利用壓力調整裝置將反應室內的壓力維持在一個 固定的程度，以抑制水氣的分壓上升，在此步驟中被蝕刻 的層較佳爲SiOF層。 在另一個較佳實施例中，選擇的多層膜形成包括至少 有兩種形成在半導體基底上方的薄膜被蝕刻，包括重複下 列的製作流程，利用氣體導入裝置將HF或是HF加H20 帶到反應室內部，在一個固定壓力下保留氣體一段時間， 然後利用排出裝置將反應室內部抽真空；在進一步的實施 例中，鈾刻包括將半導體基底設定在溫度約爲0-50°C(32-122°F)，此溫度高於反應室內壁的溫度。 根據本發明的較佳實施例提供之選擇氣相HF蝕刻方 法是一種處理半導體基底的方法，在半導體基底上至少有 兩種薄膜形成，透過使用的半導體製作裝置只對選定的薄 膜進行蝕刻，其中半導體製造裝置包括一反應室，將氣體 導入反應室之裝置，自反應室移除氣體之裝置，以及壓力 調整裝置。此實施例的特點在於蝕刻流程包括：利用氣體 導入裝置將HF或是HF加H20帶到反應室內部，此時排 出裝置會同時將反應室中的氣體抽出，並利用壓力調整裝 置將反應室內的壓力維持在一個固定的程度，以抑制水氣 的分壓上升，在此步驟中被蝕刻的犧牲層較佳爲SiOF層， 但是其他的材料，比如PSG或熱氧化層也可以使用，此層 可以用各種方法形成，包括PE-CVD、熱CVD、濺鍍或旋 7787pif2.doc/008 15 爲第90114929號中文全份說明書無劃線修正本 修正日期:2004.1.7 塗法（SOG)等，壓力調整裝置較佳爲氮氣平衡器或是節流 閥，但是也可以用其他的裝置。 在本實施例中HF會以預定的流速(約爲l〇-l〇〇〇sccm) 被供應到反應室，同時在触刻反應中形成的水氣會被排出 裝置給抽走，在此時反應室內部的壓力會被氮氣平衡器或 是節流閥調整在一個固定壓力（約爲1至50ΤΟΓΓ)下，透過 此方法由蝕刻反應產生的水氣之分壓可以被抑制，且水氣 重新液化凝結於半導體基底上的情況可以被避免。 另一個較佳實施例是選擇氣相的HF鈾刻方法，此實 施例提供一個處理半導體基底的方法，在半導體基底上至 少有兩種薄膜形成，透過使用的半導體製作裝置只對選定 的薄膜進行鈾刻，其中半導體製造裝置包括一反應室，將 氣體導入反應室之裝置，自反應室移除氣體之裝置。此實 施例的特點在於將流程步驟重複幾次，流程步驟包括利用 氣體導入裝置將HF或是HF加H20帶到反應室內部，在 一個固定壓力下保留氣體一段時間，然後利用排出裝置將 反應室內部抽真空，在此步驟中被蝕刻的犧牲層較佳爲 SiOF層，但是其他的材料，比如pSG或熱氧化層也可以 使用，此層可以用各種方法形成，包括pE_CVD、熱CVD、 濺鍍或旋塗法（S0G)等，壓力調整裝置較佳爲氮氣平衡器 或疋:卽k閥’但是也可以用其他的裝置。 在透過於上層之蓋層中形成開口，進一步蝕刻半導體 基底上下層盍層中的犧牲層時，上述的方法會特別顯示出 其優點，一個固定壓力（約爲i至5〇T〇rr)下將HF導入反 7787piO.doc/008 爲第9〇114929號中文全份說明書無劃線修正本 修正日期:2004.1.7 應室，且維持一段時間（約爲1-60秒，較佳是30-50秒）。 接著進行一道蝕刻反應，且在一段時間過去以後將反應室 抽真空，重複上述步驟數次，在多層結構中水氣的分壓可 以被抑制住，同時水重新凝結自半導體基底上的情況也可 以被避免，此外HF氣體在蝕刻上的效率也可以被提昇。 根據較佳實施例提供的一種選擇性氣相HF蝕刻方法 係爲一種處理半導體基底的方法，在半導體基底上至少有 兩種薄膜形成，透過使用的半導體製作裝置只對選定的薄 膜進行蝕刻，其中半導體製造裝置包括一反應室，將氣體 導入反應室之裝置，自反應室移除氣體之裝置。其中半導 體基底的溫度約介於〇°C至50°C(32°F至122°F)之間，且 要高於反應室之內壁溫度，犧牲層較佳爲SiOF層，辦也 可以是其他材料（比如PSG或熱氧化層），用來形成犧牲層 的方法比如爲PE-CVD、熱CVD、濺鍍、S0G等方法，但 也可以使用其他方法，並不限於上述這些方法。 較適當的是將半導體基底的溫度維持在〇°C至5(TC(32 °F至122°F)之間，更適當的是維持在〇°C至30°C(32°F至88 °F)之間，且要比反應室的內壁溫度高’半導體基底乃是 放置在反應室中的一個握把上’透過加熱此握把作爲一個 加熱器即可加熱半導體基底’在此時反應室內壁的溫度會 維持在約20°C至200°C(68°F至392°F)之間’較佳是在30 °(：至150°C(86°F至302°F)之間。在本例中’溫度的下限最 好是讓水的蒸氣壓會與導入HF時的壓力相同，因此透過 設定反應室內壁的溫度與半導體基底的溫度’可以避免使 7787pif2.doc/008 17 爲第90114929號中文全份說明書無劃線修正本 修正日期:2004.1.7 因爲蝕刻半導體基底而產生的水氣再次凝結在半導體基底 或反應室的內壁上。 不同的實施例提供了許多優點，包括選擇比、高製程 穩定度、降低製作成本以及提高良率等。 任何熟習此技藝者，在不脫離本發明之精神和範圍內， 當可作各種之更動與潤飾，因此本發明之保護範圍當視後 附之申請專利範圍所界定者爲準。 範例1-4 在這些實驗中使用到的蝕刻裝置包括一個反應室、在 反應室中水平抓住半導體基底的握把、將氣體導入反應室 內部的裝置，以及將氣體自反應室內部排出之裝置，半導 體基底會被一個包覆在握把內部的加熱器加熱。 下表(表1)的四種材料層的蝕刻比較係透過下列方法來 決定：首先利用排出裝置將反應室中的氣體抽乾，接著利 用氣體導入裝置導入HF氣體，將HF的壓力維持在6Τ〇ιτ 下兩分鐘，在此時將半導體基底的溫度維持在室溫(接近25 °C/77°F)。然後，利用排出裝置將反應室抽空，透過導入 裝置導入氮氣，然後再利用排出裝置再次抽空，在重複將 氣體導入反應室然後抽空的步驟幾次以後，將半導體基底 移出反應室，根據本發明之方法對不同材料層的蝕刻選擇 比結果如表1所示。 7787pif2.doc/008 18 修正日期:2004.1.7 爲第90114929號中文全份說明書無劃線修正本 表1 範例 薄膜成分 触刻量(nm) 選擇比 1 SiOF 200 2 熱氧化層 1 200 3 CVD-Si02 2 100 4 CVD - BSG 4 50 這些結果證明透過上述的方法可以得到高選擇比，比 如 Si0F/Si02 = 100，而 SiOF/BSG = 50。 範例5-8 選擇比可以透過一連串實驗的蝕刻條件來決定，用於 這些實驗的蝕刻裝置是一種習知的蝕刻裝置，包括一個反 應室，一個在反應室中水平抓住半導體基底的握把，將氣 體導入反應室內部的裝置，以及將氣體自反應室內部排出 之裝置，調整反應室內部壓力的壓力調整裝置，以及可以 加熱並將反應室的溫度維持在一個固定溫度的熱絕緣裝 置。 在這些時間中用來測試的材料包括以PE-CVD製作的 SiOF、用CVD製作的SiN、用CVD製作的Si02、BSG層、 以及用CVD製作的熱氧化層(如表3所示）。實驗(請見表 2)係以下列方式進行：首先，利用排出裝置將反應室抽 空，分別在表2所列的條件下進行融刻，接著利用排出裝 置將反應室抽空，導入氮氣並再次抽空，在重複將氣體導 入反應室然後抽空的步驟幾次以後，將半導體基底移出反 7787pif2.doc/008 19 爲第90114929號中文全份說明書無劃線修正本修正日期:2〇〇4.” 應室，然後測量蝕刻的量。 表3顯示在個別的蝕刻條件下，將SiOF的値視爲t 時每一個材料的蝕刻選擇比，每一個數値的倒數表希軸刻 的量’此結果顯示利用本發明之實施例可以將所有树料^ 蝕刻選擇比提高近兩倍。因此，在蝕刻反應進行期間反應 室內部的水氣濃度會被降到很低的程度，且水氣再次)凝& 半導體基底表面的情況可以被避免。此外，假如將範例8 與表3中的其他範例相比較，可以發現選擇比改善很多， 這表示僅避免水氣的再凝結可以達到很好的效果；因此胃 過結合範例8與範例6或範例7，便可以進一步改進選擇 比。 表2 :蝕刻條件 範例 溫度 HF的壓力 時間 內容 5C 室溫 6Torr 2分鐘 在反應室中加入HF並維持兩 分鐘。 6 室溫 6Torr 2分鐘 將HF導入反應室時，利用節 流閥使反應室同時排氣’並 將反應室之內部壓力維持在 6Torr 〇 7 室溫 6Torr 30 秒 ； 四次 將HF導入反應室以後維持30 秒，然後將反應室排氣’重 複此過程四次。 8 50°C 6Torr 2分鐘 使用加熱器加熱整個反應室 與半導體基底，將HF導入反 應室中並維持兩分^___ 其中5C的C表示控制(control)的意思。 7787pif2.doc/008 20 587285 修正日期:2004.1.7 爲第90114929號中文全份說明書無劃線修正本 表3 :選擇比 範例5C 範例6 範例7 範例8 CVD-SiN 層 500 >1000 >1000 >1000 熱氧化層 200 600 500 700 CVD- Si02M 100 240 200 280 CVD-BSG 層 50 120 100 140 注意：選擇比的數値係以對SiOF的比率來表示，比如範 例 6 中的 SiOF/ CVD· Si02 = 240 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍內，當可作各種之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 21 7787pif2.doc/008

Claims (1)

  1. 爲第901M929號中文全份說明書無劃線修正本 修正日期:2004.1.7 拾、申請專利範圍： 1 · —^種處理半導體基底的方法，包括·· 提供一半導體基底，放置於一反應室中，其中該半導 體基底包括一含氟之二氧化砂層（SiOF)以及至少一其他 層；以及 以一含有氟化氫之氣體，在1至1〇 Τοιτ的壓力下選 擇性蝕刻該SiOF層。 2·如申請專利範圍第1項所述之方法，其中該氣體進 一步包括H20。 3.如申請專利範圍第1項所述之方法，其中包括在溫 度範圍爲攝氏25-150度之間選擇性的鈾刻該Si〇F層。 4·如申請專利範圍第1項所述之方法，其中該反應室 包括一內壁，選擇性蝕刻該SiOF層之步驟係在較該內壁 之溫度高出攝氏0-50度之一溫度下進行。 5·如申請專利範圍第1項所述之方法，其中該反應室 包括將該氣體導入該反應室之裝置，自該反應室移除該氣 體之裝置，以及調整該反應室中之該氣體壓力之裝置。 6·如申請專利範圍第5項所述之方法，其中該氣體進 一步包括H20,且該反應室中之壓力會被維持在一固定程 度下以抑制水蒸氣的分壓上升。 7.如申請專利範圍第5項所述之方法，其中該蝕刻的 步驟包括將該氣體導入該反應室之步驟，將該反應室中之 該氣體維持在一固定程度下一段時間的步驟，以及將該氣 體自該反應室移除之步驟。 7787piO.doc/008 22 爲第90114929號中文全份說明書無劃線修IE本 修正曰期:2004.1.7 8.如申請專利範圍第5項所述之方法，其中該反應室 包括一內壁，選擇性蝕刻該SiOF層之步驟係在較該內壁 之溫度高出攝氏0-50度之〜溫度下進行。 9·如申請專利範圍第8項所述之方法，其中該蝕刻進 一步包括將該氣體導入該反應室之步驟，將該反應室中之 該氣體維持在一固定程度下一段時間的步驟，以及將該氣 體自該反應室移除之步驟等步驟至少重複一次。 10·如申請專利範圍第1項所述之方法，其中該蝕刻產 生一中空結構。 11·如申請專利範圍第10項所述之方法，其中該蝕刻 產生包括複數層內連線內層絕緣層的一半導體基底。 I2·—種處理半導體基底的方法，包括： 提供一反應室，包括一內壁； 提供一半導體基底，放置於該反應室中，其中該半導 體基底包括一含氟之二氧化矽層（SiOF)以及至少一其他 層；以及 以一 3有氟化氫之氣體，在1至10 Torr的壓力下且 在較該內壁之溫度高出攝氏〇_5〇度之一溫度下選擇性的 鈾刻該SiOF層，該蝕刻步驟包括將該氣體導入該反應室 之步驟，將該反應室中之該氣體維持在一固定程度下一段 時間的步驟，以及將該氣體自該反應室移除之步驟。 13·—種在一半導體元件中產生一中空結構的方法，包 括： 形成一第一 SiOF層於一第一內連線上； 7787pif2.doc/008 23 587285 修正日期:2004.1.7 爲第90114929號中文全份說明書無劃線修正本 形成一第一蓋層於該第一 SiOF層上； 形成一第一接觸窗開口穿過該第一蓋層與該第一 SiOF 層； 塡滿該第一接觸窗開口以形成一第一接觸窗插塞；以 及 以含有HF的氣體在1至10 Torr的壓力下選擇性蝕刻 該第一 SiOF層，以形成該中空結構。 14. 如申請專利範圍第13項所述之方法，其中該第一 蓋層之材料係選自多晶矽、非晶矽、氮化矽、氮氧化矽、 氧化矽、有機薄膜以及多孔薄膜其中之一。 15. 如申請專利範圍第13項所述之方法，其中在選擇 性蝕刻該SiOF層之前進一步包括，於該第一蓋層中形成 一開口，並形成一第二內連線對準該第一接觸窗插塞。 16. 如申請專利範圍第14項所述之方法，其中在選擇 性蝕刻該SiOF層之前進一步包括： 形成一第二SiOF層於該第二內連線上； 形成一第二蓋層於該第二SiOF層上； 形成一第二接觸窗開口穿過該第二蓋層與該第二SiOF 層；以及 塡滿該第二接觸窗開口以形成一第二接觸窗插塞。 17. 如申請專利範圍第16項所述之方法，其中在選擇 性蝕刻該SiOF層之前進一步包括在該第二蓋層中形成一 開口。 18. 如申請專利範圍第17項所述之方法，其中進一步 7787pif2.doc/008 24 587285 修正日期:2004.1.7 爲第90114929號中文全份說明書無劃線修正本 包括封住在該第二蓋層中的開口。 19. 如申請專利範圍第18項所述之方法，其中該蝕刻 步驟會產生包括複數層內連線內層絕緣層的一半導體基 底。 20. 如申請專利範圍第18項所述之方法，其中封住在 該第二蓋層中的開口的步驟包括形成一非晶矽二氧化矽層 或一多晶砂層。 7787pif2.doc/008 25
TW090114929A 2000-06-21 2001-06-20 Method for manufacturing a semiconductor device TW587285B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000186645A JP2002009038A (ja) 2000-06-21 2000-06-21 半導体基板の処理方法
JP2000190620A JP2002009148A (ja) 2000-06-26 2000-06-26 半導体装置の製造方法
JP2000233585A JP2002050609A (ja) 2000-08-01 2000-08-01 半導体基板の処理方法

Publications (1)

Publication Number Publication Date
TW587285B true TW587285B (en) 2004-05-11

Family

ID=27343794

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090114929A TW587285B (en) 2000-06-21 2001-06-20 Method for manufacturing a semiconductor device

Country Status (4)

Country Link
US (2) US6645873B2 (zh)
EP (1) EP1168425A3 (zh)
KR (1) KR20010114173A (zh)
TW (1) TW587285B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4257051B2 (ja) * 2001-08-10 2009-04-22 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US7042095B2 (en) * 2002-03-29 2006-05-09 Renesas Technology Corp. Semiconductor device including an interconnect having copper as a main component
US20050229947A1 (en) * 2002-06-14 2005-10-20 Mykrolis Corporation Methods of inserting or removing a species from a substrate
US20060183317A1 (en) * 2003-03-14 2006-08-17 Junji Noguchi Semiconductor device and a method of manufacturing the same
US7772108B2 (en) * 2004-06-25 2010-08-10 Samsung Electronics Co., Ltd. Interconnection structures for semiconductor devices and methods of forming the same
US7339205B2 (en) * 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US8399349B2 (en) 2006-04-18 2013-03-19 Air Products And Chemicals, Inc. Materials and methods of forming controlled void
JP4334589B2 (ja) * 2006-12-06 2009-09-30 株式会社東芝 半導体装置、およびその製造方法
US9667365B2 (en) 2008-10-24 2017-05-30 The Nielsen Company (Us), Llc Methods and apparatus to perform audio watermarking and watermark detection and extraction
CN102625982B (zh) 2009-05-01 2015-03-18 尼尔森（美国）有限公司 提供与主要广播媒体内容关联的辅助内容的方法、装置和制品
GB2487716B (en) 2011-01-24 2015-06-03 Memsstar Ltd Vapour Etch of Silicon Dioxide with Improved Selectivity
JP2020155490A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 半導体装置
US20220162118A1 (en) * 2020-11-23 2022-05-26 Innolux Corporation Method for preparing cover substrate

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5174855A (en) * 1989-04-28 1992-12-29 Dainippon Screen Mfg. Co. Ltd. Surface treating apparatus and method using vapor
DE4441898C1 (de) * 1994-11-24 1996-04-04 Siemens Ag Verfahren zur Herstellung eines Halbleiterbauelementes
US5489553A (en) * 1995-05-25 1996-02-06 Industrial Technology Research Institute HF vapor surface treatment for the 03 teos gap filling deposition
JP2937127B2 (ja) 1996-07-30 1999-08-23 日本電気株式会社 半導体装置
JP2900909B2 (ja) * 1997-04-07 1999-06-02 日本電気株式会社 半導体装置の製造方法
JP3109449B2 (ja) * 1997-04-25 2000-11-13 日本電気株式会社 多層配線構造の形成方法
US6117763A (en) * 1997-09-29 2000-09-12 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device with a low permittivity dielectric layer and contamination due to exposure to water
US5949143A (en) * 1998-01-22 1999-09-07 Advanced Micro Devices, Inc. Semiconductor interconnect structure with air gap for reducing intralayer capacitance in metal layers in damascene metalization process
JP3410957B2 (ja) * 1998-03-19 2003-05-26 株式会社東芝 半導体装置及びその製造方法
JP3230663B2 (ja) * 1998-03-27 2001-11-19 日本電気株式会社 円筒型スタック電極の製造方法
US6071805A (en) * 1999-01-25 2000-06-06 Chartered Semiconductor Manufacturing, Ltd. Air gap formation for high speed IC processing

Also Published As

Publication number Publication date
US20030166344A1 (en) 2003-09-04
EP1168425A3 (en) 2006-02-08
US6645873B2 (en) 2003-11-11
US6737357B2 (en) 2004-05-18
KR20010114173A (ko) 2001-12-29
EP1168425A2 (en) 2002-01-02
US20020013062A1 (en) 2002-01-31

Similar Documents

Publication Publication Date Title
TW587285B (en) Method for manufacturing a semiconductor device
KR100887225B1 (ko) 반도체 디바이스의 제조 방법
US7314828B2 (en) Repairing method for low-k dielectric materials
US6372670B1 (en) Method and apparatus for forming an interlayer insulating film, and semiconductor device
KR100390322B1 (ko) 반도체 장치의 제조방법 및 반도체 장치
CN104183536B (zh) 一种制作半导体器件的方法
JP2000077406A (ja) 半導体装置の製造方法
US6281113B1 (en) Method for forming an interplayer insulating film and semiconductor device
WO2000054328A1 (fr) Systeme de fabrication de dispositif semi-conducteur
KR20000017211A (ko) 플러그 제조 방법
JP2000150646A (ja) 半導体装置およびその製造方法
JP2007258403A (ja) 多孔性低誘電率薄膜及びその製作方法
JP4067357B2 (ja) エッチング方法
US6472330B1 (en) Method for forming an interlayer insulating film, and semiconductor device
CN104241193B (zh) 一种制作半导体器件的方法
JPH04246846A (ja) 半導体装置の製造方法
JPH05206282A (ja) 半導体装置の多層配線構造体の製造方法
KR0149468B1 (ko) 반도체 장치의 제조방법
JP4085648B2 (ja) 半導体装置の製造方法
JP2002009148A (ja) 半導体装置の製造方法
JP2004165660A (ja) 半導体素子の多孔性物質膜を形成する方法
JP2560623B2 (ja) 半導体装置の製造方法
KR100459686B1 (ko) 반도체장치의콘택홀형성방법
JPH08316228A (ja) 絶縁膜の形成方法
TWI248660B (en) Method of forming a conductor in a fluoride silicate glass (FSG) layer

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent