TW586170B - Semiconductor device inspection system - Google Patents

Description

玖、發明說明：

發明係與_種檢驗設備有 一丨从W 口入…N丨… 入力％吕 < ,係 :用以檢驗各種半導體裝置之檢驗設借與系統有關. 在铸體積體電路之製造過程中，在—項製造程序結岸 忒製&程序結果即會予以檢驗。同時，利用一 於製程中所使用製造裝置的檢驗裝置針對一個在其上裝言; 半導體積體電路的晶圓1，以殿積處理覆蓋的-層薄膜， 該薄膜的厚度。另外，亦可能執行—項特定檢驗。 猎由故些檢驗來對一項製造過程執行檢驗。㈣，當在接 文此類檢驗之標的物中發現缺點時，即可認定在該製造裝 置内必有某種瑕疫。並可據以對該製造裝置進行修理。此 外，因為如果所有晶圓均須接受此項檢驗程序，將會降低 生產置，所以只要有—個以隨意抽樣方式抽取之晶圓接受 檢驗即可。 、近歲年纟’上述之檢驗裝置已被内建於用以執行該項製 :程序之製造裝置之内部。因此一發展趨勢，&已發展出 此夠在不減低生產力狀況下檢驗所有晶圓的製造裝置。在 此型之製造裝置中，由於—檢驗單元内建在製造裝置中， 在所製造之晶圓中存在的瑕疫部份被檢驗出之後不久，1 項憤測結界即會回報至該製造裝置，以便進行自動改善； 造過程之各種相關條件。

O:\70\70787-930106. D〇C\LAN 586170 惟，在晶圓上形成之薄膜，並屑 羯其厚度可能因個別晶圓之穿 设狀況而有所不同，或在每一、 L « j + 一致0在劁 …各種條件中’諸如溫度及壓力，就會由於隨著時門 之4逝所產生之不均句現象及位置不同等等原因而發生一 ?=定狀：。也可能有某種情況，瑕疲部份未被檢驗出 疋相於,亥專不穩定性或該瑕疫的程度輕微。在這種情況 之下，製造程序仍是在不改變| ^ / 進行。 文““序條件的狀況下繼續 製造過程完成之㈣進行之最後探針檢驗料，係對兮 晶圓上所形成的該等半導體積體電路執行_項電功能: 试，以檢驗該等半導體裝置之品質是否良好。 ^此’即使當上述最後製造過程階段之認證檢驗已判定 遺等半導體積體電路確有 丰…… 針檢驗仍對組成該等 平導體積體電路之所有晶y γ y..... MS3片進仃檢驗MU，該探針檢驗 係對不被視為是一種成品的右 成。。的有瑕疵丰導體積體電路進行檢 =。因此’所衍生的—個問題’就是該項探針檢驗是在對 有瑕痖之半導體積體電路進行不必要的檢驗。 發明之概沭 本發明之-般性目的旨在提供一種改良而有用之裝置檢 驗設備，以解決上述各項問題。 本發更明確之目的在於提供__種裝置檢驗設備及 檢驗半㈣裝置的方法，可對半導體裝置執行有效的檢 驗，以便改善生產力及成本效益。 為達成上述各種目標，乃根據本發明部份原理提供一種

〇 ：\70\70787-930! 06. DODLAN 586170 裝置檢驗備，用以對多數裝置個別進行個別裝置之檢 驗’其特點為：利用一檢驗標的物棟選部件，依據在半導 體裝置製造過程中對某-半導體裝置進行檢驗時已認定該 义置係萍又疲A置之資訊，省略執行一項應對製造中之各 半導體裝置執行的一項檢驗作業（程序）。 β根據上述之本發明旨t，應對—有職裝置執行之檢驗 是可藉由該檢驗標的物楝選部件之決定而省略之，因此， 可減低在該半導體裝置製造完成之後進行檢驗所消耗 間。 可輕易地藉由該標記辨認之 根據本發明製成之裝置檢驗設備可能另亦包括―標記部 件„亥件對那些已由上述檢驗標的物棟選後被省略檢驗 之所有裝置中某-裝置提供_個標記。因此，該瑕疲裝置 此外’根據本發明製成之半導體裝置檢驗設備中指明一 瑕疲裝置之資訊可以館存在一記憶體之内。如有需要即可 在適當時間使用該項資訊，以達成製造可靠的裝置而不會 有瑕疵品。 另外’根據本發明另一目的，提供一種裝置製造系統， 該系統包含：一個裝置製造設備，該裝置係用以生產許多 裝置’並取得可認明其中任何職裝置之必要資訊，·以及 -裝置檢驗設備，該裝置檢驗設備係用以檢驗由該裝置製 造設備製造之各種裝置’其特點為：該裝置檢驗設備包括 -檢驗標的物揀選部件，係根據一項指明在製造過程中由 該裝置製造設備製成之某—裝置含有瑕範之資訊，省略一

O:\70\70787-930106 DOOLAN 項針對該瑕疵裝置應進行之檢驗。 根據上述之發明，應對一瑕疵裝置執行之檢驗可藉由該 檢驗標的物揀選部件之檢驗結果而省略之，因此可減少因 该半導體完成後才進行之檢驗所消耗的時間。 此外，根據本發明之另一目的，提供一裝置製造系統， 该系統包括：可製造許多裝置之裝置製造裝置；及一裝置 檢驗設備，該裝置檢驗設備可檢驗由前述装置製造設備所 製造之各項裝置，其特點為：利用一檢驗部件執行一項檢 驗，以認定於該等裝置被至少兩個上述裝置製造設備對其 進仃製程處理的過程中是否在該等裝置内發生任何瑕疵， 並取得一項經認定其中某一裝置為瑕疵裝置之資訊’·該檢 驗設備包括一檢驗標的物揀選部件，根據指明已在上述裝 置製造過程中認定某一瑕疵裝置的資訊，省略一項原應對 該等製造中之裝置執行的檢驗程序。 ^ 根據上述之發明，該檢驗標的物棟選部件可決定省略應 對某-瑕疲裝置執行的-項檢驗，因❿，當該等裝置製2 完成後，即可減少因執行該項原^檢驗所耗用的時間。 此外，根據本發明另一目的，提供一種裝置檢 以個別裝置個別檢驗方式檢驗許多裝置，該方法各項步驟 之特點為：製作能指明在該等裝置製造過程中已認定=一 瑕疲裝置之資訊；並根據上述製妥之資訊，省略一項原應 對其中置執行之檢驗程序。該裝置檢驗方法可包Z 另-項步驟，對省略接受該項檢驗之該瑕庇裝置提供_識 別標記。上述裝置檢驗方法另亦可包含一項步驟，將上述

〇：\70\70787-930106. DODLAN 步驟中製作之資訊儲;^ 貝Λ碎存在一記憶體中。 本發明之其他目的，特點與優點應可於閱讀下列詳細說 明時配合參閱本說明書檢附之各份附圖，獲得更明確之瞭 解。 Μ圖簡略說明 附圖1係一方塊圖，顯示根據本發明第一種具體實例而設 十之半導體積體電路製造系統之結構略圖。 附圖2係一方塊圖’顯示在附圖1中所示之一種探針檢驗 設備之結構。 附圖3係一流程圖，顯示在附圖2中所 之一種操作過程 附圖4係一說明圖，… Q 彡兄明在附圖2所示由該探針檢驗設伟 所執行之資料轉換操作程序。 二 ' 系方塊圖，顯示根據本發明第二種具體實例而韵 计之半導體積體電路的結構略圖。 f行本發明之畢# 以下，根據參考附圖及本發明之具體實例所提供之說明 下：明中’雖然本說明書中係以-半導體積體電路之 ，為範但本發明並不限於_種半導體積體電路製造 之應用，亦可廣泛應用於包含一液晶顯示板等裝置的製造。 附圖1係一方塊圖，用 — 兄圖用以顯不根據本發明第一種具體實例 設計之半導體積體電路製造系統結構略圖。如附圖1所示， 根據本發明第_ 4¾ a ^ m収計之料導體㈣電路製造 糸統，係由以下各單元所 再风應用在一+導體積體電路

O:\70\70787-930106. D〇C\LAN 586170 製造過程中的若干裝置，諸如一擴散設備丨，一石版印刷設 備3 ’及一蝕刻裝置5 ’ 一探針檢驗設備7，用以在製造過程 中乂個別單獨晶片檢驗方式檢驗該等製造中的半導體積體 電路；另有-通訊線路9,用以在這些裝置之間構成互相連 繫。 在上述之擴散設備丨中，係在—用以在其上形成若干半導 體積體電路的晶圓上以離子植入方式執行一次擴散處理。 此外’在上述之石版印刷設備3中，係於該晶圓某一側表面 上施加-種感光劑之後，以印刷及顯影技術形成一預定圖 型的方式執订-種圖型形成處理，並經由一照相罩幕使該 圖型曝光。另外，在上述姓刻設備5中，執行一次㈣處理， 例如以選擇性方式⑽-層氧化薄膜之處理方法為之。在 ，針檢驗設備7中，將-探針個別與該晶圓上所形成之每片 2片中的各電極接觸，以便對該等晶片中形成的電路執行 連接測試。 τ 如圖i所示，各檢驗部件2,4，及6，係分別納入上述擴 備卜石版印刷設備3，以及姓刻設備5中。有—檢財 件8係内裝於前述探針檢驗設備7内。各檢驗部 路9連接。口 4檢驗標的物揀選部件8之間仙上述通訊線 致^將對!有上述結構之半導體積體裝置的一種操作大 \純W兄明，首先，上述圖1所示之各檢查部件2，4及 X:部件分別檢驗每-個已通過每-製程之任—晶圓 疋瑕庞。亦即，例如，内建在該敍刻設備5令之檢驗

l〇6.D〇C\LAN 〇^〇\7〇787-93〇| -10- 部件6測量先前在韻刻設備5時所預先敍刻之晶圓厚度，並-且檢驗該晶片之厚度是否在原設計值之容差範圍内。倘若· 所量得的厚度未在該容差範圍内，即可認定該晶圓為一瑕 症晶圓。 與此同時，每-檢驗部件2,4及6即在其各自檢驗後所認 定的晶圓上分別指定一個位置，並且將上述所指定的位置 f訊（例如··映射資料’諸如位置座標資料），通過前述通訊 線路9供應至探針檢驗設備7之檢驗標的物揀選部件8。 因此，該檢驗標的物揀選部件8即根據依前項規定供應之# 資訊’將已被檢驗部件2,4及6中某—部件判^為含有瑕疲 部份之晶片，排除在應接受探針檢驗之名單之外。所以， 由於被判定為瑕疲品之晶片的探針檢驗是可以省略，消耗 在多餘檢驗之時間亦可以節省，且探針檢驗所需之時間亦 可減少。 應注意者乃是，雖然，以上的說明是將該等檢驗部件2， 4及6判定為瑕疲晶片之資訊經由通訊線路9傳送至該檢驗 標的物揀選部件8，但並無必要利用該通訊線路9。例如， 在各檢驗部件2 ’ 4及6中每-部件所取得之資訊可以被記錄 在諸如軟性磁碟或惟讀記憶體光碟機之記錄媒體内.。然 後’再將記錄媒體附加在該探針檢驗設備7上，以便將記錄 於記錄媒體之資訊供應至檢驗標的物揀選部件8。 以下將詳細說明附圖4之半導體積體電路製造系統。附 圖2為-方塊圖係顯示附圖】中所示之探針檢驗設備了之結. 構。如附圖2所示，該探針檢驗設備7包含檢驗標的物棟選

〇：\70\70787-930106.D〇aLAN -11 - :…件18,及-探針檢驗器部件20。該探針檢驗 ^ 匯流排1G，—記憶體部件η，—資料轉換部件 中央處理單元[CPU]15 一映射圖合成部件17，及一 ，輸人件19。Θ記憶體部件11，資料轉換部件1 3，中 央處理單元cpu 15，該映射圖合成部件17，標示部件18, 參數輸人部件19及該探針檢驗部件綱連接至該匯流排 10。而該匯流排則係經由通訊介面12連接至附圖i所示 訊線路9。 日以下將參_圖3,針對該探針檢驗設…之操作加以說 明。首先’當一電源供應至該半導體積體電路製造系統時， 。亥CPU 15即傳送一指令，要求使用人將所需要之參數輸入 至參數輪入部件19。之後，如附圖3中S1步驟所示，使用人 乃將各種參數輸入至該參數輸入部件19。例如，該等參數 ，括晶圓之尺寸’在晶圓上形成之每一晶片的尺寸，以及 一標示在該晶圓上所形成各晶片所在位置之原有平坦部份 及刻痕部份的方位。 、之後，在步驟S2中，該探針檢驗部件2〇將該晶圓（該晶圓 為受測試對象）運送至一預定位置，並根據在該晶圓上形成 之該原始平坦部位執行晶圓定位處理。應注意的是，由干 擾計控制之X.Y階段’是被使用在該定位操作巾。在針對該 晶圓大略位置進行預先校正之後，即可執行精準之校正。 之後，在步驟S3中，該CPU 15即確定在步驟“中傳送之 晶圓是否為該批晶圓中第一個受檢驗之晶圓。如該晶圓經 確定是第一個受檢晶圓，則該程序即可進行至步驟si〇。反

O:\70\70787-930106. DOOLAN -12- 586170 之，如該晶體並非為第一個，則該程序乃進行至步驟S4。 亦即，在第一個測試步驟之中，將盛有含有晶片之晶圓 的一個卡盤以手動方式推動以便放置於一適當位置以使該 抓針檢驗部件20之一個探針可連接至被測試之晶片的電極 上。需要注意的是，此項初次位置設定僅需要執行一次， 因為第二次定位及第二次以後之定位可以根據該初次設定 並儲存在記憶體Π内所獲得之定位資料自動執行後續受檢 晶圓之定位。 下一步，在步驟S4中，先在該晶圓四個方向末端之晶片 位置（亦即預定接受探針檢驗測試之位置）處測定該等受檢 部位之後，由一映射圖製圖部件17設定一基本映射圖，該 映射圖可顯示根據上述位置測量獲得的應受探針檢驗之該 晶片組之位置。 另一方面，該CPU 15將該晶片位置資料儲存在記憶體部 件11中，δ亥晶片係根據在附圖丨中所示之檢驗部件2，4及6 之每一部件之檢驗結果已決定有瑕疵之晶片，並且使該映 射圖製圖部件17製作一檢驗映射圖，該檢驗映射圖可顯示 在前一項檢驗步驟中已被檢驗認定為一個瑕疵晶片的位 置。 本段是說明上述檢驗映射圖之製作過程。在附圖丨所示之 每-檢驗部件2, 4及6難在晶圓上定輕疵品部份 之部位，並且取得該部件之資料。與此同時，有一[外或 X-Y)座標系統如附圖4所示者乃被用以測量該瑕疵部位。該 x-y(或X-Y)座標系統之座標起點相當於晶圓2丨之中點PA， O:\70\70787-930106. DOCXLAN -13- 586170 或該晶圓21切線23及24之交又點PB。如附圖4所示，在上述 以相當於該晶g]中心點PA為座標起點之”座標系統中，取 得之座標值（Xl，即代表晶片22之位置資料。 之後，由该等檢驗部件2，4及6之每一部件所取得之位置 資料乃以映射圖資料之名義經由通訊線路9傳送至記憶體 部件11。與此㈣，標定該座標值且被用以做為製作該位 置貝料的標準數據之資料’纟同時與上述位置資料一起被 傳送至記憶體部件1 1。 之後，如已確定由各檢驗部件2，4及6提供之資訊中所含 符合上述標準之座標值彼此不同時，該cpu丨5即將一執行 座標轉換之指令發送至資料轉換部件13，以便所有位置資 料均以該等座標值中之一個座標值表示之。 因此，該轉換部件13及以主要轉換或類似方式執行該項 指令。以此種方式取得之位置資料即被儲存在記憶部件“ 内，並被提供至映射圖製作部件17處。之後，該cpu 15乃 促使該映射圖製作部件17製作一檢驗圖，該檢驗圖所指明 之位置，即為依據上述位置資料在先前檢驗程序中所判定 為含有瑕疵之部份。應注意者乃是，以此法製作的檢驗圖 係被儲存在記憶體部件11内。 下一步係在步驟S 5中決定選擇該晶片做為一接受探針檢 驗之標的物時是否應考慮利用該檢驗圖。該項是否使用檢 驗圖之決定是由使用人依照CPU 15之要求而作成。如果該 使用人利用一鍵盤或類似之方法輸入可利用該檢驗圖的指 令，則該常規程式即進行至步驟S6。否則，該常規程式應 O:\70\70787-930106. DOQLAN -14- 586170 進行至步驟S7。 ’ 在步驟S6中，依照CPU 1 5之指令，該映圖製作部件丨7將· 其在步驟S4中製作之該份檢驗圖重疊在一基本映射圖上， 以便建立一新的檢驗目標指示圖。該新的檢驗目標圖僅指 明在晶圓上所有晶片中於先前檢驗程序中被判定為瑕疵品 之各晶片以外之一個晶片之位置。該檢驗目標指示圖亦被 儲存在記憶體部件1 1内。 在下一步驟S7中，探針檢驗部件2〇僅對涵蓋在該檢驗目 標指示®中被清楚標示位置之晶片執行個別檢驗，之後，· 當該檢驗目標指示圖中指明之所有晶片均已接受探針檢驗 時，檢驗常規程序乃進行至步驟88，在步驟38中，該cpu 15 即判定下個接X幻采針檢驗之晶圓是否已出現（或到位）。如 決疋下一受·檢驗的晶圓，已到位，則常規程序即進入步驟 S2。反之，如果判定下一個受檢驗晶圓尚未到位，則該常 規程序立即結束。 應注意的是，可對探針檢驗程序中已判定為瑕疲品之各鲁 晶片標註一標記，以便在以後的製程中僅包裝沒有此一標 2的各晶片。此外，上述標誌可標示在先前製程中已被判 疋包s瑕疲部份之各晶片上，諸如在執行探針檢驗之前於 擴散設備1，石版印刷設備3,或姓刻設備5中執行之程序中 判定^瑕症晶片。亦即，如果使用人輸入-指令，指示根 據先別^王中檢驗結果執行標示。該cpu Μ即自記憶體部 件11中靖取σ亥檢驗圖以便將該檢驗圖提供給標示部件18。 之後礼不部件18即可對該檢驗圖上所顯示含有瑕庇部

O:\70\70787-930106. DOC\LAN -15- 個標記 h之每一晶片個別提供一 因此，由於沒有被標示之晶片，於揀選時可以容易地被 區分為良好產品’故可H造可#的半導體積體電路。 此外，因該檢查圖可顯示由先前檢驗程序所判定含有瑕 症部份之各晶片之位置，且該等資料係儲存在記憶體部： 中’如將該檢驗圖㈣在-記錄媒體中諸如—軟性磁碟或 一唯讀記憶光碟（CD.RQM)更有所助益1記錄媒體可以附 屬於-揀選裝置，以便將該檢驗圖提供至該選取裝置。除 此之外，該檢驗圖亦可經由—通訊線路提供至該棟選裝 置。亦即，如果能防止楝選在該檢驗圖所顯示包含瑕龜部 份之晶片’即可省略不必要之棟選操作，目而可改善半導 體積體電路之製造效率。 而且，在附圖1中所示之擴散設備卜石版印刷設備3,餘 刻設備5及探針裝置7可以構成—單_晶圓處理系統並内建 在-運送系統中。依據該項^的設計，每—晶圓係依序 被送往該系統内的各項裝置，亦可自動地被送人該等裝置 内並自該等裝置中送出’俾使該—晶圓接受處理及檢驗， 因此，可減少探針檢驗所需要的執行時間，並進而改進探 針檢驗的效果，並可達成提高半導體積體電路生產量之目 的。 以下係參考附圖5就本發日月第二種具體實例之半導體電 路製造系統之結構提供說明。圖5所示方塊圖，係代表根據 本發明第二種具體實施例而設計之半導體積體電路的結構 略圖。如附圖5所示，雖錄據本發明第二種具體實例設計 O:\70\70787-930106. DOC\LAN -16- 586170 之該半導體積體電路與根據在附圖1所示之本發明第一種 具體實例的半導體積體電路製造系統有相同的構造’但彼 此不同之處乃是根據該第二種呈 禋具體貫例設計之半導體積體 電路製造系統，是利用一單一曰圓、 早日日圓運送系統，該系統每次 運送一片晶圓。該單一晶圓運#备M i W連迗糸統由以下組件構成，包 括一供應部件29，兩條運送路徑3〇及31，一堆放器Μ及— 儲存設備35。 ° 除此之外’如附圖5所示’有多個並無内裝檢驗部件的蝕 刻設備25 ’被排列在沿著該運送路徑31平行的行列上。再# 者’有-獨立檢驗裝置6也沿著同—運送路㈣與上述各姓 刻設備配置在同一行列上。 應注意的是，上述之供應部件29係連接至該運送路徑％ 之-端，並且該堆放器33係連接至該運送路徑31之—端。 δ亥儲存设備3 5係連接至該探針檢驗設備7。 由於依據本發明第二種具體實例設計之半導體積體電路 製造系統之操作基本上與附圖丨中所示之第一種具體實例 的半導體積體電路製造系統相同，故下面之說明僅及於二 者之間的不同點。 f先，須供應至該供應部件29之晶圓係沿著該運送路徑 30逐一被運送至擴散設備丨，以便在該擴散設備丨中對每一 晶圓進行一擴散處理。然後再執行另一檢驗，以確認，是 否該晶圓中有任何部份發生瑕疵情況，如經判定某一部份 曾發生瑕疵情況，則立即取得該瑕疵部份之位置資料，並 將該位置資料經由通訊線路9提供至前述檢驗標的物揀選

O:\70\70787-930106. DOCVLAN -17- 部件8。 之後，已接受擴散處理之晶圓係被運送至石版印刷設備· 3，且該晶圓在石版印刷設備3中接受鑄型處理。繼之，由 檢驗部件4進行另一檢驗，以便判定該晶圓中是否有任何部 份之鑄型有瑕疵。如判定有瑕疵鑄型，則立即取得該瑕疵 部份之位置資料，並將該位置資料經由該通訊線路9供應2 該檢驗標的物揀選部件8。 下一步，已接受鑄型處理之晶圓乃沿著該傳送路徑31被 迗至該蝕刻設備25，並在該蝕刻設備25中接受蝕刻處理。儀 之後，該已蝕刻之晶圓即被運送至檢驗部件6，並由檢驗部 件6執行另一檢驗，以便判定是否蝕刻部份有任何瑕疵。如 發現任何瑕疵部份，即立刻取得該瑕疵部份之位置資料， 並將該位置資料經由該通訊線路9供應至前述之檢驗標的 物棟選部件8。與此同時，另有許多晶圓可以同時在沿著運 送路徑31排狀各㈣設備25巾接受處理。此外，為配合 。周整與其它製程間之相對處理速度，可將钱刻處理後之晶_ 圓暫時儲存在堆放器33中。 由檢驗部件6檢驗過之晶圓再沿著該運送路徑30被運送 至後面-個處理裝置（未顯示）中，並循序接受預定之各項處 因此處理過之曰曰圓即被運送至該探針檢驗設備7，接 又第-種具體實例中詳細說明之探針檢驗。應注意的是， 通過探針檢驗之該晶圓，係被運送至儲存設備35中存放以 便接受後續之處理。 此外，在上述結構中，並非必須將該供應部件29，堆放

O:\70\70787-930106.DOC\LAN -18- 為33，及該儲存設備35以彼此分離之方 供认邱杜？0叮 飞叹置。例如，該 i、，··。邛件29可以具有堆放器33或儲存設備^之功能。 如以上所述，根據本發明設計之半導體積體電：製造系 統中，因為在多個㈣設備25上均設有該檢驗部件6,故不 需要在每-耗刻設備25内提供—檢驗部件。因此 減少設置㈣設備25之成本費用’從而亦可減少整料導 體積體電路製造系統之成本。除此之外，雖然在每—處理 裝置中提供檢驗部分將會增加整個檢驗部份不操作之時 間，但如能使檢驗部件6可供多個處理裝置共用，即可改盖 成本效益。 "" 應注意的是’在本發明第：種具體實例說明的結構中， 雖然僅有㈣刻設備25係平行排列方式安置，但其它裝置 諸如清料置’化學蒸氣沈殿（CVD)裝置，亦可以按平行排 列方式女置。此外’如附圖5所示之半導體積體電路製造系 統之效果亦可藉由採用多個平行安置之處理裝置提供給多 個檢驗部件分享使用而達成相同效果。 本毛月並不特別限疋於所揭示之各種具體實例，亦可在 不背離本發明範圍的原則下進行各種變動及修改。 元件符號說明 1 擴散設備 2,4,6 檢驗部件 3 石版印刷設備 5,25 蝕刻設備 7 探針檢驗設備

O:\70\70787-930106. DOOLAN -19- 586170 8 檢驗標的物揀選部件 9 通訊線路 10 匯流排 11 記憶體部件 12 通訊介面 13 資料轉換部件 15 中央處理器 17 映射製圖部件 18 標記部件 19 參數輸入部件 20 探針檢驗部 21 晶0 22 晶片 23,24 切線 29 供應部件 30,31 運送部件 33 堆放器 35 儲存設備 O:\70\70787-930106. DOC\LAN -20-

Claims (1)

1. 拾、申請專利範園： L —種裝置檢驗設備，可以個 其特徵為： 置原貝1，檢驗多個裝置， 利用—檢驗標的揀選部件⑻依據在製造過程中對該裝 置進行檢驗時被認定該 气/衷置係一瑕疵裝置之 執行一項應對該裝置執行的 、 ^ 钒仃的一項檢驗作業（程序）。 2·如申請專利範圍第1項中夕姑$认人# 貝〒之裝置檢驗裝置，其中 部件（18)，其對那些已由 75 σ 上述檢驗私的物棟選部件 疋應省略檢驗之裝置中的竿 、 τ π呆裝置提供一個標記。 3·如申請專利範圍第丨項中庐 、τ<衷置檢驗设備，其中指明一瑕 4. 疲裝置之資訊係被儲存在-記憶體部件⑴）之内。 一種裝置製造系統，包含·· -裝置.製造設備(卜3,5)，該設備係用以生產許多裝 置，並取得可認明其中任—瑕疲裝置之資訊；及、 一裝置檢驗設備⑺’該裝置檢驗設備係用以檢驗由該 裝置製造設備所製造之裝置， 其特徵為： 該裝置檢驗設備（7)包括—檢驗標的物棟選部件⑻，係 根據一項指明在製造過程中由該裝置製造設備所製成之 某-裝置含有瑕疵之資訊，而省略一項針對該瑕疵裝置 應進行之檢驗。 5·如申請專利範圍第4項中之裝置製造系統，其中一標記部 件（18)，其對那些已由上述檢驗標的物楝選件（8)省略檢 驗之裝置中的某一裝置提供一個標記。 O:\70\70787-930106. DOOLAN 6.如申請專利範圍第4項中之裝置檢驗設備，其中指明—瑕 疲裝置之資訊係被儲存在1憶體部件⑴）之内。 7· 一種裝置製造系統，包含·· 許多裝置製造設備（25);及 -裝置檢驗設備⑺’該裝置檢驗設備可檢驗由前述裝 置製造設備所製造之各項裝置， 其特徵為： 、 千㈧）執行一項檢驗，以認定於該等裝3 被至）兩個上述裝置製造設備對其進行製造的過程中力 否在該等裝置内發生任何瑕疲，並取得—項經認定其亏 某一裝置為瑕疵裝置之資訊；及 8. 該檢驗設借⑺包括-檢驗標的物揀選部件⑻，根據_ 項指明已在上述裝置製造過程中認定_瑕疫裝置的資 :’省略-項原應對該等裝置執行的檢驗程序。 、 -種裝置檢驗方法’可以個別裝置原則檢驗多個裝置， 其特徵為具有下列步驟·· 準備能指明在該等裝置製造過程中已認定為瑕症之— 瑕症裝置之資訊；並 根據上述備妥之資訊，省略一項原應對該等裝 一個執行之檢驗程序。 9·如申t#專利範圍第8項之裝置檢驗方法，其 係對省略接受該項檢驗 之該瑕疵裝置提供二標圮。、/ 10·如申請專利範圍第8項之裝置檢驗方法， 驟係脾μ、七、、住， "、Τ有一項步 ’、、a準備步驟中所準備之資訊儲存在一記憶體 〇^0\7〇787-93〇i〇6i d〇C\LAN - -2- 586170 中ο O:\70\70787-930106. DOC\LAN