JPH07302819A - 半導体素子の検査方法 - Google Patents

半導体素子の検査方法

Info

Publication number
JPH07302819A
JPH07302819A JP6111770A JP11177094A JPH07302819A JP H07302819 A JPH07302819 A JP H07302819A JP 6111770 A JP6111770 A JP 6111770A JP 11177094 A JP11177094 A JP 11177094A JP H07302819 A JPH07302819 A JP H07302819A
Authority
JP
Japan
Prior art keywords
inspection
probe
result
file
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6111770A
Other languages
English (en)
Inventor
Chika Yoshida
知香 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP6111770A priority Critical patent/JPH07302819A/ja
Publication of JPH07302819A publication Critical patent/JPH07302819A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

(57)【要約】 【目的】 弾性表面波素子の周波数調整の前後に行われ
るプローブ検査の検査方法において、検査時間を短縮し
て、ファイル管理を容易にすることができる半導体素子
の検査方法を提供する。 【構成】 同一ウエハについてのプローブ検査1の結果
とプローブ検査2の結果を両方とも記憶することができ
るファイルを記憶手段13に備え、プローブ検査1のシ
ョート不良の良否結果(S1 )を記憶し、プローブ検査
2を行う際に、制御部14が、記憶手段13の当該ウエ
ハのファイルから、プローブ位置の素子番号に対応する
プローブ検査1のショート不良の良否結果(S1 )を読
み取り、「否」であれば当該素子については検査をしな
いで次の素子の検査に移る半導体素子の検査方法として
いる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体素子の検査方法
に係り、特にフィルタや発振器等に用いられる弾性表面
波素子の周波数調整の前後に行われるプローブ検査の検
査方法において、検査時間を短縮して、ファイル管理を
容易にすることができる半導体素子の検査方法に関す
る。
【0002】
【従来の技術】弾性表面波(Surface Acoustic Wave;SA
W )素子は、小型軽量、低損失、低消費電力化を図れる
デバイスとして、フィルタや発振器等に実用化されてい
る。弾性表面波素子の周波数調整工程について、図5を
用いて説明する。図5は、周波数調整工程全体の流れを
説明する概略フローチャート図である。周波数調整工程
は、図5に示すように、弾性表面波素子を形成した後で
行われ、素子が形成されたウエハを洗浄する基板洗浄
(401)、電極金属をウエハ上に形成する電極金属形
成(402)、金属上に形成されたレジスト膜に、露光
によって電極パターンを転写現像するレジストパターン
形成(403)、更に、レジストパターンをマスクとし
て電極金属をエッチングする電極パターン転写(40
4)、レジスト剥離(405)、プローブ検査1(40
6)、周波数調整(407)、プローブ検査2(40
8)の各プロセスから成り、プローブ検査2(408)
終了後は組み立て工程が行われるようになっている。
【0003】ここで、図5の処理406のプローブ検査
1と、処理408のプローブ検査2について図6及び図
7を用いて具体的に説明する。図6は、従来のプローブ
検査1の検査方法を示すフローチャート図であり、図7
は、従来のプローブ検査2の検査方法を示すフローチャ
ート図である。プローブ検査1(P検1)は、周波数調
整(F調)における周波数の調整量を決定するためにF
調前に行う特性検査であり、ウエハ内の弾性表面波素子
チップの全数〜数分の一について周波数特性の測定と、
ショート不良の良否判定を行うものである。
【0004】また、プローブ検査2(P検2)は、F調
後に、後工程に流す前のチェックとして、周波数特性の
測定と、ショート不良の良否判定とを行うものである。
P検2で良品と判定された素子は、次の組み立て工程に
回され、不良と判定された素子は処分される。
【0005】P検1は、図6に示すように、まず、ウエ
ハをセットし、ウエハ番号等のウエハ情報の記述を行い
(501)、ウエハ内の全ての弾性表面波素子に番号付
けを行う(502)。そして、番号付けを行った全ての
素子または一部の素子について、周波数特性の測定(5
03)及びショート不良の良否判定を行って(50
4)、各素子の番号と、それに対応する特性データと良
否の判定結果をファイルに記憶する(505、50
6)。そして、得られた良品の周波数測定データに基づ
いて周波数調整量を算出する(507)ようになってい
る。
【0006】また、F調後のP検2では、図7に示すよ
うに、P検1と同様にウエハ情報の記述を行い(51
1)、各素子の番号付けを行い(512)、プローバー
をスタート位置に設定し(513)、周波数特性の測定
(514)と、ショート不良の良否の判定を行い(51
5)、特性データ及び良否判定結果を記憶して(51
6、517)、次の番号の素子にプローバーを移動させ
(518)、全ての素子について検査が終わったかどう
かを判断して(519)、終わっていない場合は処理5
14に戻って測定を行う。ウエハ内の全ての素子につい
て測定と良否判定を行うまで上記の処理を繰り返すよう
になっている。
【0007】ここで、従来の半導体素子の検査方法にお
けるファイル管理方法について図8を用いて説明する。
図8は、従来の半導体素子の検査方法におけるファイル
の例を示す模式説明図である。検査装置の記憶部(図示
せず)は、P検1の結果を格納するファイル1と、P検
2の結果を格納するファイル2とを備えており、ファイ
ル1及びファイル2は、ウエハ番号と、当該ウエハ内の
素子番号、及び各素子番号に対応する検査結果、すなわ
ち、周波数の特性データと、ショート不良の良否判定結
果を記憶しているものである。
【0008】図8に示すように、ファイル1では、ウエ
ハ番号01のウエハのP検1の結果について素子番号1
の素子は、特性データがf1 、良否判定は「良」、素子
番号2の素子は、特性データがf2 、良否判定が
「否」、というように記憶されている。また、ファイル
2では、ウエハ番号01のウエハについてP検2の結果
が同様に記憶されている。
【0009】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体素子の検査方法では、プローブ検査1(P検
1)と、プローブ検査2(P検2)の検査結果を記憶す
るファイルがそれぞれ別個になっていたため、P検1の
検査結果がP検2に反映されず、P検1で既にショート
不良と判定されているにもかかわらず、P検2で再度特
性測定と良否判定を行わなければならず、検査工程に無
駄が生じるという問題点があった。
【0010】また、上記従来の半導体素子の検査方法で
は、同一のウエハに対して、プローブ検査のファイルが
2つ存在するため、ファイル管理が煩雑になってしまう
という問題点があった。
【0011】本発明は上記実情に鑑みて為されたもの
で、プローブ検査1(P検1)の結果をプローブ検査2
(P検2)に反映させ、検査時間を短縮して作業効率を
向上させ、更に、ファイル管理を容易にすることができ
る半導体素子の検査方法を提供することを目的とする。
【0012】
【課題を解決するための手段】上記従来例の問題点を解
決するための請求項1記載の発明は、半導体素子の特性
データを取得し、前記半導体素子のショートの良否を判
定する第1の検査工程と、前記第1の検査工程と同様の
検査を行う第2の検査工程とを有する半導体素子の検査
方法において、前記第2の検査工程を行う際に、前記第
1の検査工程でのショートの良否の判定結果を参照し
て、前記判定結果が否の場合に前記第2の検査工程を行
わないようにしたことを特徴としている。
【0013】上記従来例の問題点を解決するための請求
項2記載の発明は、請求項1記載の半導体素子の検査方
法において、第1の検査工程の結果のデータを記憶した
ファイル部分に、第2の検査工程の結果のデータを付加
するようにしたことを特徴としている。
【0014】
【作用】請求項1記載の発明によれば、半導体素子の特
性データを取得し、ショートの良否を判定する第1の検
査工程と、第1の検査工程と同じ検査を行う第2の検査
工程とを有する半導体素子の検査方法において、第2の
検査工程を行う際に、第1の検査工程でのショートの良
否の判定結果を参照して、その判定結果が否の場合には
第2の検査工程を行わないようにした半導体素子の検査
方法としているので、ショートの良否が否の半導体素子
について第2の検査工程における無駄な検査を無くし、
検査時間を短縮して、作業効率を向上させることができ
る。
【0015】請求項2記載の発明によれば、請求項1記
載の半導体素子の検査方法において、第1の検査工程の
結果のデータを記憶したファイル部分に、第2の検査工
程の結果のデータを付加するようにした半導体素子の検
査方法としているので、同一ウエハについての第1の検
査工程での結果と第2の検査工程での結果とを1つのフ
ァイルに記憶することができ、ファイル管理を容易にす
ることができる。
【0016】
【実施例】本発明の一実施例について図面を参照しなが
ら説明する。本発明の一実施例に係る半導体素子の検査
方法について、特に、弾性表面波素子の周波数調整(F
調)の前後に行われるプローブ検査における検査方法に
ついて以下説明する。本実施例のプローブ検査1及びプ
ローブ検査2の基本的な検査方法は、従来とほぼ同様で
あり、プローブ検査1は、周波数調整(F調)における
周波数の調整量を決定するために、F調前に、ウエハ内
のチップの全部または一部について周波数の測定と、シ
ョート不良の良否判定を行うものである。また、プロー
ブ検査2は、F調後に、後工程に流す前のチェックとし
て、周波数特性の測定とショート不良の良否判定とを行
うものである。
【0017】ここで、本実施例の半導体素子の検査装置
について図1を用いて説明する。図1は、本発明の一実
施例に係る半導体素子の検査装置の概略構成ブロック図
である。本実施例の検査装置は、図1に示すように、弾
性表面波素子のプローブ検査1(P検1)及びプローブ
検査2(P検2)を行うものであり、プローバー11に
よって周波数特性の測定やショート不良の検出を行う測
定手段12と、特性データや良否の判定結果を記憶する
記憶手段13と、特性データから周波数調整量を算出し
たり、記憶手段13へのデータの出し入れを制御する制
御部14と、P検1の被検査素子を指定する入力部15
とから構成されている。
【0018】本実施例の検査装置における検査方法の特
徴は、記憶手段13にウエハ毎に1対1に対応するファ
イルを設け、同一ウエハについてのプローブ検査1の結
果とプローブ検査2の結果を、同一のファイルに記憶す
るようにし、更にプローブ検査2の際にプローブ検査1
のショート不良の良否判定結果を反映するようにした点
である。
【0019】ここで、本実施例の検査装置におけるファ
イル管理方法について図2を用いて説明する。図2は、
本実施例のファイルの例を示す模式説明図である。本実
施例の検査装置のファイルは、ウエハ番号と、当該ウエ
ハ内の素子番号と、各素子番号に対応するP検1の検査
結果と、P検2の検査結果が格納されるようになってい
る。検査結果としては、P検1の特性データ(T1 )、
良否判定結果(S1 )、P検2の特性データ(T2 )、
良否判定結果(S2 )を記憶するようになっている。
【0020】そして、本実施例の検査方法では、P検2
を行う際に、制御部14が、記憶手段13の当該ウエハ
のファイルから、プローブ位置の素子番号に対応するP
検1のショート不良の良否結果(S1 )を読み取り、
「良」であれば検査をしてファイルに結果を書き込み、
「否」であれば検査をせずに「データなし」として、次
の素子にプローバーを移動させるようにしているもので
ある。
【0021】図2の例では、ウエハ番号01のP検2を
行う場合、制御部14は記憶手段13からウエハ番号0
1のファイルを取り出す。そして、素子番号1から順次
検査を行うが、素子番号2の素子の場合、制御部14
は、ファイルの素子番号2に対応するS1 を読み取って
「否」であると判断し、素子番号2の検査はせずに、次
の素子の検査に移るようになっている。
【0022】このように、ウエハ毎にP検1とP検2の
ファイルを共通にすることにより、P検1でショート不
良(判定結果「否」)と判定された素子については、P
検2において検査をしないようにして、無駄を省き、P
検2の検査時間を短縮することができるものである。
【0023】次に、本実施例の弾性表面波素子のプロー
ブ検査方法の流れについて図3及び図4を用いて説明す
る。図3は、本実施例のプローブ検査1の検査方法のフ
ローチャート図であり、図4は、プローブ検査2の検査
方法のフローチャート図である。P検1の検査方法は、
図6に示した従来のP検1の検査方法とほぼ同様であ
り、ウエハをセットして、ウエハ番号等のウエハ情報の
記述を行い(301)、ウエハ内の全ての弾性表面波素
子に番号付けを行い(302)、入力部15から、全て
の素子について検査をするか、または一部の素子につい
て検査をするか、一部の場合はどの素子を検査するかを
指定する被検査素子の指定を行う(303)。そして、
選択された素子について、順次、周波数特性の測定(3
04)及びショート不良の良否判定を行って(30
5)、特性データをファイルの各素子番号に対応するT
1 に書き込み(306)、良否判定結果をS1 に書き込
み(307)、得られた良品の周波数特性データに基づ
いて周波数調整量を算出する(308)ようになってい
る。
【0024】また、F調後のP検2の検査方法は、ウエ
ハがセットされると、ウエハ番号を検知し(311)、
制御部14が、記憶手段13から当該ウエハ番号に対応
するファイルを取り出し(312)、プローバーをスタ
ート位置に設定する(313)。そして、制御部14
は、ファイルからプローブ位置の素子番号に対応するP
検1のショート不良の良否判定結果(S1 )を読み取り
(314)、S1 が「良」であるか「否」であるかを判
断する(315)。
【0025】S1 が「良」であれば、周波数特性の測定
(316)と、ショート不良の良否判定を行い(31
7)、特性データをファイルの当該素子番号に対応する
T2 に書き込み(318)、良否判定結果をS2 に書き
込み(319)、そして、プローバーを次の素子に移動
させる(320)。また、S1 が「否」の場合は、当該
素子の検査を終了したとして、処理320に移行して次
の素子の検査に移行する。
【0026】そして、ウエハ内の全ての素子について検
査を終了したか否かを判断し(321)、終了していな
い場合は、処理314に戻り、全ての素子について検査
するまで同様の処理を行うようになっている。また、P
検2においてショート不良と判定された素子について
は、「不良」マークを打ち込んでマーキングする。この
ようにして、本実施例の検査方法が行われるものであ
る。
【0027】本実施例の弾性表面波素子の検査方法で
は、同一ウエハについて、プローブ検査1の結果とプロ
ーブ検査2の結果を両方とも記載することができるファ
イルを記憶手段13に備え、プローブ検査2を行う際
に、制御部14が、記憶手段13の当該ウエハのファイ
ルから、プローブ位置の素子番号に対応するプローブ検
査1のショート不良の良否結果(S1 )を読み取り、
「否」であれば当該素子については検査をしないで次の
素子の検査に移るようにしているので、プローブ検査1
の結果をプローブ検査2に反映させて、ショート不良の
素子について無駄な検査を行わなくて済むようにし、検
査時間を短縮することができる効果がある。
【0028】また、本実施例の弾性表面波素子の検査方
法では、1枚のウエハに対してプローブ検査の結果を記
載するファイルは1つであるため、ファイル管理を容易
にすることができる効果がある。
【0029】
【発明の効果】請求項1記載の発明によれば、半導体素
子の特性データを取得し、ショートの良否を判定する第
1の検査工程と、第1の検査工程と同じ検査を行う第2
の検査工程とを有する半導体素子の検査方法において、
第2の検査工程を行う際に、第1の検査工程でのショー
トの良否の判定結果を参照して、その判定結果が否の場
合には第2の検査工程を行わないようにした半導体素子
の検査方法としているので、ショートの良否が否の半導
体素子について第2の検査工程における無駄な検査を無
くし、検査時間を短縮して、作業効率を向上させること
ができる効果がある。
【0030】請求項2記載の発明によれば、請求項1記
載の半導体素子の検査方法において、第1の検査工程の
結果のデータを記憶したファイル部分に、第2の検査工
程の結果のデータを付加するようにした半導体素子の検
査方法としているので、同一ウエハについての第1の検
査工程での結果と第2の検査工程での結果とを1つのフ
ァイルに記憶することができ、ファイル管理を容易にす
ることができる効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例に係る半導体素子の検査装置
の概略構成ブロック図である。
【図2】本実施例のファイルの例を示す模式説明図であ
る。
【図3】本実施例のプローブ検査1の検査方法のフロー
チャート図である。
【図4】本実施例のプローブ検査2の検査方法のフロー
チャート図である。
【図5】周波数調整工程全体の流れを説明する概略フロ
ーチャート図である。
【図6】従来のプローブ検査1の検査方法を示すフロー
チャート図である。
【図7】従来のプローブ検査2の検査方法を示すフロー
チャート図である。
【図8】従来の半導体素子の検査方法におけるファイル
の例を示す模式説明図である。
【符号の説明】
11…プローバー、 12…測定手段、 13…記憶手
段、 14…制御部、15…入力部

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子の特性データを取得し、前記
    半導体素子のショートの良否を判定する第1の検査工程
    と、前記第1の検査工程と同様の検査を行う第2の検査
    工程とを有する半導体素子の検査方法において、前記第
    2の検査工程を行う際に、前記第1の検査工程でのショ
    ートの良否の判定結果を参照して、前記判定結果が否の
    場合に前記第2の検査工程を行わないようにしたことを
    特徴とする半導体素子の検査方法。
  2. 【請求項2】 第1の検査工程の結果のデータを記憶し
    たファイル部分に、第2の検査工程の結果のデータを付
    加するようにしたことを特徴とする請求項1記載の半導
    体素子の検査方法。
JP6111770A 1994-04-28 1994-04-28 半導体素子の検査方法 Pending JPH07302819A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6111770A JPH07302819A (ja) 1994-04-28 1994-04-28 半導体素子の検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6111770A JPH07302819A (ja) 1994-04-28 1994-04-28 半導体素子の検査方法

Publications (1)

Publication Number Publication Date
JPH07302819A true JPH07302819A (ja) 1995-11-14

Family

ID=14569737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6111770A Pending JPH07302819A (ja) 1994-04-28 1994-04-28 半導体素子の検査方法

Country Status (1)

Country Link
JP (1) JPH07302819A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001082364A1 (en) * 2000-04-25 2001-11-01 Tokyo Electron Limited Semiconductor device inspection system
JP2013089856A (ja) * 2011-10-20 2013-05-13 Asahi Kasei Electronics Co Ltd 半導体装置検査方法および半導体装置検査プログラム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001082364A1 (en) * 2000-04-25 2001-11-01 Tokyo Electron Limited Semiconductor device inspection system
US6969620B2 (en) 2000-04-25 2005-11-29 Tokyo Electron Limited Semiconductor device inspection system
JP2013089856A (ja) * 2011-10-20 2013-05-13 Asahi Kasei Electronics Co Ltd 半導体装置検査方法および半導体装置検査プログラム

Similar Documents

Publication Publication Date Title
TW201415008A (zh) 檢查一晶圓及/或預測形成於一晶圓上之一裝置之一或多個特徵
JPH09152457A (ja) 電気的配線検査方法及び装置
CN101210932B (zh) 一种可提高缺陷检验可靠性的方法
US6972576B1 (en) Electrical critical dimension measurement and defect detection for reticle fabrication
JPH07302819A (ja) 半導体素子の検査方法
KR950019753A (ko) 반도체 집적회로의 검사 방법 및 장치
JPH0574909A (ja) ウエハテスト方法
JP3147855B2 (ja) 実装基板の不良検査方法
JPH03136261A (ja) 半導体装置の直流電流・電圧特性の測定方法
JPS6019138B2 (ja) フオトエツチングにおける現像状態検査方法
JP3020067B2 (ja) 回路基板検査方法
RU2143704C1 (ru) Способ разбраковки ис
JP3040233B2 (ja) 半導体装置の検査方法
JP2004271274A (ja) 半導体デバイス検査装置
JPH06331327A (ja) クリーム半田印刷状態の検査方法
JPH05264676A (ja) 故障検出方法及び検出装置
JPH0599971A (ja) 回路配線パターンの検査方法
JPH0316781B2 (ja)
JPS61274335A (ja) ウエハテスト方法
JPH04335169A (ja) プリント配線基板の導通検査方式
JP2001345361A (ja) 半導体チップの測定方法
KR20050012616A (ko) 반도체소자의 검사방법
JPS58103151A (ja) 半導体基板の検査方法
JPH03122580A (ja) 集積回路の検査方法
KR970051900A (ko) 포토리소그래피 공정에서의 공정 마진 평가 방법