JP2001345361A - 半導体チップの測定方法 - Google Patents
半導体チップの測定方法Info
- Publication number
- JP2001345361A JP2001345361A JP2000397120A JP2000397120A JP2001345361A JP 2001345361 A JP2001345361 A JP 2001345361A JP 2000397120 A JP2000397120 A JP 2000397120A JP 2000397120 A JP2000397120 A JP 2000397120A JP 2001345361 A JP2001345361 A JP 2001345361A
- Authority
- JP
- Japan
- Prior art keywords
- electrode pad
- semiconductor chip
- resistance
- ground
- measuring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体回路を基に作成したネットリストよ
り、検査プログラムを自動で作成し、効率的な検査を行
う。 【解決手段】 接地にどの電極パッドが繋がっているか
の情報を含む入力情報１を基にしてネットリスト２によ
り、各電極パッドに対応した各ノード間において、抵抗
で接続された経路がないかの検索を行う（ステップ
３）。前記各ノード間の抵抗で接続された経路が直列抵
抗のみで構成される場合（ステップ４のＹＥＳ）、各抵
抗の総和により各ノード間の抵抗を算出し（ステップ
５）、並列抵抗もしくは直列抵抗と並列抵抗の組み合わ
せで構成される場合（ステップ４のＮＯ）、シミュレー
ションにより各ノード間の抵抗を算出する（ステップ
６）ことにより、各電極パッドへの入力条件，測定する
電極パッドおよび出力規格をそれぞれ決定した後（ステ
ップ７）、検査プログラムを自動作成する（ステップ
８）。
り、検査プログラムを自動で作成し、効率的な検査を行
う。 【解決手段】 接地にどの電極パッドが繋がっているか
の情報を含む入力情報１を基にしてネットリスト２によ
り、各電極パッドに対応した各ノード間において、抵抗
で接続された経路がないかの検索を行う（ステップ
３）。前記各ノード間の抵抗で接続された経路が直列抵
抗のみで構成される場合（ステップ４のＹＥＳ）、各抵
抗の総和により各ノード間の抵抗を算出し（ステップ
５）、並列抵抗もしくは直列抵抗と並列抵抗の組み合わ
せで構成される場合（ステップ４のＮＯ）、シミュレー
ションにより各ノード間の抵抗を算出する（ステップ
６）ことにより、各電極パッドへの入力条件，測定する
電極パッドおよび出力規格をそれぞれ決定した後（ステ
ップ７）、検査プログラムを自動作成する（ステップ
８）。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップの測
定に必要な入力条件，出力規格の自動設定を行い、金属
配線の短絡の有無、および基板，エピタキシャル層，Ｐ
Ｎ接合の欠陥の有無、および電極パッド間の抵抗検査な
どを行う半導体チップの測定方法に関する。
定に必要な入力条件，出力規格の自動設定を行い、金属
配線の短絡の有無、および基板，エピタキシャル層，Ｐ
Ｎ接合の欠陥の有無、および電極パッド間の抵抗検査な
どを行う半導体チップの測定方法に関する。
【０００２】
【従来の技術】半導体チップの製造工程においては、ウ
エハ上に所定の回路パターンを持つ多数のチップが完成
した後、各チップに分断されパッケージされるが、パッ
ケージされる前に直流性能および機能特性などの電気特
性をウエハ状態で検査して、不良チップを排除してい
る。
エハ上に所定の回路パターンを持つ多数のチップが完成
した後、各チップに分断されパッケージされるが、パッ
ケージされる前に直流性能および機能特性などの電気特
性をウエハ状態で検査して、不良チップを排除してい
る。
【０００３】前記検査を行うために用いられるテスタ用
の各種検査プログラムを作成するため、図８に示すフロ
ーチャートのように、電源電圧あるいは接地に対してど
の電極パッドが繋がっているかなどの入力情報５１を基
にして、人手作成５２を経て検査プログラム５３が作成
される。
の各種検査プログラムを作成するため、図８に示すフロ
ーチャートのように、電源電圧あるいは接地に対してど
の電極パッドが繋がっているかなどの入力情報５１を基
にして、人手作成５２を経て検査プログラム５３が作成
される。
【０００４】図９は従来のリーク検査を行う場合の半導
体回路の概略図を示したものである。半導体ウエハ５４
内に、電気信号を受け渡すための電極パッド５５，５７
のうち、接地５６に対応した電極パッド５７を除く電極
パッド５５に一律の電圧を印加するような検査プログラ
ムを作成し、電極パッドに流れる電流を測定する。
体回路の概略図を示したものである。半導体ウエハ５４
内に、電気信号を受け渡すための電極パッド５５，５７
のうち、接地５６に対応した電極パッド５７を除く電極
パッド５５に一律の電圧を印加するような検査プログラ
ムを作成し、電極パッドに流れる電流を測定する。
【０００５】
【発明が解決しようとする課題】従来の検査プログラム
作成方法では、必要な情報を基に人手で作成しており、
半導体ウエハ内において金属配線の短絡の有無を調べる
検査（以下、ショート検査という）、および基板，エピ
タキシャル層，ＰＮ接合の欠陥の有無を調べる検査（以
下、リーク検査という）、および抵抗を調べる検査（以
下、抵抗検査という）では、半導体チップの状態により
電極パッドに印加する信号が変わるために、前記情報が
不充分な場合に、作成した検査プログラムでの設定ミス
が起こり、その結果、検査に要する工数が大きいという
問題を有していた。
作成方法では、必要な情報を基に人手で作成しており、
半導体ウエハ内において金属配線の短絡の有無を調べる
検査（以下、ショート検査という）、および基板，エピ
タキシャル層，ＰＮ接合の欠陥の有無を調べる検査（以
下、リーク検査という）、および抵抗を調べる検査（以
下、抵抗検査という）では、半導体チップの状態により
電極パッドに印加する信号が変わるために、前記情報が
不充分な場合に、作成した検査プログラムでの設定ミス
が起こり、その結果、検査に要する工数が大きいという
問題を有していた。
【０００６】また従来の抵抗検査では、抵抗の接続経路
を有する２つの電極パッドの一方に電流を印加し他方を
０Ｖに設定し、電流を印加した電極パッドの電圧を測定
することにより前記接続経路の抵抗を検査していた。こ
こで、前記接続経路を有する２つの電極パッドの組み合
わせが複数あり、その内、互いに重複した抵抗経路があ
れば、その部分について複数検査されることになり、検
査を効率的に行えないという問題があった。
を有する２つの電極パッドの一方に電流を印加し他方を
０Ｖに設定し、電流を印加した電極パッドの電圧を測定
することにより前記接続経路の抵抗を検査していた。こ
こで、前記接続経路を有する２つの電極パッドの組み合
わせが複数あり、その内、互いに重複した抵抗経路があ
れば、その部分について複数検査されることになり、検
査を効率的に行えないという問題があった。
【０００７】また従来のリーク検査では、電圧を印加し
た電極パッドにおける電流を測定することにより、半導
体ウエハ内のリーク電流の検証を行っていた。しかし、
このような従来の検査方法では、電圧を印加した電極パ
ッドと接地に対応した電極パッドとの間に抵抗素子で繋
がった配線経路がある場合、接地に対応した電極パッド
の方向に電流が流れるためにリーク不良と判定された。
その結果、基板，エピタキシャル層，ＰＮ接合の欠陥に
よる異常なリーク箇所の探求が困難であるという問題が
あった。
た電極パッドにおける電流を測定することにより、半導
体ウエハ内のリーク電流の検証を行っていた。しかし、
このような従来の検査方法では、電圧を印加した電極パ
ッドと接地に対応した電極パッドとの間に抵抗素子で繋
がった配線経路がある場合、接地に対応した電極パッド
の方向に電流が流れるためにリーク不良と判定された。
その結果、基板，エピタキシャル層，ＰＮ接合の欠陥に
よる異常なリーク箇所の探求が困難であるという問題が
あった。
【０００８】また従来では検査プログラムを人手により
作成していたために、設定ミスによって正確な電気特性
を検証できないという問題があった。
作成していたために、設定ミスによって正確な電気特性
を検証できないという問題があった。
【０００９】本発明は、前記従来の問題を解決するもの
であって、半導体回路を基に作成したネットリストを用
いて電極パッドに設定する入力条件，測定する電極パッ
ドおよび出力規格を正確に決定すると共に、効率的な各
種検査プログラムを作成することができる半導体チップ
の測定方法を提供することを目的とする。
であって、半導体回路を基に作成したネットリストを用
いて電極パッドに設定する入力条件，測定する電極パッ
ドおよび出力規格を正確に決定すると共に、効率的な各
種検査プログラムを作成することができる半導体チップ
の測定方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】前記目的を達成するため
に、本発明の半導体チップの測定方法は、半導体回路を
基に作成したネットリストと、接地にどの電極パッドが
繋がっているかの情報を含む入力情報を用いて、電気信
号を受け渡すための電極パッドに対応した各ノード間の
接続情報を検索するステップと、前記検索により電極パ
ッドに設定する入力条件および出力規格を決定するステ
ップと、前記各電極パッドに設定する入力条件，測定す
る電極パッドおよび出力規格を基に、検査プログラムを
自動作成するステップとからなるものである。
に、本発明の半導体チップの測定方法は、半導体回路を
基に作成したネットリストと、接地にどの電極パッドが
繋がっているかの情報を含む入力情報を用いて、電気信
号を受け渡すための電極パッドに対応した各ノード間の
接続情報を検索するステップと、前記検索により電極パ
ッドに設定する入力条件および出力規格を決定するステ
ップと、前記各電極パッドに設定する入力条件，測定す
る電極パッドおよび出力規格を基に、検査プログラムを
自動作成するステップとからなるものである。
【００１１】また本発明の半導体チップの測定方法は、
半導体回路の接続関係を基に作成したネットリストと、
接地にどの電極パッドが繋がっているかの情報を含む入
力情報とから、電気信号を受け渡すための電極パッドに
対応したノードと、接地に対応した電極パッドとの間の
経路を検索するステップと、検索した各経路について、
接地に対応した電極パッドに抵抗を介して繋がっている
か否かを検出するステップと、接地に対応した電極パッ
ドに抵抗を介して繋がっている経路の場合は検査を行わ
ないようにリーク検査プログラムを設定し、接地に対応
した電極パッドに抵抗を介して繋がっていない経路の場
合は前記ノードに電圧を印加して検査を行うようにリー
ク検査プログラムを設定するステップとからなるもので
ある。
半導体回路の接続関係を基に作成したネットリストと、
接地にどの電極パッドが繋がっているかの情報を含む入
力情報とから、電気信号を受け渡すための電極パッドに
対応したノードと、接地に対応した電極パッドとの間の
経路を検索するステップと、検索した各経路について、
接地に対応した電極パッドに抵抗を介して繋がっている
か否かを検出するステップと、接地に対応した電極パッ
ドに抵抗を介して繋がっている経路の場合は検査を行わ
ないようにリーク検査プログラムを設定し、接地に対応
した電極パッドに抵抗を介して繋がっていない経路の場
合は前記ノードに電圧を印加して検査を行うようにリー
ク検査プログラムを設定するステップとからなるもので
ある。
【００１２】
【発明の実施の形態】図１は本発明の実施形態を説明す
るための検査プログラム作成に係るフローチャートであ
り、接地にどの電極パッドが繋がっているかの情報を含
む入力情報１および半導体回路の接続関係を基に作成し
たネットリスト２により、各電極パッドに対応した各ノ
ード間において、抵抗で接続された経路の検索を行う
（ステップ３）。前記各ノード間の抵抗で接続された経
路が直列抵抗だけで構成される場合には（ステップ４の
ＹＥＳ）、各抵抗の総和により各ノード間の抵抗を算出
し（ステップ５）、また並列抵抗もしくは直列抵抗と並
列抵抗の組み合わせで構成される場合には（ステップ４
のＮＯ）、シミュレーションにより各ノード間の抵抗を
算出する（ステップ６）。ステップ３〜６を経て、ショ
ート，リークおよび抵抗の各検査において、各電極パッ
ドへの入力条件，測定する電極パッドおよび出力規格を
それぞれ決定し（ステップ７）、最終的に検査プログラ
ムを自動作成する（ステップ８）。
るための検査プログラム作成に係るフローチャートであ
り、接地にどの電極パッドが繋がっているかの情報を含
む入力情報１および半導体回路の接続関係を基に作成し
たネットリスト２により、各電極パッドに対応した各ノ
ード間において、抵抗で接続された経路の検索を行う
（ステップ３）。前記各ノード間の抵抗で接続された経
路が直列抵抗だけで構成される場合には（ステップ４の
ＹＥＳ）、各抵抗の総和により各ノード間の抵抗を算出
し（ステップ５）、また並列抵抗もしくは直列抵抗と並
列抵抗の組み合わせで構成される場合には（ステップ４
のＮＯ）、シミュレーションにより各ノード間の抵抗を
算出する（ステップ６）。ステップ３〜６を経て、ショ
ート，リークおよび抵抗の各検査において、各電極パッ
ドへの入力条件，測定する電極パッドおよび出力規格を
それぞれ決定し（ステップ７）、最終的に検査プログラ
ムを自動作成する（ステップ８）。
【００１３】次に、ショート，リークおよび抵抗の各検
査プログラムの作成について説明する。
査プログラムの作成について説明する。
【００１４】ショート検査については、図２に示すよう
に、一方の電極パッドに対応したノード９に電源１２の
電圧を印加し、他方の電極パッドに対応したノード１１
に接地１３に示す接地状態、すなわち０Ｖを印加する。
そして、ノード９，１１間に抵抗１０の接続経路があれ
ば、電流が接地方向に流れるために、抵抗１０の大きさ
によってそれぞれ出力電流の規格値を分類するように判
定し、金属配線の短絡などによる不良と区別することが
できる検査プログラムを作成する。
に、一方の電極パッドに対応したノード９に電源１２の
電圧を印加し、他方の電極パッドに対応したノード１１
に接地１３に示す接地状態、すなわち０Ｖを印加する。
そして、ノード９，１１間に抵抗１０の接続経路があれ
ば、電流が接地方向に流れるために、抵抗１０の大きさ
によってそれぞれ出力電流の規格値を分類するように判
定し、金属配線の短絡などによる不良と区別することが
できる検査プログラムを作成する。
【００１５】またリーク検査プログラムについては、図
３に示すように、電極パッドに対応したノード１４に電
圧を印加して発生する電流を測定し、基板，エピタキシ
ャル層およびＰＮ接合の欠陥による漏れ電流の検査を行
うが、接地１６に対応したノード１４との間に抵抗１５
の接続経路が存在する場合、電極パッドに対応したノー
ド１４に電圧を印加すると接地１６方向に電流が発生す
るために、前記漏れ電流によるリーク不良と判定され
る。
３に示すように、電極パッドに対応したノード１４に電
圧を印加して発生する電流を測定し、基板，エピタキシ
ャル層およびＰＮ接合の欠陥による漏れ電流の検査を行
うが、接地１６に対応したノード１４との間に抵抗１５
の接続経路が存在する場合、電極パッドに対応したノー
ド１４に電圧を印加すると接地１６方向に電流が発生す
るために、前記漏れ電流によるリーク不良と判定され
る。
【００１６】したがって、接地１６との間に抵抗１５の
接続経路が存在する場合は、電極パッドに対応したノー
ド１４はリーク検査を行わないように判定し、検査プロ
グラムを作成する。また接地１６との間に抵抗１５の接
続経路が存在しない場合はリーク検査を行うと判定し、
電極パッドに対応したノード１４に電圧を印加し電流値
を測定する検査プログラムを作成する。
接続経路が存在する場合は、電極パッドに対応したノー
ド１４はリーク検査を行わないように判定し、検査プロ
グラムを作成する。また接地１６との間に抵抗１５の接
続経路が存在しない場合はリーク検査を行うと判定し、
電極パッドに対応したノード１４に電圧を印加し電流値
を測定する検査プログラムを作成する。
【００１７】また抵抗検査プログラムについては、一方
の電極パッドに電流を印加し、他方の電極パッドを接
地、すなわち０Ｖに設定し、電流を印加した電極パッド
に発生する電圧を算出することにより、両電極パッド間
の抵抗を検査する。ここで、図４に示すように、１７，
２０，２２で示す各電極パッドに対応したノード間にお
いて、抵抗１８，１９，２１がそれぞれ接続している場
合の抵抗検査の方法について考える。
の電極パッドに電流を印加し、他方の電極パッドを接
地、すなわち０Ｖに設定し、電流を印加した電極パッド
に発生する電圧を算出することにより、両電極パッド間
の抵抗を検査する。ここで、図４に示すように、１７，
２０，２２で示す各電極パッドに対応したノード間にお
いて、抵抗１８，１９，２１がそれぞれ接続している場
合の抵抗検査の方法について考える。
【００１８】図４において、電極パッドに対応したノー
ド１７とノード２０間と、電極パッドに対応したノード
１７とノード２２間と、および電極パッド間に対応した
ノード２０とノード２２間について、それぞれ抵抗で接
続した部分の抵抗を検査すればよいが、ノード１７とノ
ード２０間、およびノード１７とノード２２間における
接続を見ると、抵抗１８と抵抗１９が重複しており、ま
たノード２０とノード２２間、およびノード１７とノー
ド２２間の抵抗の接続を見ると、抵抗２１が重複してい
ることから、重複した抵抗の接続経路を有する部分につ
いては重複して検査が行われる。
ド１７とノード２０間と、電極パッドに対応したノード
１７とノード２２間と、および電極パッド間に対応した
ノード２０とノード２２間について、それぞれ抵抗で接
続した部分の抵抗を検査すればよいが、ノード１７とノ
ード２０間、およびノード１７とノード２２間における
接続を見ると、抵抗１８と抵抗１９が重複しており、ま
たノード２０とノード２２間、およびノード１７とノー
ド２２間の抵抗の接続を見ると、抵抗２１が重複してい
ることから、重複した抵抗の接続経路を有する部分につ
いては重複して検査が行われる。
【００１９】そこで重複した抵抗の検査を最小にする方
法について考える。ノード１７とノード２０間には２つ
の抵抗１８，１９があり、ノード１７とノード２２間に
は３つの抵抗１８，１９，２１があり、ノード２０とノ
ード２２間には１つの抵抗２１があることから、ノード
１７とノード２２間には他の２種類の組み合わせで存在
する抵抗１８，１９，２１を含んでいることが分かる。
したがって、ノード１７とノード２２間のみ検査を行う
ように判定し、検査プログラムを作成する。
法について考える。ノード１７とノード２０間には２つ
の抵抗１８，１９があり、ノード１７とノード２２間に
は３つの抵抗１８，１９，２１があり、ノード２０とノ
ード２２間には１つの抵抗２１があることから、ノード
１７とノード２２間には他の２種類の組み合わせで存在
する抵抗１８，１９，２１を含んでいることが分かる。
したがって、ノード１７とノード２２間のみ検査を行う
ように判定し、検査プログラムを作成する。
【００２０】図５は本実施形態のリーク検査プログラム
作成の具体的フローを示すフローチャートである。
作成の具体的フローを示すフローチャートである。
【００２１】まず前記と同様に、接地にどの電極パッド
が繋がっているかなどの入力情報３１および半導体回路
の接続関係を基に作成したネットリスト３２により、電
気信号を受け渡すための電極パッドに対応した各ノード
と、接地に対応した電極パッドとの間の経路の検索を行
う（ステップ３３）。次に、検索した各経路について、
接地に対応した電極パッドに抵抗を介して繋がっている
か否かの検出を行い、接地に対応した電極パッドに抵抗
を介して繋がっている経路の場合には（ステップ３４の
ＹＥＳ）、リーク検査を行わないと判定し（ステップ３
５）、リーク検査プログラムを設定する（ステップ３
７）。また、接地に対応した電極パッドに抵抗を介して
繋がっていない経路の場合には（ステップ３４のＮ
Ｏ）、電極パッドに電圧を印加し、その電極パッドの電
流値を測定すると判定して（ステップ３６）、リーク検
査プログラムを設定する（ステップ３７）。
が繋がっているかなどの入力情報３１および半導体回路
の接続関係を基に作成したネットリスト３２により、電
気信号を受け渡すための電極パッドに対応した各ノード
と、接地に対応した電極パッドとの間の経路の検索を行
う（ステップ３３）。次に、検索した各経路について、
接地に対応した電極パッドに抵抗を介して繋がっている
か否かの検出を行い、接地に対応した電極パッドに抵抗
を介して繋がっている経路の場合には（ステップ３４の
ＹＥＳ）、リーク検査を行わないと判定し（ステップ３
５）、リーク検査プログラムを設定する（ステップ３
７）。また、接地に対応した電極パッドに抵抗を介して
繋がっていない経路の場合には（ステップ３４のＮ
Ｏ）、電極パッドに電圧を印加し、その電極パッドの電
流値を測定すると判定して（ステップ３６）、リーク検
査プログラムを設定する（ステップ３７）。
【００２２】図６は前記リーク検査を行う半導体回路の
内部回路の概略図を示したものであり、半導体回路４１
の内部は、半導体素子４０と半導体チップの検査で電気
信号を与える電極パッドに対応した複数のノード３８お
よび接地に対応したノード３９から構成されている。
内部回路の概略図を示したものであり、半導体回路４１
の内部は、半導体素子４０と半導体チップの検査で電気
信号を与える電極パッドに対応した複数のノード３８お
よび接地に対応したノード３９から構成されている。
【００２３】このリーク検査では、まず、ノード３８と
接地に対応したノード３９間で、第１の経路４２および
第２の経路４３をネットリスト上で検索する。そこで図
７に示すように、ノード３８と接地に対応したノード３
９間に、抵抗４４，４５で繋がった経路が見つかった場
合、ノード３８に電圧を印加すれば接地に対応したノー
ド３９の方向に電流が流れ出す。したがって、ノード３
８に対応した電極パッドは、リーク検査を行わないよう
に判定し、リーク検査プログラムに設定を行う。なお、
この場合の電気特性の検査は、電極パッド間の抵抗を測
定するときに行われる。前記経路が見つからなかった場
合は、リーク検査の対象としてノード３８に対応した電
極パッドに電圧を印加し、電流を測定するようリーク検
査プログラムに設定を行う。
接地に対応したノード３９間で、第１の経路４２および
第２の経路４３をネットリスト上で検索する。そこで図
７に示すように、ノード３８と接地に対応したノード３
９間に、抵抗４４，４５で繋がった経路が見つかった場
合、ノード３８に電圧を印加すれば接地に対応したノー
ド３９の方向に電流が流れ出す。したがって、ノード３
８に対応した電極パッドは、リーク検査を行わないよう
に判定し、リーク検査プログラムに設定を行う。なお、
この場合の電気特性の検査は、電極パッド間の抵抗を測
定するときに行われる。前記経路が見つからなかった場
合は、リーク検査の対象としてノード３８に対応した電
極パッドに電圧を印加し、電流を測定するようリーク検
査プログラムに設定を行う。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
半導体回路を基に作成したネットリストと、接地にどの
電極パッドが繋がっているかの情報を含む入力情報を用
いて、電気信号を受け渡すための電極パッドに対応した
各ノード間の接続情報を検索することにより、電極パッ
ドに設定する入力条件，測定する電極パッドおよび出力
規格を決定することができ、特に半導体チップにおける
金属配線の短絡の有無、および基板，エピタキシャル
層，ＰＮ接合の欠陥の有無、および電極パッド間の抵抗
検査を行う場合において、正確に検査プログラムを作成
することが可能となる。また抵抗検査において、重複し
た電極パッド間の抵抗の接続経路の検査を最小にするこ
とで、効率的な検査プログラムを作成することが可能と
なる。
半導体回路を基に作成したネットリストと、接地にどの
電極パッドが繋がっているかの情報を含む入力情報を用
いて、電気信号を受け渡すための電極パッドに対応した
各ノード間の接続情報を検索することにより、電極パッ
ドに設定する入力条件，測定する電極パッドおよび出力
規格を決定することができ、特に半導体チップにおける
金属配線の短絡の有無、および基板，エピタキシャル
層，ＰＮ接合の欠陥の有無、および電極パッド間の抵抗
検査を行う場合において、正確に検査プログラムを作成
することが可能となる。また抵抗検査において、重複し
た電極パッド間の抵抗の接続経路の検査を最小にするこ
とで、効率的な検査プログラムを作成することが可能と
なる。
【００２５】また、電極パッドに電圧を印加して、半導
体ウエハ内のリークを検査する検査プログラムの作成に
おいて、半導体回路の接続関係を基に作成したネットリ
ストを用いて、電極パッドに対応した各ノードと接地に
対応したノードとの間に抵抗素子で繋がった経路がある
か否かを調べることで、それぞれの電極パッドに電圧を
印加するかが判定でき、異常なリーク電流のみを検出で
きる検査プログラムを自動で作成することができる。
体ウエハ内のリークを検査する検査プログラムの作成に
おいて、半導体回路の接続関係を基に作成したネットリ
ストを用いて、電極パッドに対応した各ノードと接地に
対応したノードとの間に抵抗素子で繋がった経路がある
か否かを調べることで、それぞれの電極パッドに電圧を
印加するかが判定でき、異常なリーク電流のみを検出で
きる検査プログラムを自動で作成することができる。
【図１】本発明の実施形態における検査プログラムの作
成に係るフローチャート
成に係るフローチャート
【図２】本発明の実施形態におけるショート検査に関す
る説明図
る説明図
【図３】本発明の実施形態におけるリーク検査に関する
説明図
説明図
【図４】本発明の実施形態における抵抗検査に関する説
明図
明図
【図５】本発明の実施形態におけるリーク検査プログラ
ムの作成の具体例に係るフローチャート
ムの作成の具体例に係るフローチャート
【図６】本発明の実施形態における図５のリーク検査プ
ログラムの作成対象である半導体回路内部を示す概略図
ログラムの作成対象である半導体回路内部を示す概略図
【図７】本発明の実施形態におけるリーク検査を行うか
どうかを判定する説明図
どうかを判定する説明図
【図８】従来の検査プログラム作成のフローチャート
【図９】従来のリーク検査プログラムの作成対象である
半導体回路内部を示す概略図
半導体回路内部を示す概略図
１，３１ 入力情報 ２，３２ ネットリスト ８，３７ 検査プログラム ９，１１，１４，１７，２０，２２，３８ 電極パッド
に対応するノード １０，１５，１８，１９，２１，４４，４５ 抵抗 １２ 電源 １３，１６，３９ 接地 ４０ 半導体素子
に対応するノード １０，１５，１８，１９，２１，４４，４５ 抵抗 １２ 電源 １３，１６，３９ 接地 ４０ 半導体素子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 土田 ひろみ 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 2G032 AA00 AC08 AD01 AE10 AG10 AL00 4M106 AA01 AD21 AD22 AD23 BA14 BA20 CA01 CA10 CA16 CB19 DJ20 DJ38 DJ40
Claims (6)
- 【請求項１】 半導体チップの検査に用いられる半導体
チップの測定方法において、 半導体回路を基に作成したネットリストと、接地にどの
電極パッドが繋がっているかの情報を含む入力情報を用
いて、電気信号を受け渡すための電極パッドに対応した
各ノード間の接続情報を検索するステップと、 前記検索により電極パッドに設定する入力条件および出
力規格を決定するステップと、 前記各電極パッドに設定する入力条件，測定する電極パ
ッドおよび出力規格を基に、検査プログラムを自動作成
するステップと、 からなることを特徴とする半導体チップの測定方法。 - 【請求項２】 前記検査プログラムの自動作成におい
て、ネットリストより抽出した２つの電極パッドに対応
したノード間の抵抗による接続情報を基に、半導体チッ
プにおける金属配線の短絡の有無、および基板，エピタ
キシャル層，ＰＮ接合の欠陥の有無、および電極パッド
間の抵抗の検査を行うことを特徴とする請求項１記載の
半導体チップの測定方法。 - 【請求項３】 前記ノード間の抵抗による接続の経路
が、並列抵抗もしくは直列抵抗と並列抵抗との組み合わ
せから構成されるものについて、回路シミュレーション
を用いて抵抗値を検知可能にしたことを特徴とする請求
項１記載の半導体チップの測定方法。 - 【請求項４】 前記ノード間の抵抗による接続情報を基
に、被測定の２つの電極パッドの組み合わせを抽出可能
にしたことを特徴とする請求項１記載の半導体チップの
測定方法。 - 【請求項５】 半導体ウエハ内の基板，エピタキシャル
層，ＰＮ接合の欠陥の検査に用いられる半導体チップの
測定方法おいて、 半導体回路の接続関係を基に作成したネットリストと、
接地にどの電極パッドが繋がっているかの情報を含む入
力情報とから、電気信号を受け渡すための電極パッドに
対応したノードと、接地に対応した電極パッドとの間の
経路を検索するステップと、 検索した各経路について、接地に対応した電極パッドに
抵抗を介して繋がっているか否かを検出するステップ
と、 接地に対応した電極パッドに抵抗を介して繋がっている
経路の場合は検査を行わないようにリーク検査プログラ
ムを設定し、接地に対応した電極パッドに抵抗を介して
繋がっていない経路の場合は前記ノードに電圧を印加し
て検査を行うようにリーク検査プログラムを設定するス
テップと、 からなることを特徴とする半導体チップの測定方法。 - 【請求項６】 前記リーク検査プログラムを自動で作成
することを特徴とする請求項５記載の半導体チップの測
定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000397120A JP2001345361A (ja) | 2000-03-31 | 2000-12-27 | 半導体チップの測定方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000097966 | 2000-03-31 | ||
| JP2000-97966 | 2000-03-31 | ||
| JP2000397120A JP2001345361A (ja) | 2000-03-31 | 2000-12-27 | 半導体チップの測定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001345361A true JP2001345361A (ja) | 2001-12-14 |
Family
ID=26589152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000397120A Pending JP2001345361A (ja) | 2000-03-31 | 2000-12-27 | 半導体チップの測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001345361A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113030683A (zh) * | 2021-03-15 | 2021-06-25 | 五羊—本田摩托（广州）有限公司 | 一种测量功率开关器件温度的方法、介质及计算机设备 |
| TWI803916B (zh) * | 2021-01-08 | 2023-06-01 | 大陸商勝達克半導體科技（上海）有限公司 | 一種晶片測試機測量晶片內阻的方法 |
-
2000
- 2000-12-27 JP JP2000397120A patent/JP2001345361A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI803916B (zh) * | 2021-01-08 | 2023-06-01 | 大陸商勝達克半導體科技（上海）有限公司 | 一種晶片測試機測量晶片內阻的方法 |
| CN113030683A (zh) * | 2021-03-15 | 2021-06-25 | 五羊—本田摩托（广州）有限公司 | 一种测量功率开关器件温度的方法、介质及计算机设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2005122239A1 (ja) | 不良解析システム及び不良箇所表示方法 | |
| US5521513A (en) | Manufacturing defect analyzer | |
| WO2008125998A1 (en) | Analog circuit testing and test pattern generation | |
| JP2012037310A (ja) | 半導体集積回路の故障解析装置及び故障解析方法 | |
| US7382141B2 (en) | Testing a batch of electrical components | |
| JP2001345361A (ja) | 半導体チップの測定方法 | |
| Rodriguez-Montanes et al. | Localization and electrical characterization of interconnect open defects | |
| JP5875815B2 (ja) | 回路基板検査装置および回路基板検査方法 | |
| JP4259692B2 (ja) | 回路基板検査装置 | |
| JP3372488B2 (ja) | 半導体ｃｍｏｓ集積回路の試験装置 | |
| JP2966185B2 (ja) | 故障検出方法 | |
| JPH10170585A (ja) | 回路基板検査方法 | |
| Sanada | A CAD-based approach to failure diagnosis of CMOS LSI's using abnormal Iddq | |
| JP2000275306A (ja) | 半導体集積回路装置の故障箇所特定方法 | |
| JPH04221780A (ja) | 回路基板検査装置における測定用ピンの接触不良検出方法 | |
| JP2020128881A (ja) | 短絡検査システム、及び短絡検査方法 | |
| JP2730504B2 (ja) | 試験用プローブピンの接触不良判断方法およびインサーキットテスタ | |
| JP4069755B2 (ja) | 回路検査装置および回路検査方法 | |
| Fang et al. | Implementation of Defect Oriented Testing and ICCQ testing for industrial mixed-signal IC | |
| JP2006105738A (ja) | 半導体集積回路検査装置、半導体集積回路検査方法、及びプログラム | |
| JPH11133075A (ja) | 電気的特性測定装置及び測定方法 | |
| Mendaros et al. | Failure defect modeling—An effective failure analysis simulation tool | |
| JP2005114623A (ja) | Ｉｄｄｑ測定ポイント選別方法、検査装置、およびｉｄｄｑ測定ポイント用プログラム | |
| JP2004257815A (ja) | 半導体集積回路の検査方法および半導体集積回路装置 | |
| JPS6371669A (ja) | 電子回路装置の検査方法 |