TW586119B - Semiconductor memory device - Google Patents

Semiconductor memory device Download PDF

Info

Publication number
TW586119B
TW586119B TW091122632A TW91122632A TW586119B TW 586119 B TW586119 B TW 586119B TW 091122632 A TW091122632 A TW 091122632A TW 91122632 A TW91122632 A TW 91122632A TW 586119 B TW586119 B TW 586119B
Authority
TW
Taiwan
Prior art keywords
signal
burst
control signal
test mode
unit
Prior art date
Application number
TW091122632A
Other languages
English (en)
Inventor
Tae-Yun Kim
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Application granted granted Critical
Publication of TW586119B publication Critical patent/TW586119B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

⑴ 狄、發明說明 (發明說明應敘明：發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明) 發明背景 1. 發明領域 本發明係關於一種半導體記憶體裝置，具體而言，係關 於一種不需延遲測試時間即可在一高頻率執行測試操作之 半導體記憶體裝置，其係藉由在測試操作中產生一叢發控 制信號，其有一短脈衝信號出現，以保持一行操作的活動 狀態至一叢發長度。 - 2. 背景技藝說明 圖1係說明一傳統半導體記憶體裝置之方塊圖。 該傳統半導體記憶裝置包括：一狀態控制單元1、一時脈 緩衝器2、一叢發長度控制單元3、一叢發端控制單元4和一 預充電控制單元5。具體而言，狀態控制單元1接收外部控 制信號/CS、/RAS、/CAS和/WE，並產生操作命令RACT<0 ·· N>、CACT<0 : N>和WTA。時脈緩衝器2接收一外部時脈 信號EXCLK，並產生一脈衝時脈信號CLKP，其有一想脈衝 與外部時脈信號EXCLK的上升邊緣一致，和一反相時脈信 號CLKB，其與夕卜部時脈信號EXCLK反相。叢發長度控制單 元3依照行活動命令CACT<0:N>，輸出·一叢發控制信號 /YBST，以保持一行操作的活動狀態至一叢發長度BL。叢 發端控制單元4檢測出叢發長度BL的一端點，並輸出一叢發 端信號YBSTEND，藉由使用叢發控制信號/YBST通知叢發 端。最後，預充電控制單元5依照寫入命令WTA(具有一自 動預充電命令），產生一預充電信號IPCG，以執行該半導體 586119 號/YBS丁停用，一短脈衝與反相時脈信號CLKB的上升邊緣 致3寸’產生叢發端信號YBSTEND。 叢發端信號YBSTEND緊接著傳輸至預充電控制單元5， 以輸出有一短脈衝的預充電信號IPCG。因而，該半導體記 憶體裝置依照預充電信號IPCG執行該預充電操作。 ° 由於寫入操作的執行與反相時脈信號CLKB的下降邊緣 致且預充電操作的執行與其上升邊緣一致（即，寫入操 作的執行與外部時脈信號EXCLK的上升邊緣一致，且自動 預充電操作的執行與其下降邊緣一致），一測試電路的一時 脈頻率增加兩倍以執行該測試。另外，每一時脈執行寫入 操作和預充電操作，以減少測試時間。 =表從輸入資料到輸入預充電命令（輸入預充電命令 的貝料，tDPL)之時間的參數，係依照該測試操作來筛選 。此處，叢發長度BL設定為一（1)，並且寫入命令琛丁八（ 具有自動預充電命令）每兩個時脈傳輸至各個單元的記憶 體單元。然而，運用上述方法的測試電路要求一操作頻率 與該半導體記憶體裝置的操作頻率一樣，且需要兩時脈， 在每一單元的記憶體單元執行寫入操作和預充電操作。因 此’為了精確地篩選參數tDPL，半導體記憶體裝置的操 作頻率一旦增加，需用相應頻率的測試電路替換掉該測試 電路。 另外，由於叢發控制信號/YBST的脈寬已定，當輸入一 高頻率的外部時脈信mEXCLK，如圖5所示，叢發控制信號 /YBST從低位準至高位準停用，且產生叢發端信號
586119
(5) ybstend，其脈衝與反相時脈信號以⑶的上升邊緣一致 。預充電操作的執行係藉由產生叢發端信號YBSTEN：d，其 脈衝與外部時脈信號EXCLK的預定下降邊緣不一致，但與 其隨後的下降邊緣一致。結果，預充電操作的執行比所需 時間延遲一時脈。該傳統半導體記憶體裝置的不利之處在 於’參數tDPL未精確地受到篩選，且測試時間增加。 發明概要 本發明揭示一種裝置，既減少測試時間，又可精確測 試接收一高'頻率操作時脈信號的半導體記憶體裝置（藉 由使用與一低頻率操作時脈信號同步操作的一測試電路） ’其係藉由在一測試操作中使用一脈衝產生器以產生一行 叢發信號，它是與一行叢發信號的上升邊緣一致的一短 脈衝信號。 依照本揭示之教導内容，揭示一半導體記憶體裝置，其 有一狀態控制單元配置可接收外部控制信號和輸出内部命 令。提供且配置一叢發長度控制單元，以接收來自狀態控 制單元的内部命令，並且依照所接收的内部命令輸出一叢 發控制信號，以保持一行操作的活動狀態至一叢發長度。 進一步包括且配置一時脈緩衝器，用於接收一外部時脈信 號，並產生一脈衝時脈信號，以產生一脈衝，其與該外部 時脈h唬的一上升邊緣一致，和一反相時脈信號，其與該 外部時脈信號反相。配置一叢發控制信號產生單元，以接 · 收來自叢發長度控制單元的叢發控制信號，並依次產生一 反相叢發控制信號，其相位與叢發控制信號的相位相反； -9- (6)586119
以及一測試模式叢發控制信號，其在叢發控制信號的一停 用時間内有一短脈衝出現。還包括一叢發端控制單元，^ 、 依照指示該測試模式的一測試模式信號加以控制。配置_ 該叢發端#制單&，以i生指示一叢發端時間的_叢發 端信號，其係藉由在一正常操作中與反相時脈信號同步 及使用反相叢發控制信號；以及藉由在測試操作中與脈 衝時脈信號同步及使用該測試模式叢發控制信號。最後 ，包括並配置一預充電控制單元，依照叢發端信號執行一 · 預充電操作。 ' 圖式簡單說明 圖1係說明一傳統半導體記憶體裝置之方塊圖。 圖2係說明圖丨中一叢發端控制單元之詳細電路圖。 圖3係圖1中一標準模式之操作時序圖。 圖4係圖1中一測試模式之操作時序圖。 圖5係在圖丨的測試模式中，一叢發端信號延遲一時脈的 操作時序圖。
圖6係依照本揭示裝置的一半導體記憶體裝置之方塊圖。 圖7係說明圖6中一叢發控制信號產生單元之詳細電路 圖。 圖8係說明圖6中一叢發端控制單元之詳細電路圖。 圖9係圖6中一測試模式之操作時序圖。 較佳具體實施例之詳細說明 依照本揭示的教導内容建構一半導體記憶體裝置，現參 考所附圖示詳細說明。 4 -10- 586119 ⑺
如圖6所示，一半導體記憶體裝置包括：一狀態控制單元 10、一時脈緩衝器20、一叢發長度控制單元30、一叢發端 控制單元40、一預充電控制單元50和一叢發控制信號產生 單元60。狀態控制單元10接收外部控制信號/CS、/RAS、 /CAS和/WE，並產生操作命令RACT、CACT和WTA。時脈 緩衝器20接收一外部時脈信號EXCLK，產生一脈衝時脈信 號CLKP，其有一短脈衝與該外部時脈信號EXCLK的上升邊 緣一致，和一反相時脈信號CLKB，其與該外部時脈信號 EXCLK反相。
依照行活動命令CACT，叢發長度控制單元30輸出一叢發 控制信號YBST，以保持一行操作的一活動狀態至一叢發長 度BL。叢發控制信號產生單元60接收來自叢發長度控制單 元30的叢發控制信號YBST，產生一反相叢發控制信號 /YBST(與叢發控制信號YBST反相），以及一測試模式叢發 控制信號YBSTM，其在叢發控制信號YBST的上升邊緣有一 短脈衝。 叢發端控制單元40檢測出叢發長度BL的一端點，並輸出 一叢發端信號YBSTEND通知叢發端，其係藉由在一正常模 式中使用反相叢發控制信號/YBST，而在一測試模式中使 用測試模式叢發控制信號YBSTM。最後，依照叢發端信號 YBSTEND，預充電控制單元50產生一預充電信輩IPCG，以 執行該半導體記憶裝置的一預充電操作。 圖7係說明圖6中的半導體記憶體裝置的叢發控制信號產 生單元60之詳細電路圖。如圖所示，叢發控制信號產生單 -11- ⑻ 元60包括··一反相器iNV11，其將叢發控制信號YBST反相 ，並輸出反相叢發控制信號/YBST ; —有單數個反相器 INV12-INV16的延遲單元61，用於延遲叢發控制信號YBST 至一預定時間，和一反及閘ND11，用於對叢發控制信號 YBST和來自延遲單元61的輸出信號進行反及操作，並輸出 測試模式叢發控制信號YBSTM。 圖8係說明圖6中的半導體記憶體裝置的叢發控制單元4〇 之詳細電路圖《叢發端控制單元40包括一比較單元7〇，藉 由測试模式信號TM啟動，其在標準模式中，依照脈衝時脈 信號CLKP驅動叢發控制信號/ybst，而在測試模式中，依 只?、反相4脈#號CLKB驅動測試模式叢發控制信號γΒ g丁μ 。叢發端控制單元40還包括一叢發端信號產生單元8〇，用 於依照來自比較單元70的一輸出信號C0M ,輸出叢發端信 號YBSTEND。
比較單元70具體而言包括：傳輸閘T(311和丁G12,依照測 试模式彳§號TM和該測試模式信號TM的一反相信號/tm(藉 由一反相器INV17反相），有選擇地傳輸叢發控制信號 /YBST和測試模式叢發控制信號yBSTM。傳輸閘TGi3和 TG14 ’依照測试模式信號TM和該測試模式信號tm的一反 相信號/TM(藉由一反相器INV18反相），有選擇地傳輸脈衝 時脈#號CLKP和反相時脈信號CLKB。包括一 PMOS電晶體 PM11和一NMOS電晶體NM11，兩者閘極共同連接，以接收 由傳輸閘TG11和TG12(兩者通常汲極相連接）有選擇傳輸的 h遗。連接Ρ Μ Ο S電晶體Ρ Μ11的一源極以接收一電源電壓 •12· (9) (9)586119
vcc。包括-NM0S電晶體咖2，將其閘極連接以接收傳 輸閘丁GU和TG14有選擇傳輸的信號，將其汲極連接至 NMOS電晶體NM11的源極，益將其源極連接至接地電魔 VSS。 叢發端信號產生單元80包括一鎖存器單元81，其有兩反 相器聊19和請20,用於鎖存來自比較單_的輸出信號 COM。還包括-延遲單元82 ,纟包含偶數個反相器 INV21-INV24，用於將來自鎖存器單元81的輸出信號延遲 至一預定時間。提供一反或閘N〇R1 i，用於對來自比較單 兀70的輸出信號和來自延遲單元82的輸出信號進行反或操 作。一反相器INV25將來自反或閘N0R11的輸出信號反相 並輸出叢發端信號YBSTEND。最後，包括_NM〇s電晶體 NM13，將其閘極連接以接收一電源開？信號/pwR ,並將來 自比較單元70的輸出信號COM重置至接地電壓vSS。 現解釋圖6-8中的半導體記憶體裝置之操作。 在一標準模式中，當測試模式信號TM有一低位準，並輸 入一寫入命令WTA(具有預充電命令）時，即執行一寫入操 作’且反相叢發控制信號/YBST停用至叢發長度bl後一高 位準。由於測試模式信號TM有一低位準，在反相叢發控制 信號/YBST停用後，叢發端信號ybstend的一脈衝產生， 其與脈衝時脈信號CLKP的一上升邊緣一致。最後，藉由使 用叢發端信號YBSTEND，預充電控制單元50產生預充電信 號IPCG ’因而使一預充電操作得以執行。 如圖9所示，在測試模式中，當測試模式信號tm有一高 586119 (ίο) 位準，並輸入寫入命令WTA(具有自動預充電命令）時，即 執行名寫入刼作，並且藉由使用叢發控制信號，叢發 控制L 5虎產生單元6〇產生測試模式叢發控制信號YBSTM 。叢發控制信號產生單元60產生測試模式叢發控制信號 YBSTM，致使叢發控制信號YBS丁的上升邊緣的一短脈衝， 有脈衝I度與延遲單元61的一延遲時間相等。測試模 式叢發控制信號YBSTM的脈衝產生後，叢發端信號 YBSTEND產生，其與反相時脈信號咖⑽上升邊緣一致 。因而，預充電控制單元50產生預充電信號ιρ(：σ以執行該 預充電操作。 雖然該半導體記憶體裝置有一高操作頻率，但是產生的 測试杈式叢發控制信號YB STM的短脈衝與叢發控制信號 YBS 丁的上升邊緣—致；並且在測試模式中，預充電時間的 控制疋藉由測試模式叢發控制信號YBSTM，而非藉由叢發 控制信號YBST。因而，可防止由於預充電操作延遲而導致 測試時間延遲，並且可精確地篩選一參數tDpL。 如前所述，雖然所測試的半導體記憶體裝置依照一高 頻率時脈信號進行操作，該參數可藉由使用測試電路（其 依照一低頻時脈信號進行操作）得以精確地_選。此外，、 依照控制信號（其短脈衝與叢發控制信號的上升邊緣一 致的）產生叢發端信號’其用於在測試模式中控制該預充 電操作，以防止由於叢發控制信號的一大脈衝寬度而延 遲測試時間。 當本發明之教導内容與一具體範例相對照進行解釋，熟 •14·

Claims (1)

  1. 586119 拾、申請專利範圍 1 · 一種半導體記憶體裝置，該裝置包含： 狀fe控制單元，設置成用於接收外部控制信號並輸 出内部命令； 一叢發長度控制單元，其配置成用於接收來自該狀態 控制單元的内部命令，並輸出一叢發控制信號，以保持 一行操作的一活動狀態至一叢發長度； %脈緩衝裔，其配置成用於接收一外部時脈信號， 並產生：一脈衝時脈信號，其用於產生與該外部時脈信 唬的上升邊緣一致的一脈衝；和一反相時脈信號，其一 相位與該外部時脈信號的一相位相反； 一叢發控制信號產生單元，其配置成用於接收來自該 叢發長度控制單元的叢發控制信號，並產生：一反相叢 發控制信號，其有一相位與該叢發控制信號的一相位相 反；以及一測試模式叢發控制信號，其在該叢發控制信 號的一 4用時間内有一短脈衝出現； 一一叢發端控制單元，其係依照指示一測試模式的一測 试模式信號而受到控制；該叢發端控制單元被配置成用 以產生指不一叢發端時間的一叢發端信號，在一正常操 作中，其係藉由與該反相時脈信號同步且使用該反相叢 ，控制ia號’在—測試操作中，其係藉由與該脈衝時脈 信號同步並使用該測試模式叢發控制信號；以及 一預充電控制單元，其係配置成依照該叢發端信號執 仃一預充電操作。
    如申請專利範圍第i項之裝置，其中該叢發端控制單元 進一步包括： 一比較單元，其與該脈衝時脈信號同步，並在一正常 模式中配置成用以驅動該反相叢發控制信號；在一測試 模式中根據該測試模式信號與該用以驅動該測試模式 叢發控制信號的反相時脈信號同步；以及 一叢發端信號產生單元，其配置成依照來自該比較單 元的輸出信號，輸出該叢發端信號。 如申請專利範圍第2項之裝置，其中該比較單元進一步 包括： 一第一傳輸閘，用於依照該測試模式信號，有選擇地 傳輸該反相叢發控制信號； 一第一傳輸閘’用於依照該測試模式信號，有選擇地 傳輸該測試模式叢發控制信號； 一第三傳輸閘，用於依照該測試模式信號，有選擇地 傳輸該脈衝時脈信號； 一第四傳輸閘，用於依照該測試模式信號，有選擇地 傳輸該反相時脈信號； 一 PMOS電晶體和一第一 NMOS電晶體，其各自的閘極 共同相連接一起，以接收藉由該第一和第二傳輸閘有選 擇地傳輸的信號，並且各自的汲極共同相連接，連接該 PMOS電晶體的一源極以接收一電源電壓；以及 一第二NMO S電晶體，連接其一閘極，以接收藉由該 第三和第四傳輸閘有選擇地傳輸的信號，其汲極連接至 586119
    及其源極連接至一接地 其中該叢發端信號產生 自該比較單元的輸出信 該第一 NMOS電晶體的源極，以 電壓。 4. 如申請專利範圍第2項之裝置， 單元進一步包括： 一鎖存器，配置成用於鎖存來 號； 至 一延遲單元，其用於延遲來自該 一預定時間；以及 鎖存單元的輸出信號
    二輯裝置，其用於將來自該比較單元的輸出信號和 奴遲單元的輸出錢進行邏輯合併，並輸出該叢 信號。 5·如中請專利範圍第4項之裝置，其中該叢發端信號產生 早几進-步包括-切換單將來自該比較單元的該輸 出k號重置至接地電壓。 I如申請專利範圍第1項之裝置，#中該叢發控制信號產 生單元進一步包括：
    一反相器，配置成用於將該叢發控制信號反相，並輸 出該反相叢發控制信號； 一延遲單元，其用於延遲該叢發控制信號至一預定時 間；以及 一邏輯單元，配置成用於將該叢發控制信號和來自該 延遲單元的輸出信號進行邏輯合併，並輸出該測試模式 叢發控制信號。
TW091122632A 2001-12-21 2002-10-01 Semiconductor memory device TW586119B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0082257A KR100414734B1 (ko) 2001-12-21 2001-12-21 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
TW586119B true TW586119B (en) 2004-05-01

Family

ID=19717373

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091122632A TW586119B (en) 2001-12-21 2002-10-01 Semiconductor memory device

Country Status (5)

Country Link
US (1) US6771558B2 (zh)
JP (1) JP4224678B2 (zh)
KR (1) KR100414734B1 (zh)
DE (1) DE10249652A1 (zh)
TW (1) TW586119B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100557948B1 (ko) * 2003-06-20 2006-03-10 주식회사 하이닉스반도체 메모리 장치의 테스트 방법
US6965534B2 (en) * 2003-12-16 2005-11-15 Infineon Technologies Ag Random access memory using precharge timers in test mode
US20050134342A1 (en) * 2003-12-18 2005-06-23 Yung-Lung Lin Circuit and method for generating a signal pulse
KR100609038B1 (ko) * 2004-05-06 2006-08-09 주식회사 하이닉스반도체 직렬 입/출력 인터페이스를 가진 멀티-포트 메모리 소자
KR100746620B1 (ko) * 2006-06-29 2007-08-08 주식회사 하이닉스반도체 오토프리차지 신호 생성회로
KR100792367B1 (ko) * 2006-12-27 2008-01-09 주식회사 하이닉스반도체 반도체 메모리 장치
US7986577B2 (en) * 2007-03-19 2011-07-26 Hynix Semiconductor Inc. Precharge voltage supplying circuit
KR100892670B1 (ko) * 2007-09-05 2009-04-15 주식회사 하이닉스반도체 반도체 메모리 장치의 프리차지 제어 회로
KR100922880B1 (ko) * 2008-06-05 2009-10-20 주식회사 하이닉스반도체 반도체 메모리소자의 오토프리차지 제어회로 및 방법
KR100999875B1 (ko) * 2008-10-06 2010-12-09 주식회사 하이닉스반도체 버스트길이 제어회로 및 이를 이용한 반도체 메모리 장치
KR101020290B1 (ko) * 2009-01-12 2011-03-07 주식회사 하이닉스반도체 버스트모드 제어회로
KR101039859B1 (ko) * 2009-07-03 2011-06-09 주식회사 하이닉스반도체 반도체 메모리 장치
KR102535662B1 (ko) 2016-06-28 2023-05-25 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5963082A (ja) 1982-09-30 1984-04-10 Fujitsu Ltd 仮想ペ−ジｉｄによるアドレス空間のペ−ジ管理方式
JP2635360B2 (ja) 1988-04-13 1997-07-30 富士通株式会社 半導体集積回路
JPH0482098A (ja) * 1990-07-23 1992-03-16 Matsushita Electron Corp Ｒｏｍ内蔵の集積回路装置
JPH05101699A (ja) 1991-10-03 1993-04-23 Nec Ic Microcomput Syst Ltd メモリ装置
JPH07334432A (ja) * 1994-06-07 1995-12-22 Hitachi Ltd メモリ制御回路
KR0171942B1 (ko) * 1995-06-30 1999-03-30 김주용 버스트 길이 검출 회로
JP3843145B2 (ja) * 1995-12-25 2006-11-08 株式会社ルネサステクノロジ 同期型半導体記憶装置
KR100218733B1 (ko) * 1996-04-04 1999-09-01 김영환 싱크로노스 디램의 카스신호 발생기
KR19980037820A (ko) * 1996-11-22 1998-08-05 김광호 반도체 메모리 장치
US5896404A (en) * 1997-04-04 1999-04-20 International Business Machines Corporation Programmable burst length DRAM
JPH10289600A (ja) 1997-04-14 1998-10-27 Hitachi Ltd 半導体記憶装置
TW378330B (en) * 1997-06-03 2000-01-01 Fujitsu Ltd Semiconductor memory device
JP3189745B2 (ja) * 1997-06-27 2001-07-16 日本電気株式会社 同期式半導体記憶装置
US5910923A (en) * 1997-10-23 1999-06-08 Texas Instruments Incorporated Memory access circuits for test time reduction
US5973993A (en) * 1998-02-27 1999-10-26 Micron Technology, Inc. Semiconductor memory burst length count determination detector
US6111807A (en) * 1998-07-17 2000-08-29 Mitsubishi Denki Kabushiki Kaisha Synchronous semiconductor memory device allowing easy and fast text
US6069829A (en) * 1998-09-29 2000-05-30 Texas Instruments Incorporated Internal clock multiplication for test time reduction
KR100308071B1 (ko) * 1998-10-28 2001-10-19 박종섭 동기식 메모리 소자의 프리차지 장치
KR100594206B1 (ko) * 1999-11-05 2006-06-28 삼성전자주식회사 메모리를 구비하는 반도체장치의 메모리 테스트방법
US6246619B1 (en) * 2000-02-07 2001-06-12 Vanguard International Semiconductor Corp. Self-refresh test time reduction scheme
KR20010084291A (ko) * 2000-02-24 2001-09-06 윤종용 반도체 메모리 장치

Also Published As

Publication number Publication date
JP4224678B2 (ja) 2009-02-18
DE10249652A1 (de) 2003-07-03
KR100414734B1 (ko) 2004-01-13
US20030117882A1 (en) 2003-06-26
KR20030052364A (ko) 2003-06-27
US6771558B2 (en) 2004-08-03
JP2003203498A (ja) 2003-07-18

Similar Documents

Publication Publication Date Title
US9070429B2 (en) Data input circuit
US6724684B2 (en) Apparatus for pipe latch control circuit in synchronous memory device
TW586119B (en) Semiconductor memory device
KR0164807B1 (ko) 반도체 메모리 장치의 데이타 출력버퍼 제어회로
US8023339B2 (en) Pipe latch circuit and semiconductor memory device using the same
US20100054073A1 (en) Semiconductor memory device
US6327217B1 (en) Variable latency buffer circuits, latency determination circuits and methods of operation thereof
KR102392903B1 (ko) 반도체 메모리 장치 및 그의 동작 방법
US8599642B2 (en) Port enable signal generation for gating a memory array device output
JP3846764B2 (ja) 同期式半導体メモリ装置及びそのデータ入出力線のプリチャージ方法
US8483005B2 (en) Internal signal generator for use in semiconductor memory device
US7773709B2 (en) Semiconductor memory device and method for operating the same
KR20080076087A (ko) 파이프 래치 장치 및 파이프 래치 방법
JP4229778B2 (ja) 半導体メモリ装置及びこの装置のデータリード方法。
US20020083289A1 (en) Circuit and method for controlling buffers in semiconductor memory device
KR100732761B1 (ko) 반도체 장치
JP2001189078A (ja) 半導体記憶装置
KR100486199B1 (ko) 반도체메모리장치의하이임피던스제어신호발생회로
KR100316184B1 (ko) 자동 프리차지 제어장치
TW200915320A (en) Synchronous semiconductor memory device and method for driving the same
KR100400770B1 (ko) 데이터 출력회로
KR20020074993A (ko) 레이트 라이트 기능을 갖는 동기형 에스램 장치
KR20100092298A (ko) 데이터 입력회로
JP2003257200A (ja) 半導体記憶装置
KR100340071B1 (ko) 고속의 라이트 동작을 수행하는 디디알 동기식 메모리 장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees