JPH0482098A - Ｒｏｍ内蔵の集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ＲＯＭセルのリーク保証検査を短時間で行な
うことができるテスト回路を有したＲＯＭ内蔵の集積回
路装置に関するものである。

従来の技術 近年、集積回路装置内のＲＯＭの大容量化が進み、ＲＯ
Ｍセルのリーク保証検査に時間を要するようになってき
た。

まず初めに、ＲＯＭデータの読みだし機構について簡単
に説明する。

第３図はｎ本のワードライン、ｍ本のデータライン、ｎ
Ｘｍ個のＲＯＭセルを有するＲＯＭ回路の簡易構成図で
ある。２０はｍ本のデータラインに電荷をチャージする
プリチャージ回路、２１はワードラインによって選択さ
れたＲＯＭセル内にＲＯＭ素子が存在する場合、前記Ｒ
ＯＭセルに接続されたデータラインの電荷をディスチャ
ージするディスチャージ回路、２２はＲＯＭ素子が存在
するか存在しないかでデータを生成するｎｘｍ個のＲＯ
Ｍセル、２３はプリチャージ回路を起動させるプリチャ
ージ信号線、２４はディスチャージ回路を起動させるデ
ィスチャージ信号線、２５はＲＯＭセルを選択するｎ本
のワードライン、２６はＲＯＭデータを次段集積回路へ
伝達させるｍ本のデータライン、２７は各データライン
と各ＲＯＭセルとを連結させるライン、２８は各ＲＯＭ
セルトチイスチャージ回路とを連結させるディスチャ−
シラインである。

まず、プリチャージ信号線２３の信号によってプリチャ
ージ回路２０が起動し、ｍ本のデータライン２６に電荷
をチャージする。次に、ｎ本のうち１本のワードライン
２５か選択されると、前記ワードラインに接続されたｍ
個のＲＯＭセル２２のうちＲＯＭ素子が存在するＲＯＭ
セル２２は、ライン２７とディスチャージライン２８と
を連結スル。この時、ディスチャージ回路２１かディス
チャージ信号線２４の信号によって起動されると、前記
ＲＯＭセル２２に接続されているデータライン２６の電
荷がライン２７、ＲＯＭセル２２、ディスチャージライ
ン２８を通してディスチャージ回路２１でディスチャー
ンされる。また、前記ワードラインに接続されたｍ個の
ＲＯＭセル２２のうちＲＯＭ素子が存在しないＲＯＭセ
ル２２に関しては、ライン２７とディスチャージライン
２８とが連結されない。この時、ディスチャージ回路２
１がディスチャージ信号２４によって起動されても、前
記ＲＯＭセル２２に接続されているデータライン２６の
電荷はディスチャーンされない。

以上のことを、ＲＯＭからデータを読みだす度に繰り返
し、ワードラインによって選択されたＲＯＭ素子が、存
在するか存在しないかによってチータラインをディスチ
ャージ状態にするかチャージ状態にするかが決まる。こ
の２つの状態を利用してＲＯＭよりデータを読みだすこ
とができる。また、再びＲＯＭデータを読みだす場合は
、再度、全データラインをチャージ状態にしてから行ア
ドレス及び列アドレスを指定して、ＲＯＭデータを読み
ださなければならない。

以下、従来のＲＯＭ内蔵の集積回路装置について説明す
る。

第２図は従来のＲＯＭ内蔵の集積回路装置の構成図であ
り、１は第３図で説明したＲＯＭ構成を備えたＲ　ＯＭ
回路、２は行アドレスからｎ本のワードラインに変換す
る行アドレスデコーダ回路、３は列アドレスからデータ
ラインを選択するｍ本の制御ラインに変換する列アドレ
スデコーダ回路、４はｍ本のデータライン内より列アド
レスで指定したデータラインを選択するデータライン選
択回路、５はＲＯＭ回路のチャージ信号を生成するプリ
チャージ信号発生回路、６はＲＯＭ回路のディスチャー
ジ信号を生成するディスチャージ信号発生回路、７は行
アドレスバス、８は列アドレスバス、９は行アドレスで
指定したＲＯＭ回路内のＲＯＭセル群を選択するｎ本の
ワードライン、１０はワードラインで選択されたＲＯＭ
データ群を乗せるｍ本のデータライン、１１はデータラ
インを選択するｍ本の制御ライン、１２は行アドレスと
列アドレスとで選択されたＲＯＭ回路内のＲＯＭセルの
データを出力するデータ出力ライン、１３はＲＯＭ回路
内のｍ本のデータラインに電荷をチャージするプリチャ
ージ信号線、１４はワードラインによって選択されたＲ
ＯＭ回路内のＲＯＭセル群にＲＯＭ素子が存在する場合
、前記ＲＯＭセルに接続されたデータラインの電荷をデ
ィスチャージするディスチャージ信号線である。

まず、上記構成の集積回路装置においてプリチャージ信
号発生回路５よりプリチャージ信号線１３の信号がＲＯ
Ｍ回路１に入力され、ＲＯＭ回路１内のｍ本のデータラ
インに電荷をチャージする。次に、行アドレスバス７よ
り行アドレスデータか行アドレスデコーダ回路２に入力
され、列アドレスバス８より列アドレスデータか列アド
レスデコーダ回路３に入力されて、ワードライン９とデ
ータラインを選択する制御ライン１１とに変換した信号
を乗せる。この時、ディスチャージ信号発生回路６から
ディスチャージ信号線１４に生した信号がＲＯＭ回路１
に入力されれば、ワードライン９によって選択されたＲ
ＯＭ回路ｌ内のｍ個のＲＯＭセルのうちＲＯＭ素子が存
在するか存在しないかで、ｍ本のデータライン１０の各
データラインはディスチャージ状態になるかチャージ状
態になるかが決まる。その際、データライン選択回路４
内において、列アドレスデコーダ回路３で変換されたデ
ータラインを選択する制御ライン１１によって、ｍ本の
データライン１０のうち１本のデータラインを選択し、
データ出力ライン１２に行アドレスと列アドレスで指定
したＲ　ＯＭセルのデータを出力する。

このように、全データラインのプリチャージ、ＲＯ〜１
セルの行アドレス及び列アドレス指定、データラインの
ディスチャージ、ＲＯＭデータの読みだしという一連の
動作をＲＯＭ回路からデータを読みだす度に繰り返す。

発明か解決しようとする課題 しかしなから、上記従来の構成では毎回データを読みだ
す度にデータラインに対して電荷のチャン及びディスチ
ャージを行なっているため、ＲＯＭセルのリーク保証検
査を行なう際、ＲＯＭデータを読みだす度に、リークに
よるデータ保証時間だけ毎回読みだしを待たなければな
らない。また、必ず１つの行アドレスデータか１つのワ
ードラインを選択し、１つの列アドレスデータが１つの
データラインを選択することによって１つのＲＯＭセル
のデータを読みだすため、ＲＯＭセルのリーク保証検査
を行なう際、全ＲＯＭデータを読みださなければならな
くなる。

以上のように、前記ＲＯＭ　ｌ）−り保証検査を行なう
際、検査時間か長くなるという２つの問題点かあった。

本発明は上記従来の問題点を解決するもので、ＲＯＭセ
ルのリーク保証検査を行なう際、検査時間を大幅に短縮
することのできるテスト回路を有したＲＯＭ内蔵の集積
回路装置を提供することを目的とする。

課題を解決するための手段 この目的を達成するために本発明のＲＯＭ内蔵の集積回
路装置は、ＲＯＭセルのリーク保証検査を行なうために
、テスト状態に設定することによって、とのワードライ
ンも選択させない信号と、データラインにプリチャージ
を一度行なうたけで、テスト状態から抜けるまでプリチ
ャージを二度と行なわさせない信号とを生成するテスト
回路と、これらの信号により制御される行アドレスデコ
ーダ回路と、プリチャージ信号発生回路とを備えている
。

作用 この構成によって、プリチャージ信号とワードラインと
を制御できるため、前記問題点の２つの現象を解決する
ことができ、ＲＯＭセルのリーク保証検査の時間を短縮
することが可能になる。

実施例 以下、本発明の一実施例について、図面を参照しなから
説明する。

第１図は本発明の一実施例におけるＲＯＭ内蔵の集積回
路装置の構造図である。第１図において、１５はテスト
状態に設定することによってどのワードラインも選択さ
せない信号とデータラインにプリチャージを一度行なう
だけでテスト状態から抜けるまでプリチャージを二度と
行なわさせない信号とを生成するテスト回路、１６は行
アドレスデコーダ回路においてどのワードラインも選択
させないためのワードライン非選択制御信号線、１７は
プリチャージ信号発生回路を制御するプリチャージ制御
信号線、１８はワードライン非選択制御信号によって行
アドレスをワードラインに変換することを制御される行
アドレスデコーダ回路、１９はプリチャージ制御信号に
よってプリチャージ信号の発生を制御されるプリチャー
ン信号発生回路である。なお、１はＲＯＭ回路、３は列
アドレスデコーダ回路、４はデータライン選択回路、６
はティスチャージ信号発生回路、７は行アドレスバス、
８は列アドレスバス、９は８本のワードライン、１０は
ｍ本のデータライン、１１はデータラインを選択するｍ
本の制御ライン、１２はデータ出カライン、１３はプリ
チャージ信号線、１４はディスチャージ信号線である。

これらは従来例の構成と同しである。

以上のように構成された本実施例のＲＯＭ内蔵の集積回
路装置について、以下その動作を説明する。

まず、本発明のＲＯＭ内蔵の集積回路装置をＲＯＭセル
のリーク保証検査状態にした場合、テスト回路１５はワ
ードライン非選択制御信号線１６とプリチャージ制御信
号線１７とに各信号を生成し、行アドレスデコーダ回路
１８及びプリチャージ信号発生回路１９に入力される。

この際、プリチャ−ジ信号発午回路１９はプリチャージ
制御信号線１７の信号によって一度だけＲＯＭ回路１内
のｍ本のデータラインに電荷のチャーンを行なう。その
後、ＲＯＭセルのリーク保証のためにＲＯＭセルのリー
ク保証時間だけ保持してから、行アドレス及び列アドレ
スの指定を行なう。この時、ワードライン非選択制御信
号線１６の信号によって行アドレスデコーダ回路１８は
とのワードラインモ選択しない。このため、ディスチャ
ージ信号発生回路６で生成されたディスチャージ信号線
１４の信号はＲＯＭ回路１内のディスチャージ回路にお
いて、いかなるデータラインの電荷もディスチャージを
行なわない。また、列アドレスデコーダ回路３で変換し
たデータラインを選択する制御ライン１１によってデー
タライン選択回路４を起動し、列アドレスで選択したデ
ータラインのチャージ状態を読みだす。以後、列アドレ
スの変更のみによってｍ本のデータラインのチャージ状
態を順次読みだす。

以上のように、本発明のＲＯＭ内蔵の集積回路装置はＲ
ＯＭセルのリーク保証検査時に、−度合データラインに
電荷のチャージを行なった後、とのワードラインも選択
しないためとのデータラインのディスチャージも行なわ
ず、各ＲＯＭセルにリークかないかぎり、ｍ本の全デー
タラインの読みだしか終わるまで、二度とデータライン
に電荷のチャージを行なう必要はない。このため、ｍ本
の全データラインの電荷のチャージ後、ＲＯＭセルのリ
ーク保証時間だけ読みだしを待ち、列アドレスによって
ｍ本の全データラインのチャージデータを順次読み出す
ことにより、従来のＲＯＭ内蔵の集積回路装置で行なっ
ていたような毎回読みだし前のＲＯＭセルのリーク保証
時間と、行アドレス方向に対する読みだし回数分の時間
だけ、ＲＯＭセルのリーク保証検査の時間を短縮するこ
とが可能になる。

ここで、ＲＯＭセルのリーク保証時間を１１゜ＲＯＭデ
ータ読みだし時間をｔＲ，ワードライン数をｎ本、デー
タライン数をｍ本とした場合、従来の集積回路装置及び
本発明の集積回路装置のＲＯＭセルのリーク保証検査時
間と、本発明による検査短縮時間を以下に示す。

従来例の検査時間＝ｎｍ（ｔｔ＋ｔＲ）本実施例の検査
時間−ｔ　Ｌ＋ｍ　ｔ　Ｒ検査短縮時間＝（ｎ　ｍ　　
１）　ｔ　ｔ＋（ｎ　　１）ｍ　ｔ　Ｒまた、ＲＯＭセ
ルのリーク保証検査状態に設定しない場合は、本発明の
ＲＯＭ内蔵の集積回路装置は従来のＲＯＭ内蔵の集積回
路装置と同し動作を行なう。

発明の効果 本発明は、ＲＯＭセルのリーク保証検査を行なうために
、テスト状態に設定することによって、どのワードライ
ンも選択させない信号と、データラインにプリチャージ
を一度行なうだけで、テスト状態から抜けるまでプリチ
ャージを二度と行なわさせない信号とを生成するテスト
回路と、これらの信号により制御される行アドレスデコ
ーダ回路と、プリチャージ信号発生回路とを設けること
により、ＲＯＭセルのリーク保証検査を短時間で行なう
ことのできる優れたテスト回路を有したＲＯＭ内蔵の集
積回路装置を実現できるものである。

【図面の簡単な説明】

第１図は本発明実施例の構成図あり、第２図は従来のＲ
ＯＭ内蔵の集積回路装置の構成図、第３図はｎＸｍ個の
ＲＯＭセルの構成図である。 １・・・・・・ＲＯＭ回路、１５・・・・・・テスト制
御回路、１８・・・・・・行アドレスデコーダ回路、１
９・・・・・・プリチャージ信号発生回路。 代理人の氏名　弁理士　薯野重孝　はか１名第 図 第 図 ｍ木のテータライン

Claims (1)

【特許請求の範囲】
1. テスト状態に設定することによって、データラインにプ
   リチャージを一度行なうだけで、テスト状態から抜ける
   までプリチャージを二度と行なわず、また、ＲＯＭ回路
   内のいかなるＲＯＭセルも選択せずに存在するデータラ
   インの状態だけを読み出すだけで、全ＲＯＭセルのリー
   ク保証検査を短時間で行なえるテスト回路を有したＲＯ
   Ｍ内蔵の集積回路装置。