TW578235B - Post-etch treatment for a dielectric etch process - Google Patents

Post-etch treatment for a dielectric etch process Download PDF

Info

Publication number
TW578235B
TW578235B TW089108328A TW89108328A TW578235B TW 578235 B TW578235 B TW 578235B TW 089108328 A TW089108328 A TW 089108328A TW 89108328 A TW89108328 A TW 89108328A TW 578235 B TW578235 B TW 578235B
Authority
TW
Taiwan
Prior art keywords
gas
post
semiconductor structure
dielectric
patent application
Prior art date
Application number
TW089108328A
Other languages
English (en)
Inventor
Hui Ou-Yang
Chih-Ping Yang
Lin Ye
Robert W Wu
Chih-Pang Chen
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Application granted granted Critical
Publication of TW578235B publication Critical patent/TW578235B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/0206Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

578235 經濟部智慧財產局員工消費合作社印製 A7 ——_Β7 五、發明說明(1 ) 發明之背景 1. 發明之技術領域 本發明係有關於一種半導體製程。特別地是,本發明 係有關於一種在介電表面姓刻後進行的後钕刻處理,用於 將蝕刻製程後殘留於該表面上的光阻及副產品移除。 2. 背景技藝之簡要說明 自第一代積體電路裝置的開發以來,半導體製造技術 一直集中於半導艘裝置特徵尺寸的縮小。隨著諸如沈積、 微影、蝕刻及熱處理等加工技術的進展,積體電路晶片的 聚集密度已大幅地增加。使用本半導體製造技術所製造的 單晶片可能包含數百萬甚至數十億個諸如電晶體及電容器 等裝置。因此,積體電路裝置的特徵尺寸已被縮減至次微 米水平,以獲得高聚集密度的晶片。 在一單獨積體電路晶片上的各裝置係藉由導電互連 而被連接。通常,具有縱橫導線的數層導電結構被施加於 基板上,而形成所設計的電路連接。該導電層係使用介電 材料彼此絕緣。一互連導線層通常主要由一介電層以及所 疋義的水平導線組件與向下延伸之垂直導線組件(通常稱 為插塞)所組成。 使用本用於形成互連之金屬化技術,一介電層首先被 形成於一基板上’其次以開口定義而提供用於沈積導電材 料的空間’該導電材料將與底下的基板連接。該導電材料 被沈巧於開口(通常稱為接觸介層斗)中,而形成垂直導線 。在一導線圖案被定義於該導電層後,水平導線可藉由沈 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公釐 — — — — — — — — — — —I· · I I I l· I I I 訂-1111111· ^^ (請先閱讀背面之注意事項再填寫本頁) 578235 經濟部智慧財產局員工消費合作社印製 A7 —----------B7__ 五、發明說明(2 ) 積另一個導電層而被形成。當使用雙重鑲埋技術時,該水 平導線可被定義於介電層中,以使得當導電材料被沈積於 該垂直接觸介層孔與水平通道(先前被定義於介電層中)時 ,該垂直與水平導線可被同時形成。 參考第1囷,其係表示本技藝所熟知之一種典型的結 構類型,一互連層12被形成於一半導體基板10上,以及一 抗反射層14被形成於該互連層12上,而改良定義圖型的精 確度與解析度。該抗反射層14通常包含諸如氮化鈦等材料 。一介電層16復蓋於該互連層12與抗反射層14上。為了定 義出用於製作垂直連接插塞所需的開口,一光阻層18被形 成於該介電層16上,其中所設計的圖案被曝光並顯影。其 次’介電層16係使用光阻層18作為遮罩而被蝕刻,而定義 出層間接觸介層孔20,如第2圊所示。通常,部分的殘留物 可能會殘留且部分的副產品可能在蝕刻製程中產生,諸如 形成於接觸介層孔20壁面上以及加工腔室周圍壁面上的聚 合物22。隨著底下互連層丨2與抗反射層14存在於部分被蚀 刻區中,所沈積的聚合物22可能含有金屬離子或分子。 在用於定義接觸介層孔的主蝕刻步驟完成後,進行一 連串的製程而移除殘餘光阻18與所沈積的殘留物和/或副 產品22。該一連串的製程或製程步驟經常被稱為接觸介層 孔定義修整。在接觸介層孔20底部的抗反射層14亦通常被 移除,而改良接觸導電率。在傳統的製程中,該用於修整 接介層孔定義的蝕刻製程通常包含三個後蝕刻處理步驟, 如第4圖所示。在進行主蝕刻30後,進行第一道相位後蝕刻 本紙張尺度適用τ國國家標準(CNS)A4規格⑽χ 297公^^ -- ——J——\-----身----l·——訂---------線· (請先閱讀背面之注意事項再填寫本頁) 57B235 A7 B7 經濟部智慧財產局員工消費合作社印?取 五、發明說明( 處理(PET)32(包含一個單一步驟或一連串的次步驟),而移 除光阻18及殘留物或副產品(諸如所沈積的聚合物22)。其 次,完成用於移除殘餘抗反射層14的第二道蝕刻步驟。最 後,為了穩定腔室條件,在抗反射蝕刻步驟34後’進行第 二道相位後蝕刻處理36,而清洗留置於基板10上及加工腔 室壁面上的殘留物。 一種較先前用於後蝕刻處理的方法被說明於共審中 之1998年10月1〇曰申請_之美國專利申請案序號第 09/183,778號,標題為 “Method Of Reducing Stop Layer Loss In A Photoresist Stripping Process Using Hydrogen As a Fluorine Scavenger”。該09/183,778申請案係讓與本發明 的讓受人,且其整個内容在此併入本案以為參考餐料。在 該較先前的方法,第一道相位後蝕刻處理32通常包含三個 步驟,其包括將基板暴露於高流量氧氣電漿,接著為低流 量氧氣電漿,接著為清洗步驟。然而,該方法有若干個缺 點。例如,在第一道相位後#刻處理中,已發現氧氣電毁 對於移除所沈積的聚合物22為無效且無效率地,特別是對 於主餘刻步驟30期間所產生之含金屬聚合物。存在於^妾_ 介層孔中之該殘留的含金屬聚合物將損傷後續沈積之導電 材料與底下互連層之間的接觸。含金屬聚合物的累積將潛 在地干擾穩定且可預期之製程腔室條件的維持。該製程的 可控制性在不穩定的腔室條件下將降低,因劣化製季呈窗〇 及製品良率。此外’傳統的氧器電衆處理將侵钱介電層16 的壁面,而改變接觸介層孔20的形狀。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) -------------裝-----r---訂---------線 (請先閲讀背面之注意事項再填寫本頁) 578235
五、發明說明4() 第89108328號發明專利申請案發明說明書修正頁 修正曰期:90年10月 在移除抗反射層14(諸如氮化鈦)的抗反射蝕刻34期間 ,該抗反射層14相對於介電層16及底下鋁互連材料12的蝕 刻選擇性可能很差,因造成嚴重的介電損失和/或鋁濺射 。第3圖說明經常發生於抗反射蝕刻步驟34期間之底下鋁 互連層12濺射的種類。在主蝕刻30後的該多步驟後蝕刻製 程亦增加加工時間,並明顯地降低接觸介層孔蝕刻製程的 晶圓產能。 發明之概要 ’ 本發明係有關於一種在介電表面蝕刻後進行的後蝕 刻處理,用於將蝕刻製程後殘留於該表面上的光阻及副產 品移除。經過本發明之製程與化學品處理後,藉由蝕刻介 電層所形成的該接觸介層孔可經由改善的側壁輪廓而設置 ,且製程腔室條件可被容易地維持,而具有較少之不希冀 的殘留物及較少的聚合物副產品累積於接觸介層孔壁面及 製程腔室表面上。 根據本發明,在蝕刻介電材料而定義出填充用的圖 案或空間(諸如接觸介層孔或互連通道)後,至少進行一個 後姓刻處理步驟’而移除殘留於經触刻之半導體結構表面 上的殘留物。該處理偏好與介電蝕刻在相同的加工腔室中 進行。該後蝕刻處理步驟偏好同時移除殘留光阻,以及清 洗殘留物與接觸介層孔壁面的聚合物沈積物。 根據本發明之方法,在介電蝕刻製程之後,該半導體 結構被暴露於後蝕刻處理步驟,其中該結構係與一包含氧 氣的來源氣體、一含氮氣體以及一包含氫、碳與氟的反應 本纸張尺度適用中國國‘家標準(CNS)A4規格(210 χ 297公犮) 請 先 閲 讀 背 面 之 注 意 事 項▲ t· ί裝 頁I I ί I I 訂 經濟部智慧財產局員工消費合作社印製
經濟部智慧財產局員工消費合作社印製 578235 - A7 : __B7 五、發明說明(5 ) 性氣體所產生的電漿接觸。藉由添加該含氮氣體及反應性 氣體於一含氧氣電漿來源氣體,則所產生的#刻物質將有 效地移除介電蝕刻後殘留於接觸介層孔中的殘留物及聚合 物。 該反應氣體偏好包含至少一種含氫氟碳氣體,其偏好 由CHF3,CH2F2, CH3F,C3H2F6及其組合所組成的族群中選 ^ 擇。此外,該反應性氣體包含至少一種氟碳氣體及氫氣。 該氟碳氣體偏好由C2F6,C3F(3,Cj8,C^F6,cuf8及其組合所 組成的族群中選擇。 該含氮氣體偏好為氮氣。添加氮氣將改良氧氣及其他 氣體物質的解離,且亦增強殘留物的移除。 使用本發明之方法,則殘留的壁面聚合物,以及特別 是介電蝕刻製程後所殘留的任何含金屬聚合物可清乾淨地 移除。 本發明之一特別地較佳實施例方法包含二個額外的 步驟:一個排除步驟,在前述之後蝕刻處理步驟前進行; 以及一個清洗步驟,在後蝕刻處理步驟後進行。該排除步 驟使用一高流量的氧基電漿,用於清除介電蝕刻製程後可 能殘留於腔室中的氟物質。該清洗步驟使用一中流韋的氧 基電漿,其將清洗該製程腔室並提供一個穩定的腔室條件( 無後續製程所不希冀的殘留氣體)。該後續的清洗步驟另可 於半導體基板由該製程腔室移除後進行。 圖式之簡要說明 第1圖係為習知技藝半導體結構的橫剖面圖,其包含 -------------裝----l·---訂---------線 (請先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 578235 A7 B7 五、發明說明(6 ) 下列諸層,由上到下為:光阻遮罩層18 ;介電層16 ;抗反 射材料(諸如氮化鈦)層14;導電材料(諸如鋁)層12;以及半 導體基板10。 第2圖係為第1圖所示之結構的橫剖面圖,其說明累積 於經蝕刻接觸介層孔20壁面上的蝕刻副產品22。 第3圖係為第2圖所示之結構的橫剖面圖,其說明在習 知技藝的抗反射層蝕刻製程期間之底下鋁層12的濺射。 第4圖係為習知技藝之用於介電蝕刻製程後之後蝕刻 處理的製程流程圖。 第5圖係為本發明之一實施例之製程流程圖。 第6圖係為用於進行本發明之方法的初始半導體結構 的橫剖面圖。該結構包含下列諸層,由上到下為:光阻遮 罩層58 ;介電層56 ;抗反射材料(諸如氮化鈦)層54 ;導電 材料(諸如鋁)層52;以及半導體基板50。 第7圖係為第6圖所示之結構的橫剖面圖,其說明累積 於經蝕刻接觸介層孔60壁面上的蝕刻副產品62。 第8圖係為第7圖所示之結構的橫剖面圖,其表示在根 據本發明之方法的後蝕刻處理及後續的抗反射層54移除後 之被蝕刻的接觸介層孔60。 第9圖係為適用於執行本發明之誘發耦合高密度電漿 反應器的示意圖(部分橫剖面圖)。 較佳實施例之細節說明 本發明為用於介電蝕刻製程後之半導體結構的後蝕 - r 刻處理法。本方法包含將半導體結構暴露於由一包含氧氣 本紙張尺度適用中國國家標準(CNS)A4規锋(210 X 297公釐) 10 <請先閱讀背面之注意事項再填寫本頁) -· I I I l· I I I ·11111111 . 578235 A7 ___ B7 五、發明說明(7 ) 的來源氣體、一含氮氣鱧以及一包含氫、碳與氟的反應性 氣體所產生的電漿。諸如聚合物和/或含金屬聚合物等產生 於介電蝕刻期間的壁面副產品可使用本發明之方法而被有·、 效地被移除’而該聚合物的製程腔室表面累積可被降低或 避免。腔室條件可被維持而具有經改良的穩定度與可控制 度。本發明的後蝕刻處理法將降低或消除習知技藝的接觸 介層孔溝紋問題。 一種用於執行本發明之設備 第9圖係為說明一種適用於執行本發明之誘發轉合高 密度電漿反應器的示意圖。第9圖所示的特殊反應器為自 Applied Materials,Inc” of Santa Clara,California所購得的 誘發電漿源(IPS)氧化物蝕刻反應器,該反應器被說明於 1996年10月21曰申請之美國專利申請案序號第〇9/733,544 號(Collins 等人)。 一般的反應器結構及特殊的輔助設備被說明於示意 圖中,其係以部分橫剖面圖表示於第9圖中。被加工的一半 導體基板80被安置於一陰極平台82上,其係由一第一射頻 電源84供給射頻電源。一個矽環86環繞於平台82周圍,並 以一加熱器燈管88陣列可控制地加熱。一腔室9〇(包含一個 矽或諸如碳化矽等含矽材料的爐頂及壁面)將環繞該電级 加工區。一個矽爐頂92位於該電漿加工區上方。燈管94及 水冷通道96將控制矽爐頂92的溫度。可控溫的矽環86被使 用在排除來自於碳氟或其他氟基電衆的氟。該矽(或含矽) 腔室90亦可被使用於排除氟,但較不被偏好。一加工氣體 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------裝--- (請先閱讀背面之注意事項再填寫本頁) 一«J·· --線- 經濟部智慧財產局員工消費合作社印製 578235 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(8 ) 係由穿經流量控制器97儲存槽的一個或多個底部氣體供給 95而被供應。此外,一頂端氣體供給可如小的淋浴頭一般 被形成於石夕爐頂92的中心。連接至在腔室較低部分周圍之 幫浦通道98的一真空幫浦系統(未表示於圖中)將該腔室内 部維持在一預經選擇的蘑力。一系統控制器100將控制該反 應器及其輔助設備的作業。 在本發明之方法發展期間所使用的設備結構中,腔室 90的爐頂部分中所使用的材料被摻雜,而提供預經選擇的 電阻率水平。腔室90爐頂部分的電阻率水平及厚度係經選 擇’以使得該爐頂可穿透RF磁場並同時作為電極。在第9 圖所示的設備中,該RF磁場通常為轴向的,並藉由以個別 RF電源供應器i10,u2供電的一内誘發線圈堆疊1〇6及一 外誘發線圈堆疊108而產生。此外,一單獨的RF電源供應 器可與一可選擇式電源分線器結合使用。此外,平台82係 以RF電源供應器84供電,以使得平台82可與接地的爐頂92 結合使用,而提供希冀的電漿行為特性。其他的線圈結構 為可能的,諸如變壓器耦合電漿(TCP),其係為位於爐頂92 上之平坦的螺旋誘發線圈。 系統控制器100將控制流量控制器97、加熱器燈管88, 94、供給至冷卻通道96的冷卻水供給、真空幫浦的節流閥( 未表示於圖中)以及電源供應器84, 110, 112。所有這些經調 整的功能將控制該蝕刻化學物質與特定的製程處理程式相 符。該製程處理程式係以磁性、光,或半導體記憶體而被 儲存於控制器100中(如本技藝所熟知),而控制器1〇〇由安 本紙張尺度適用中國國豕標準(CNS)A4規格(21〇 X 297公笼) — — — 111 —1----- ull· — — — ^--------- (請先閲讀背面之注意事項再填寫^頁) 12 578235
經濟部智慧財產局員工消費合作社印製 五、發明說明(9 ) 插=該控制器巾的料㈣讀取處理程式。設備供應商通 常提供處理程式於磁性媒體(諸如軟碟)或光學媒體(諸如 光碟)中,其接著被讀入控制器1〇〇中。 第9圖所示之誘發耦合電漿反應器的一主要優點在於 可控制之不同數量的電源可被供給至誘發線圈1〇6,1〇8及 電容平台82。 在介電蝕刻製程後之用於後蝕刻處理的製程 _ 第6圖係為用於執行本發明之方法之初始半導體結構 的橫剖面圖。該結構包含下列諸層,由上到下為:光阻遮 罩層58 ’介電層56 ;抗反射材料(諸如氮化鈦)層54 ;導電 材料(諸如鋁)層52;以及半導體基板5〇。 參考第6及7圖,根據本技藝所熟知的方法進行一介電 #刻製程(主蝕刻步驟),使用一經刻畫的光阻遮罩58刻畫 一介電層56 ’該介電層56被形成於一半導體基板50上並覆 蓋於包含一互連層52與一抗反射層54(覆蓋於基板50上)的 _ 底下結構上。蝕刻該介電層56形成開口 60,而提供連接孔( 通常為接觸介層孔),其係於後續以導電材料填充。該介電 ' 層56通常包含一個矽基氧化層,諸如二氧化矽或哪碟矽酸 > 鹽玻璃(BPSG)。互連層52通常包含一導電材料,諸如多晶 矽或者諸如鋁或鋁合金(諸如鋁銅或銘石夕銅)等金屬。一包 含諸如氮化鈦或氮氧化矽的抗反射層54通常被形成以覆蓋 該互連層52,用於改良該導電材料之圖案定義的精確度及 解析度。 » 虜 該介電蝕刻製程通常使用本技藝所熟知的技術而在 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱)""""^ -13 : II--— — — — —--I — -till· — — - ^ 11111111 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制取 578235 A7 B7 五、發明說明(10) 使用氟基電漿的電漿加工腔室中進行,而在介電層56中# 刻出接觸介層孔60,如第7圖所說明。如前述,部分的殘留 物可能留置,且部分的副產品可能在介電蝕刻製程期間被 形成,諸如形成於介層孔60壁面上及加工腔室周圍壁面上 的聚合物和/或含金屬聚合物62。 該介電蝕刻製程偏好使用誘發耦合高密度電裝(HDP) 蝕刻反應器進行,其一實例被說明如上並舉例於第9圖中。 在此所使用的“高密度電漿” 一詞意指離子化密度至少為 10ne7Cm3的電漿。第9圖所示的反應器提供對於介電姓刻 製程有益的選擇性及製程可撓性。該反應器亦有益於被使 用在進行本發明之後蝕刻處理。其他種類的反應器亦可被 使用於介電姓刻製程及後姓刻處理法,包含遠程電聚源 (RPS)反應器、電子迴旋共振(ECR)反應器以及本技藝所熟 知的電容耦合平行板反應器。 參考第5圖,在進行介電蝕刻製程40後,其次進行包 含一單一步驟處理44或一連串步驟42至44的一後蝕刻處理 法。該後蝕刻處理法偏好與介電蝕刻製程在相同的加工腔 室中進行。 在本發明之方法的一個較佳實施例中,一排除步驟42 係於介電蝕刻製程40後及後蝕刻處理步驟44前進行,而在 介電蝕刻製程40後排除殘留在腔室中的氟物質。該排除步 驟42偏好在與介電蝕刻製程40相同的加工腔室中進行。該 排除步驟42係使用高流量氧基電漿進行。當使用誘發耦合 高密度電漿蝕刻反應器時,在該步驟期間的氧氣流速通常 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公* ) - 14 - ----1--·--I I I — — — ^illlllll^i^w (請先閲讀背面之注意事項再填寫本頁) 578235
經濟部智慧財產局員工消費合作社印?衣 五、發明說明(11 ) 為約750 seem至約1250 seem的範圍中,最偏好為約1000 seem。電源功率通常在約25〇臂至約3500 W的範圍中,最 偏好為約3000 W。 在本發明之一特殊的較佳實施例中,當使用第9圖所 述的Applied Materials’IPS氧化物蝕刻反應器時,該高流 量氧基電漿的排除步驟42係使用在約500 W至約1000 W範 圍中的一内環電源(最偏好為約75〇 W)以及在約2000 W至 約2500 W範圍中的一外環電源(最偏好為約225〇貿)而進 行。在排除步驟期間通常無偏壓被施加。如上述,該内環 電源為施加於内誘發線圈堆疊1〇6的111:電源,而該外環電 源為施加於外誘發線圈堆整1 08的RF電源。 排除步驟42將使用高流量氧基電漿,而於介電蝕刻製 程40後,將殘留於加工腔室中的氟物質排出該腔室。此外 ,含氧氣體可被使用於形成或添加至氧基電漿。光阻層58 可在排除步驟42期間完全或至少部分地被移除。在排除步 驟42期間,該製程腔室壓力可能會隨著氟物質的釋出而大 幅地改變。該製程腔室壓力通常在約3〇 mT〇rr至約12〇 mTorr的範圍之間。 其次,進行一後蝕刻處理步驟,其包含將該半導鱧結 構暴露於一含氧來源氣體、一含氮氣體以及一包含氫、碳 與氟的反應性氣體所產生的電漿。藉由添加該含氮氣體及 反應性氣體’則氧基電漿將有效地移除第7圓所示之殘留的 殘留物及聚合物62。 當使用誘發耦合高密度電漿蝕刻反應器時,在此步驟 — — — — — — — — — I ^ I I · I I I l· I I I ^ ·1111111· (請先閲讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 578235 A7 _____B7 五、發明說明(12 ) 期間的氧氣流速通常為約5〇 sccm至約200 sccm範圍中,最 偏好約100 seem。其他的含氧氣體可被使用或添加至氧基 電衆。 該反應氣體包含至少一種含氩氟碳氣體,其偏好由 CHF3, CHJ2, CHJ,C3H2F6及其組合所組成的族群中選擇 。當使用誘發耦合高密度電漿蝕刻反應器時,該含氫氟碳 氣體或諸氣趙的流速常為約3〇 seem至約60 seem範圍中 。當使用CH#2(高度偏好的含氩氟碳氣體)時,偏好的流速 為約 45 seem。 此外’該反應性氣體包含至少一種氟碳氣體及氫氣。 該氟碳氣體偏好由C2F6,(:3F6, C3F8, C4F6, C4F8及其組合所 組成的族群中選擇。當使用誘發耦合高密度電漿蝕刻反應 器時,該氟碳氣艎或諸氣體的流速通常為約10 sccm至約20 seem範圍中,最好偏好約2〇 sccm。氫氣的流速約丨〇 seem 至約30 seem範圍中,最好偏好約2〇 sccm。 該含氮氣體偏好為氮氣。添加氮氣至電漿源氣體將改 良氧氣及其他氣體物質的解離,且亦增強殘留物的移除。 氣氣的存在更可抑制含金屬聚合物的成長,以及減少或避 免使用傳統的後蝕刻處理時,所產生的壁面溝紋。當使用 誘發耦合高密度電漿蝕刻反應器時,該氮氣的流速約10 seem至約20 seem範圍中,最好偏好約15 seem 0 當使用誘發耗合高密度電漿蝕刻反應器時,該後蝕刻 處理步驟44通常使用約21〇〇 W至約3100 W範圍的電源功 率進行。在該步驟中通常施加約丨5〇 W至約300 W範圍中偏 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) _ 16 — I I I飞! 1丨— ! . i h ! I訂·丨丨—丨丨丨丨. (請先Μ讀背面之注意事項再填寫本頁) 578235 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(13) 壓功率。 在本發明之一特殊的較佳實施例中’當使用Applied Materials,IPS氧化物蝕刻反應器時,該後蝕刻處理步驟係 使用在約400 W至約900 W範圍中的一内環電源(最偏好為 約650 W)以及在約1700 W至約2200 W範圍中的一外環電 源(最偏好為約1950 W)而進行。通常施加約15〇 W至約300 W範圍中偏壓功率。製程腔室的壓力通常為約20 πιΤογγ至 50 mTorr的範圍。 參考第7圖,在後蝕刻處理步驟期間,殘留的壁面聚 合物和/或含金屬聚合物62更為碳氟自由基所侵蝕,該侵蝕 的生成物與氫物質將形成可被乾淨地移除的揮發性組成。 任何在排除步驟42後所殘留的光阻58亦可在後蝕刻處理步 驟中被移除。此外,較佳實施例中所使用的高腔室壓力將 促成接觸介層孔60壁面及底部上的聚合物沈積物移除。在 該步驟中之較高的腔室壓力以及偏壓功率的施加將允許使 用較低的總氣體流量以及較長的留置時間,其更增加聚合 物剝除的效率。 在後蝕刻處理步驟44之後,可使用中流量的氧基電漿 進行清洗步驟46。當使用誘發耦合高密度電漿蝕刻反應器 時,該步驟中的氧氣流速通常為約250 seem至約750 seem 範圍中,最偏好約5〇〇 sccm。用於清洗步驟的氧氣流速通 常為用於排除步驟之氧氣流速的約50%。其他的含氧氣體 可被使用或添加至該氧基電漿。當使用誘發耦合高密度電 r -Γ 漿蝕刻反應器時,該清洗步驟46通常使用約2500 W至約 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公爱) 17 ---------- 裝---I L--II 訂----— II--線 (請先閱讀背面之注意事項再填寫本頁) 578235 A7 _ B7 五、發明說明(14) 3500 W範圍的電源功率進行,最偏好約3000 W。 在本發明之一特殊的較隹實施例中,當使用Applied Materials,IPS氧化物姓刻反應器時,該清洗步驟係使用在 約500 W至約1〇〇〇 w範圍中的〆内環電源(最偏好為約750 W)以及在約2〇〇〇 w至約2500 W範圍中的一外環電源(最偏 好為約2250 W)而進行。在該清洗步驟中通常不施加偏壓 功率。製程腔室的壓力通常為約15 mTorr至30 mTorr的範 圍。 該清洗步驟46係使用中流量的氧基電漿而於進行先 前的步驟之後促成任何殘留的氣體由反應腔室移除,並提 供一穩定的腔室條件(用於後續製程的進行,無不希冀的殘 留物質)。 若該可依所需而被選擇的排除步驟42未被進行,則該 清洗步驟46偏好使用高流量的氧基電漿進行。在本案例中 ’清洗步驟期間的氧氣流速通常在約750 seem至約1250 seem範圍中,最偏好約1〇〇〇 sccm,以便在未使用排除步驟 42時增強清洗效果。進行高流量氧基電漿清洗步驟所使用 的功率條件基本上與上述的中流量氧基電漿价洗步驟相同 〇 在本發明的整個後蝕刻處理法中,基板5〇(通常為矽晶 圓)的溫度可在不同的處理程式與施加功率下有大幅改變 。然而’為了避免對於半導體結構有不希冀的反應及損傷 ’則介電#刻製程期間的基板溫度偏好維持在小於約12〇 C而後姓刻處理法的進行則小於約8〇艺。 (請先閱讀背面之注意事項再填寫本頁) -· I I I l· I I I · — - — — — — — · 經濟部智慧財產局員工消費合作社印製
18 578235 A7 B7 五、發明說明(l5 ) 為了移除接觸介層孔60底部的抗反射層54(如第8圖所 示),一抗反射蝕刻及第二相位後蝕刻處理通常在完成本發 明的後蝕刻處理法後,使用本技藝所熟知的方法進行。 上述的較佳實施例並不希冀對於本發明的範疇有所 限制,因為熟習本技藝之人士將鑑於本揭示而將該實施例 擴張至以下申請專利範圍之本發明的標的。 Φ -------------裝----l·---訂· (請先閱讀背面之注意事項再填寫本頁) •線 經濟部智慧財產局員工消費合作社印製 19 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 578235 A7 B7 五、發明說明(16) 元件標號對照 複濟部智慧財產局員工消費合作社印製 10… 半導體基板 60…蝕刻接觸介層孔 12… 互連層 62…蝕刻副產品 14··· 抗反射層 80…半導體基板 16 — 介電層 82…平台 ίδ 光阻層 84···射頻電源 ιο··· 接觸介層孔 86…梦環 22··· 聚合物 88…加熱器燈管 22··· 餘刻副產品 90…腔室 30··· 主蝕刻 92…爐頂 32··· 蝕刻處理 94…燈管 34··· 抗反射蝕刻 95…氣體供給 40··· 介電蝕製程 96…水冷通道 42··· 排除步驟 97…流量控制器 44··· 後蝕刻處理步驟 98···幫浦通道 50… 半導體基板 100…系統控制器 52… 導電材料層 106…内誘發線圈堆疊 54··· 抗反射材料層 108…外誘發線圈堆疊 56··· 介電層 110,112…RF電源供; 58··· 光阻遮罩層 (請先閲讀背面之注意事項再填寫本頁) -· I I I l· I I I — — — — — — — — — · 本紙張尺度適用中國國家標準(CNS〉A4規格(210 X 297公釐) 20 -

Claims (1)

  1. 578235 A B CD 六、申請專利範圍 f ΛϋΤ!··..?一-rw-r —r.丨 第89108328號專利申請t申請專利範圍修正*修正日期;9ι年⑺㈣日 1· 一種用於在介電蝕刻製程後之半導體結構的後蝕刻處 理方法,其中該半導體結構包含開口被蝕入其中的一 上介電層,其中該方法包含將該半導體結構暴露於由 一含氧來源氣體、一含氮氣體以及一包含氫、碳與氟 的反應性氣體所生成的電漿。 | 2·如申請專利範圍第丨項之方法,其中該反應氣體包含至 3 少一種含氫之氟碳氣體。 了 3·如申請專利範圍第2項之方法,其中該含氫之氟碳氣體 I 係選自chf3、CH2F2、CH3F、C3H2F6及其組合所組成 fe 的組群。 正 雙4.如申請專利範圍第丨項之方法,其中該反應性氣體包含 至少一種氟碳氣體及氫氣。 怎5·如申請專利範圍第4項之方法,其中該氟碳氣體係選自 # C2F6 ' c3f6、c3f8、c4f6、c4f8及其組合所組成的組群 ή 0 Ϋ' 6·如申請專利範圍第1、2或4項之方法,其中該含氮氣體 為氮氣。 7·如申請專利範圍第1項之方法,其中該方法進一步包含 在该後姓刻處理步驟前進行的一個排除步驟。 8·如申請專利範圍第7項之方法,其中該排除步驟包含將 該半導體結構暴露於一含氧之高流量電聚。 9·如申請專利範圍第1或8項之方法,其中該方法進一步 包含在該後姓刻處理步驟後的一個清洗步驟。 本紙張尺度㈣中國國家標準(CNS)八心見格(21〇χ297公變) 21
    I 如申請專利範圍第9項之方法,其中該清洗步驟係於該 半導體結構存在於該製程腔室中時進行。 u.如申請專利範圍第1項之方法,其中該清洗步驟係於該 半導體結構自該製程腔室取出後進行。 如申請專利範圍第1之方法,其中該錢刻處理法移 除該介電層上的一光阻層。 13. -種用於在介電姓刻製程後之半導體結構的後蚀刻處 里方法,其中該半導體結構包含開口被钱入其中的一 上介電層,該方法包含下述步驟: a) —排除步驟,包含將該半導體結構暴露於一高流量的 含氧電漿; b) —後蝕刻處理步驟,包含將該半導體結構暴露於由一 含氧來源氣體、一含氮氣體以及一包含氫、碳與氟的 反應性氣體所產生的電漿;以及 幻一清洗步驟,將至少一個進行該介電蝕刻製程的製程 腔室暴露於中流量的含氧電漿中。 14. 如申請專利範圍第13項之方法,其中該反應氣體包含 至少一種含氫之氟碳氣體。 15. 如申請專利範圍第14項之方法,其中該含氫之氟碳氣 體係選自CHF3、CH2F2、CH3F、C3H2F6及其組合所組 成的組群。 16·如申請專利範圍第13項之方法,其中該反應性氣體包 含至少一種氟碳氣體及氫氣。 17·如申請專利範圍第16項之方法,其中該氟碳氣體係選 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 裝 訂 線 22
    目 C2F6 、 C3F6 、 C3F8 、 c4F6 、 c F 爲甘,人 丄 群。· 从及其衫所組成的組 18·如申請專利範圍第13項之方生 * A <万法,其中該含氮氣體為氮 氣。 19.如申請專利範㈣1項之方法,其藉由-經程式化的控 制器設備完成。 2〇.一種包含資料的媒體,其可使得-控制器設備完成一 種在介電蚀刻製程後之半導體結構的後㈣處理 方法 ,該方法包含將該半導體結構暴露於由—含氧來源氣 體、-含氮氣體以及-包含氫、碳與敦的反應性氣體 所生成的高密度電漿,該半導體結構包含開口被姓入 其中的一上介電層。 21·如申請專利範圍第13項之方法,其藉由一經程式化的 控制器設備完成。 22. —種包含資料的媒體,其可使得一控制器設備完成一 種用於在介電蝕刻製程後之半導體結構的後蝕刻處理 方法,其中該半導體結構包含開口被蝕入其中的一上 介電層,該方法包含下述步驟: a) —排除步驟,包含將該半導體結構暴露於一高流量的 含氧電漿,該半導體結構包含開口被蝕入其中的一上 介電層; b) —後蝕刻處理步驟,包含將該半導體結構暴露於由一 含氧來源氣體、一含氮氣體以及一包含氫、碳與氟的 反應性氣體所生成的高密度電漿;以及 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公爱) 23 57823ί 8 8 8 8 A B c D 申請專利範圍 C)一清洗步驟,將至少一個進行該介電蝕刻製程的製程 腔室暴露於中流量的高密度含氧電漿中。 I· 裝 訂 線 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 24
TW089108328A 1999-05-03 2000-06-16 Post-etch treatment for a dielectric etch process TW578235B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US30444999A 1999-05-03 1999-05-03

Publications (1)

Publication Number Publication Date
TW578235B true TW578235B (en) 2004-03-01

Family

ID=23176563

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089108328A TW578235B (en) 1999-05-03 2000-06-16 Post-etch treatment for a dielectric etch process

Country Status (3)

Country Link
US (2) US6379574B1 (zh)
JP (1) JP2001007093A (zh)
TW (1) TW578235B (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030015496A1 (en) * 1999-07-22 2003-01-23 Sujit Sharan Plasma etching process
JP4382926B2 (ja) * 1999-09-29 2009-12-16 東京エレクトロン株式会社 プラズマ処理方法
US6526996B1 (en) * 2000-06-12 2003-03-04 Promos Technologies, Inc. Dry clean method instead of traditional wet clean after metal etch
US7179751B2 (en) * 2001-10-11 2007-02-20 Texas Instruments Incorporated Hydrogen plasma photoresist strip and polymeric residue cleanup process for low dielectric constant materials
JP2002158213A (ja) * 2000-11-21 2002-05-31 Sharp Corp 半導体装置の製造方法
TWI226059B (en) * 2001-06-11 2005-01-01 Sony Corp Method for manufacturing master disk for optical recording medium having pits and projections, stamper, and optical recording medium
US6796314B1 (en) * 2001-09-07 2004-09-28 Novellus Systems, Inc. Using hydrogen gas in a post-etch radio frequency-plasma contact cleaning process
JP4838464B2 (ja) * 2001-09-26 2011-12-14 東京エレクトロン株式会社 処理方法
KR100500932B1 (ko) * 2001-09-28 2005-07-14 주식회사 하이닉스반도체 비아 콘택 식각 후의 감광막 제거 및 건식 세정 방법
US6548401B1 (en) * 2002-01-23 2003-04-15 Micron Technology, Inc. Semiconductor processing methods, and semiconductor constructions
US7169440B2 (en) * 2002-04-16 2007-01-30 Tokyo Electron Limited Method for removing photoresist and etch residues
US20040007561A1 (en) * 2002-07-12 2004-01-15 Applied Materials, Inc. Method for plasma etching of high-K dielectric materials
US6818566B2 (en) * 2002-10-18 2004-11-16 The Boc Group, Inc. Thermal activation of fluorine for use in a semiconductor chamber
US7125792B2 (en) * 2003-10-14 2006-10-24 Infineon Technologies Ag Dual damascene structure and method
US7700494B2 (en) * 2004-12-30 2010-04-20 Tokyo Electron Limited, Inc. Low-pressure removal of photoresist and etch residue
US7846845B2 (en) * 2006-10-26 2010-12-07 Applied Materials, Inc. Integrated method for removal of halogen residues from etched substrates in a processing system
US7655571B2 (en) * 2006-10-26 2010-02-02 Applied Materials, Inc. Integrated method and apparatus for efficient removal of halogen residues from etched substrates
CN101211753B (zh) * 2006-12-29 2011-03-16 联华电子股份有限公司 半导体工艺
US7946759B2 (en) * 2007-02-16 2011-05-24 Applied Materials, Inc. Substrate temperature measurement by infrared transmission
US20100240220A1 (en) * 2009-03-20 2010-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Process for stripping photoresist and removing dielectric liner
CN102148191B (zh) * 2010-02-10 2015-01-21 上海华虹宏力半导体制造有限公司 接触孔形成方法
CN102376636B (zh) * 2010-08-24 2014-04-02 中芯国际集成电路制造(上海)有限公司 形成接触孔的方法
CN203746815U (zh) 2011-03-01 2014-07-30 应用材料公司 用于处理基板的腔室
US11171008B2 (en) 2011-03-01 2021-11-09 Applied Materials, Inc. Abatement and strip process chamber in a dual load lock configuration
US8992689B2 (en) 2011-03-01 2015-03-31 Applied Materials, Inc. Method for removing halogen-containing residues from substrate
US8845816B2 (en) 2011-03-01 2014-09-30 Applied Materials, Inc. Method extending the service interval of a gas distribution plate
JP6114698B2 (ja) 2011-03-01 2017-04-12 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated デュアルロードロック構成内の除害及びストリップ処理チャンバ
JP5823160B2 (ja) 2011-05-11 2015-11-25 東京エレクトロン株式会社 堆積物除去方法
JP5859262B2 (ja) 2011-09-29 2016-02-10 東京エレクトロン株式会社 堆積物除去方法
CN102496561A (zh) * 2011-11-29 2012-06-13 上海宏力半导体制造有限公司 利用化学干法蚀刻设备进行微蚀刻的方法
CN104137248B (zh) 2012-02-29 2017-03-22 应用材料公司 配置中的除污及剥除处理腔室
CN104425355B (zh) * 2013-08-27 2017-12-01 中芯国际集成电路制造(上海)有限公司 导电插塞的形成方法
CN104550132B (zh) * 2013-10-29 2016-12-07 中芯国际集成电路制造(上海)有限公司 超深孔等离子刻蚀工艺后关键尺寸一致性的控制方法
KR101745686B1 (ko) * 2014-07-10 2017-06-12 도쿄엘렉트론가부시키가이샤 기판의 고정밀 에칭을 위한 방법
US10134878B2 (en) * 2016-01-14 2018-11-20 Applied Materials, Inc. Oxygen vacancy of IGZO passivation by fluorine treatment
CN106148960B (zh) * 2016-08-24 2019-01-01 武汉华星光电技术有限公司 铝蚀刻的方法
US10586696B2 (en) 2017-05-12 2020-03-10 Applied Materials, Inc. Halogen abatement for high aspect ratio channel device damage layer removal for EPI growth
CN112435923B (zh) * 2020-11-27 2022-08-16 华虹半导体(无锡)有限公司 用于多产品混合生产的刻蚀工艺方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4484979A (en) * 1984-04-16 1984-11-27 At&T Bell Laboratories Two-step anisotropic etching process for patterning a layer without penetrating through an underlying thinner layer
US6238588B1 (en) 1991-06-27 2001-05-29 Applied Materials, Inc. High pressure high non-reactive diluent gas content high plasma ion density plasma oxide etch process
TW320749B (zh) * 1994-09-22 1997-11-21 Tokyo Electron Co Ltd
US6036878A (en) * 1996-02-02 2000-03-14 Applied Materials, Inc. Low density high frequency process for a parallel-plate electrode plasma reactor having an inductive antenna
US6008139A (en) * 1996-06-17 1999-12-28 Applied Materials Inc. Method of etching polycide structures
US6082374A (en) * 1996-09-24 2000-07-04 Huffman; Maria Fluorine assisted stripping and residue removal in sapphire downstream plasma asher
US5786276A (en) * 1997-03-31 1998-07-28 Applied Materials, Inc. Selective plasma etching of silicon nitride in presence of silicon or silicon oxides using mixture of CH3F or CH2F2 and CF4 and O2
US5849639A (en) * 1997-11-26 1998-12-15 Lucent Technologies Inc. Method for removing etching residues and contaminants
US6207583B1 (en) * 1998-09-04 2001-03-27 Alliedsignal Inc. Photoresist ashing process for organic and inorganic polymer dielectric materials
US6194128B1 (en) * 1998-09-17 2001-02-27 Taiwan Semiconductor Manufacturing Company Method of dual damascene etching
US6284149B1 (en) * 1998-09-18 2001-09-04 Applied Materials, Inc. High-density plasma etching of carbon-based low-k materials in a integrated circuit
US6080662A (en) * 1998-11-04 2000-06-27 Vanguard International Semiconductor Corporation Method for forming multi-level contacts using a H-containing fluorocarbon chemistry

Also Published As

Publication number Publication date
US20020074312A1 (en) 2002-06-20
JP2001007093A (ja) 2001-01-12
US6379574B1 (en) 2002-04-30

Similar Documents

Publication Publication Date Title
TW578235B (en) Post-etch treatment for a dielectric etch process
US7981812B2 (en) Methods for forming ultra thin structures on a substrate
JP6049871B2 (ja) エッチング及びアッシング中での低誘電率材料の側壁保護
TWI375269B (en) Method for providing uniform removal of organic material
US5399237A (en) Etching titanium nitride using carbon-fluoride and carbon-oxide gas
US6380096B2 (en) In-situ integrated oxide etch process particularly useful for copper dual damascene
JP5193604B2 (ja) フォトレジスト及びエッチング残渣の低圧除去方法
US6583065B1 (en) Sidewall polymer forming gas additives for etching processes
US20090277874A1 (en) Method and apparatus for removing polymer from a substrate
CN1505831A (zh) 蚀刻有机抗反射涂层(arc)的方法
TWI424490B (zh) 垂直輪廓修正
US8263496B1 (en) Etching method for preparing a stepped structure
WO2006073622A2 (en) Low-pressure removal of photoresist and etch residue
TW200402779A (en) Method for fabricating a gate structure of a field effect transistor
US20130001754A1 (en) In-situ photoresist strip during plasma etching of active hard mask
JP4451934B2 (ja) 導電層をエッチングする方法及び集積回路
KR100595866B1 (ko) 반도체 소자용 자체 정렬 컨택트
US6329292B1 (en) Integrated self aligned contact etch
TW201001527A (en) Method and apparatus for removing polymer from a substrate
JP2001523888A (ja) 半導体ウェハ上のフィーチャの臨界寸法成長を最小限にする方法
TW558765B (en) Integrated post-etch treatment for dielectric etch process
TW400571B (en) Self-aligned contacts for semiconductor device
JP2007508697A (ja) 一酸化二窒素を使用したエッチバック方法
JP2003298049A (ja) 半導体装置の製造方法
TW420857B (en) Post etch treatment to remove photoresist

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees