CN112435923B - 用于多产品混合生产的刻蚀工艺方法 - Google Patents

用于多产品混合生产的刻蚀工艺方法 Download PDF

Info

Publication number
CN112435923B
CN112435923B CN202011354242.2A CN202011354242A CN112435923B CN 112435923 B CN112435923 B CN 112435923B CN 202011354242 A CN202011354242 A CN 202011354242A CN 112435923 B CN112435923 B CN 112435923B
Authority
CN
China
Prior art keywords
etching process
etching
product
hybrid production
polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011354242.2A
Other languages
English (en)
Other versions
CN112435923A (zh
Inventor
马莉娜
姚道州
肖培
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp, Hua Hong Semiconductor Wuxi Co Ltd filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202011354242.2A priority Critical patent/CN112435923B/zh
Publication of CN112435923A publication Critical patent/CN112435923A/zh
Application granted granted Critical
Publication of CN112435923B publication Critical patent/CN112435923B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种用于多产品混合生产的刻蚀工艺方法,包括如下步骤:步骤一、对刻蚀工艺腔进行第一次腔体清洗,以去除累积在刻蚀工艺腔中的聚合物。步骤二、将被刻蚀晶圆传输到刻蚀工艺腔中进行干法刻蚀,干法刻蚀以图形化的光刻胶为掩膜,干法刻蚀的刻蚀气体参数按照各个产品自身要求设置。步骤三、进行第二次晶圆清洗以保证混合生产中所有晶圆在干法刻蚀完成后所积累的聚合物被去除。本发明能在同一刻蚀工艺腔中实现对干法刻蚀中的聚合物要求不同的各种产品进行刻蚀且不会影响产品质量。

Description

用于多产品混合生产的刻蚀工艺方法
技术领域
本发明涉及一种半导体集成电路制造方法,特别是涉及一种用于多产品混合生产的刻蚀工艺方法。
背景技术
半导体集成电路制造中,需要采用后道工艺(BEOL)实现金属互连结构的制作,不同的产品的金属互连结构通常都会包括多层金属层,各金属层之间则需要通过通孔实现连接。通孔的形成工艺需要先进行层间膜的刻蚀以形成通孔的开口,之后再在通孔的开口中填充金属如钨以形成能导电的通孔。
半导体制造工厂的生产线上,往往需要根据客户的不同需求生产不同的产品,而且会同时生产不同的产品,不同产品之间的通孔对刻蚀工艺的要求往往不同,如果将不同的产品采用相同刻蚀工艺腔进行混合生产,则往往不能同时满足不同产品的要求而出现问题,例如,某些产品的通孔刻蚀对应的光刻胶(PR)剩余(remain)窗口(window)较窄,也即刻蚀完成后光刻胶的剩余厚度需要在一定的范围内即窗口内,这种窗口较窄,光刻胶剩余窗口较窄,使得刻蚀工艺需要采用形成较重聚合物(polymer)的刻蚀气体掺数,这里聚合物较重也即指刻蚀工艺中形成的聚合物较多,例如有些刻蚀工艺中还需要在刻蚀工艺中增添光刻胶固化(harden)步骤来实现光刻胶的调节,刻蚀工艺中的光刻胶固化工艺需要采用含有CFx和氢气的刻蚀气体。
而有些产品则对刻蚀工艺中形成的聚合物要求较轻也即要求在刻蚀工艺中形成较少的聚合物,例如在通孔的开口尺寸较小的刻蚀工艺中就对聚合物要求较轻。其中,聚合物是在干法刻蚀中的沉积效应形成的,如果在通孔的开口较小的刻蚀工艺中形成的聚合物较重,则势必会在通孔的开口的底部积累聚合物,而在通孔的开口底部的聚合物不易去除,最后在通孔中填充金属后容易使得通孔中的金属和底层接触层的接触变差甚至断开。
所以,现有方法中,对聚合物要求不同的通孔刻蚀工艺混合在一起生产时会出现矛盾,也即,对聚合物要求较重的产品会对聚合物要求较轻的产品产生影响例如上面描述的通孔底部接触变差甚至断开的问题。
所以,现有方法在多产品混合生产的刻蚀工艺会出现上面问题,而多产品混合生产会大大优化产能,提高生产效率并最后会降低成本,所以有必要克服现有多产品混合生产的刻蚀工艺中所出现的问题。相反,如果不同产品不能实现混合生产,则势必需要对不同的产品设置不同的刻蚀工艺并安排在不同的刻蚀工艺腔(chamber)中进行生产,这显然会大大增加生产成本。
发明内容
本发明所要解决的技术问题是提供一种用于多产品混合生产的刻蚀工艺方法,能在同一刻蚀工艺腔中实现对干法刻蚀中的聚合物要求不同的各种产品进行刻蚀且不会影响产品质量。
为解决上述技术问题,本发明提供的用于多产品混合生产的刻蚀工艺方法中,多种产品共用相同刻蚀工艺腔时,各所述产品的刻蚀工艺包括如下步骤:
步骤一、在被刻蚀晶圆进入所述刻蚀工艺腔之前,对所述刻蚀工艺腔进行第一次腔体清洗,所述第一次腔体清洗包括循环进行一次以上的以一次气体流动清洗和一次气体抽取为工艺循环单元,以去除累积在所述刻蚀工艺腔中的聚合物。
步骤二、将所述被刻蚀晶圆传输到所述刻蚀工艺腔中进行干法刻蚀并在所述被刻蚀晶圆上形成图形结构,所述干法刻蚀以图形化的光刻胶为掩膜,所述干法刻蚀中刻蚀的同时会形成聚合物。
步骤三、进行第二次晶圆清洗,所述第二次晶圆清洗包括循环进行一次以上的以一次气体流动清洗、一次气体抽取和一次在偏压功率的加速作用下的氧气冲洗为工艺循环单元,所述第二次晶圆清洗保证混合生产中所有晶圆在所述干法刻蚀完成后所积累的聚合物被去除。
进一步的改进是,所述刻蚀工艺腔采用单片工艺,多种所述产品对应的所述晶圆被选择后作为所述被刻蚀晶圆并进行所述刻蚀工艺。
进一步的改进是,各所述晶圆都由半导体衬底组成。
进一步的改进是,所述半导体衬底包括硅衬底。
进一步的改进是,步骤二中的图形结构包括通孔的开口。
进一步的改进是,在进行步骤一之前,所述被刻蚀晶圆的所述半导体衬底上形成有层间膜,步骤二中,对所述层间膜进行刻蚀形成所述通孔的开口。
进一步的改进是,在所述层间膜的底部还形成有底层金属层,所述通孔的开口将所述底层金属层的表面暴露。
进一步的改进是,所述底层金属层包括铝层。
进一步的改进是,所述底层金属层还包括叠加在所述铝层表面的Ti层和TiN层。
进一步的改进是,步骤二中,对应的所述产品在所述干法刻蚀后所述光刻胶的剩余厚度的工艺窗口越窄,对应的所需要的聚合物保护越多。
进一步的改进是,步骤二中,所述干刻刻蚀中的刻蚀气体包括惰性气体,氟碳化合物气体,所述氟碳化合物气体中,C和F的比例越高,所述干法刻蚀中形成的聚合物越重。
进一步的改进是,所述干刻刻蚀中的刻蚀气体还包括氧气或氢气。
进一步的改进是,步骤二中,所述通孔的开口的宽度越小,对应的所述产品对所述聚合物的要求越轻,当步骤二中形成的所述聚合物大于所述产品对所述聚合物的要求值时,所述产品的所述通孔的开口底部会积累聚合物。
进一步的改进是,步骤三完成后还包括:
步骤四、进行灰化工艺去除所述光刻胶;
步骤五、进行湿法清洗。
进一步的改进是,步骤三完成后,还包括:
在所述通孔的开口中填充金属层形成所述通孔。
本发明根据多产品混合生产的要求,对刻蚀工艺进行了优化设置,其中,干法刻蚀中的刻蚀气体参数按照各个产品自身要求设置,这样能保证刻蚀对聚合物要求最重的产品时使刻蚀后的光刻胶的剩余厚度满足要求即位于PR remain window内。
同时,本发明还设置了步骤一的对刻蚀工艺腔上积累的聚合物进行清洗的第一次腔体清洗工艺以及步骤三的对干法刻蚀后的晶圆进行清洗的第二次晶圆清洗工艺,第二次晶圆清洗的工艺循环单元中还包括了偏压功率的加速作用下的氧气冲洗,在偏压功率的作用下氧气形成的离子能够加速并实现和积累在晶圆的图形结构如通孔的开口底部的聚合物进行清洗去除,步骤一和步骤三的清洗工艺的结合最后能消除步骤二中的刻蚀工艺产生的聚合物对各产品特别是聚合物要求较轻的产品的不利影响。
本发明的图形结构为通孔的开口时,本发明能很好的消除多产品混合生产中可能带来的通孔的开口底部会有聚合物残留并最后会使填充于通孔的开口中金属和底部金属层接触变差甚至断开的情形,最后能提高通孔的接触电阻,从而能提高产品性能。
由于本发明能很好的实现在同一刻蚀工艺腔中对多种产品混合生产,这会大大提高生产效率以及提高产能。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是本发明实施例用于多产品混合生产的刻蚀工艺方法的流程图。
具体实施方式
如图1所示,是本发明实施例用于多产品混合生产的刻蚀工艺方法的流程图;本发明实施例用于多产品混合生产的刻蚀工艺方法中,多种产品共用相同刻蚀工艺腔时,各所述产品的刻蚀工艺包括如下步骤:
步骤一、在被刻蚀晶圆进入所述刻蚀工艺腔之前,对所述刻蚀工艺腔进行第一次腔体清洗,所述第一次腔体清洗包括循环进行一次以上的以一次气体流动清洗和一次气体抽取为工艺循环单元,以去除累积在所述刻蚀工艺腔中的聚合物。本发明实施例中,刻蚀工艺是对层间膜进行刻蚀,通常积累的聚合物材料为CxFyOz,即碳氟氧化合物。
本发明实施例中,所述刻蚀工艺腔采用单片工艺,多种所述产品对应的所述晶圆被选择后作为所述被刻蚀晶圆并进行所述刻蚀工艺。
各所述晶圆都由半导体衬底组成。较佳为,所述半导体衬底包括硅衬底。
步骤二、将所述被刻蚀晶圆传输到所述刻蚀工艺腔中进行干法刻蚀并在所述被刻蚀晶圆上形成图形结构,所述干法刻蚀以图形化的光刻胶为掩膜,所述干法刻蚀中刻蚀的同时会形成聚合物。
本发明实施例中,形成的图形结构包括通孔的开口。
在进行步骤一之前,所述被刻蚀晶圆的所述半导体衬底上形成有层间膜;所述层间膜通常采用二氧化硅,也能采用低K介质层。第一低K介质层的材料包括BD或BDⅡ。在65nm节点以下的制程中,低K介质层的材料通常采用BD和BDⅡ,BD是由C,H,O,Si等元素组成的介质材料,K值为2.5~3.3。BDⅡ是BD改了的改进版本。
步骤二中,对所述层间膜进行刻蚀形成所述通孔的开口。
在所述层间膜的底部还形成有底层金属层,所述通孔的开口将所述底层金属层的表面暴露。
所述底层金属层包括铝层。
所述底层金属层还包括叠加在所述铝层表面的Ti层和TiN层。
所述干法刻蚀的刻蚀气体参数按照各个产品自身要求设置。其中,当产品对所述聚合物保护要求较多时,会形成较重的所述聚合物;反之,当产品对所述聚合物保护要求较少时,会形成较轻的所述聚合物。
步骤二中,对应的所述产品在所述干法刻蚀后所述光刻胶的剩余厚度的工艺窗口越窄,对应的所需要的聚合物越重。
步骤二中,所述干刻刻蚀中的刻蚀气体包括惰性气体,氟碳化合物气体,所述氟碳化合物气体中,C和F的比例越高,所述干法刻蚀中形成的聚合物越重。氟碳化合物气体包括:CF4,C3F8,C4F8,CHF3等。
所述干刻刻蚀中的刻蚀气体还包括氧气或氢气。
步骤二中,所述通孔的开口的宽度越小,对应的所述产品对所述聚合物的要求越轻,当步骤二中形成的所述聚合物大于所述产品对所述聚合物的要求值时,所述产品的所述通孔的开口底部会积累聚合物。
步骤三、进行第二次晶圆清洗,所述第二次晶圆清洗包括循环进行一次以上的以一次气体流动清洗、一次气体抽取和一次在偏压功率的加速作用下的氧气冲洗为工艺循环单元,所述第二次晶圆清洗保证混合生产中所有晶圆在所述干法刻蚀完成后所积累的聚合物被去除。
步骤三完成后还包括:
步骤四、进行灰化工艺去除所述光刻胶;
步骤五、进行湿法清洗。
之后,还包括:
在所述通孔的开口中填充金属层形成所述通孔。
本发明根据多产品混合生产的要求,对刻蚀工艺进行了优化设置,其中,干法刻蚀中的刻蚀气体参数按照各个产品自身要求设置,这样能保证刻蚀对聚合物要求最重的产品时使刻蚀后的光刻胶的剩余厚度满足要求即位于PR remain window内。
同时,本发明还设置了步骤一的对刻蚀工艺腔上积累的聚合物进行清洗的第一次腔体清洗工艺以及步骤三的对干法刻蚀后的晶圆进行清洗的第二次晶圆清洗工艺,第二次晶圆清洗的工艺循环单元中还包括了偏压功率的加速作用下的氧气冲洗,在偏压功率的作用下氧气形成的离子能够加速并实现和积累在晶圆的图形结构如通孔的开口底部的聚合物进行清洗去除,步骤一和步骤三的清洗工艺的结合最后能消除步骤二中的刻蚀工艺产生的聚合物对各产品特别是聚合物要求较轻的产品的不利影响。
本发明的图形结构为通孔的开口时,本发明能很好的消除多产品混合生产中可能带来的通孔的开口底部会有聚合物残留并最后会使填充于通孔的开口中金属和底部金属层接触变差甚至断开的情形,最后能提高通孔的接触电阻,从而能提高产品性能。
由于本发明能很好的实现在同一刻蚀工艺腔中对多种产品混合生产,这会大大提高生产效率以及提高产能。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。

Claims (15)

1.一种用于多产品混合生产的刻蚀工艺方法,其特征在于:多种产品共用相同刻蚀工艺腔时,各所述产品的刻蚀工艺包括如下步骤:
步骤一、在被刻蚀晶圆进入所述刻蚀工艺腔之前,对所述刻蚀工艺腔进行第一次腔体清洗,所述第一次腔体清洗包括循环进行一次以上的以一次气体流动清洗和一次气体抽取为工艺循环单元,以去除累积在所述刻蚀工艺腔中的聚合物;
步骤二、将所述被刻蚀晶圆传输到所述刻蚀工艺腔中进行干法刻蚀并在所述被刻蚀晶圆上形成图形结构,所述干法刻蚀以图形化的光刻胶为掩膜,所述干法刻蚀中刻蚀的同时会形成聚合物;
干法刻蚀中的刻蚀气体参数按照各个产品自身要求设置;
步骤三、进行第二次晶圆清洗,所述第二次晶圆清洗包括循环进行一次以上的以一次气体流动清洗、一次气体抽取和一次在偏压功率的加速作用下的氧气冲洗为工艺循环单元,所述第二次晶圆清洗保证混合生产中所有晶圆在所述干法刻蚀完成后所积累的聚合物被去除。
2.如权利要求1所述的用于多产品混合生产的刻蚀工艺方法,其特征在于:所述刻蚀工艺腔采用单片工艺,多种所述产品对应的所述晶圆被选择后作为所述被刻蚀晶圆并进行所述刻蚀工艺。
3.如权利要求2所述的用于多产品混合生产的刻蚀工艺方法,其特征在于:各所述晶圆都由半导体衬底组成。
4.如权利要求3所述的用于多产品混合生产的刻蚀工艺方法,其特征在于:所述半导体衬底包括硅衬底。
5.如权利要求4所述的用于多产品混合生产的刻蚀工艺方法,其特征在于:步骤二中的图形结构包括通孔的开口。
6.如权利要求5所述的用于多产品混合生产的刻蚀工艺方法,其特征在于:在进行步骤一之前,所述被刻蚀晶圆的所述半导体衬底上形成有层间膜,步骤二中,对所述层间膜进行刻蚀形成所述通孔的开口。
7.如权利要求6所述的用于多产品混合生产的刻蚀工艺方法,其特征在于:在所述层间膜的底部还形成有底层金属层,所述通孔的开口将所述底层金属层的表面暴露。
8.如权利要求7所述的用于多产品混合生产的刻蚀工艺方法,其特征在于:所述底层金属层包括铝层。
9.如权利要求8所述的用于多产品混合生产的刻蚀工艺方法,其特征在于:所述底层金属层还包括叠加在所述铝层表面的Ti层和TiN层。
10.如权利要求6所述的用于多产品混合生产的刻蚀工艺方法,其特征在于:步骤二中,对应的所述产品在所述干法刻蚀后所述光刻胶的剩余厚度的工艺窗口越窄,对应的所需要的聚合物保护越多。
11.如权利要求10所述的用于多产品混合生产的刻蚀工艺方法,其特征在于:步骤二中,所述干法刻蚀中的刻蚀气体包括惰性气体,氟碳化合物气体,所述氟碳化合物气体中,C和F的比例越高,所述干法刻蚀中形成的聚合物越重。
12.如权利要求11所述的用于多产品混合生产的刻蚀工艺方法,其特征在于:所述干法刻蚀中的刻蚀气体还包括氧气或氢气。
13.如权利要求6所述的用于多产品混合生产的刻蚀工艺方法,其特征在于:步骤二中,所述通孔的开口的宽度越小,对应的所述产品对所述聚合物的要求越轻,当步骤二中形成的所述聚合物大于所述产品对所述聚合物的要求值时,所述产品的所述通孔的开口底部会积累聚合物。
14.如权利要求1所述的用于多产品混合生产的刻蚀工艺方法,其特征在于:步骤三完成后还包括:
步骤四、进行灰化工艺去除所述光刻胶;
步骤五、进行湿法清洗。
15.如权利要求6所述的用于多产品混合生产的刻蚀工艺方法,其特征在于:步骤三完成后,还包括:
在所述通孔的开口中填充金属层形成所述通孔。
CN202011354242.2A 2020-11-27 2020-11-27 用于多产品混合生产的刻蚀工艺方法 Active CN112435923B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011354242.2A CN112435923B (zh) 2020-11-27 2020-11-27 用于多产品混合生产的刻蚀工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011354242.2A CN112435923B (zh) 2020-11-27 2020-11-27 用于多产品混合生产的刻蚀工艺方法

Publications (2)

Publication Number Publication Date
CN112435923A CN112435923A (zh) 2021-03-02
CN112435923B true CN112435923B (zh) 2022-08-16

Family

ID=74697950

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011354242.2A Active CN112435923B (zh) 2020-11-27 2020-11-27 用于多产品混合生产的刻蚀工艺方法

Country Status (1)

Country Link
CN (1) CN112435923B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6379574B1 (en) * 1999-05-03 2002-04-30 Applied Materials, Inc. Integrated post-etch treatment for a dielectric etch process
CN107808822A (zh) * 2017-09-29 2018-03-16 上海华虹宏力半导体制造有限公司 接触孔的刻蚀方法
CN108538779A (zh) * 2018-03-29 2018-09-14 上海华力集成电路制造有限公司 双大马士革工艺方法
CN111681957A (zh) * 2020-07-24 2020-09-18 上海华虹宏力半导体制造有限公司 刻蚀方法及半导体器件的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10040465A1 (de) * 2000-08-18 2002-03-07 Infineon Technologies Ag Prozessführung für eine Metall/Metall-Kontaktherstellung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6379574B1 (en) * 1999-05-03 2002-04-30 Applied Materials, Inc. Integrated post-etch treatment for a dielectric etch process
CN107808822A (zh) * 2017-09-29 2018-03-16 上海华虹宏力半导体制造有限公司 接触孔的刻蚀方法
CN108538779A (zh) * 2018-03-29 2018-09-14 上海华力集成电路制造有限公司 双大马士革工艺方法
CN111681957A (zh) * 2020-07-24 2020-09-18 上海华虹宏力半导体制造有限公司 刻蚀方法及半导体器件的制造方法

Also Published As

Publication number Publication date
CN112435923A (zh) 2021-03-02

Similar Documents

Publication Publication Date Title
JP6919131B2 (ja) リソ・フリーズ・リソ・エッチプロセスを用いる伸長コンタクト
US20160276212A1 (en) Method For Producing Semiconductor Device
US20200066633A1 (en) Semiconductor Devices Employing a Barrier Layer
US7675179B2 (en) Device and method to eliminate shorting induced by via to metal misalignment
US8354346B2 (en) Method for fabricating low-k dielectric and Cu interconnect
CN107731739B (zh) 半导体结构的形成方法
TWI651805B (zh) 具有高角落選擇性的自我對準接觸窗/導通孔之形成方法
CN107564888B (zh) 互连结构及其制造方法
US7166534B2 (en) Method of dry cleaning photoresist strips after via contact etching
TW200522203A (en) Method for fabricating semiconductor device
CN108565216A (zh) 双大马士革通孔工艺的返工方法
CN112435923B (zh) 用于多产品混合生产的刻蚀工艺方法
US7196002B2 (en) Method of making dual damascene with via etch through
US20130161798A1 (en) Graded density layer for formation of interconnect structures
TWI252535B (en) Method for forming contact plug of semiconductor device
CN103515292B (zh) 半导体结构的形成方法
US6833318B2 (en) Gap-filling process
JP4948278B2 (ja) 半導体装置の製造方法
JP2005005697A (ja) 半導体装置の製造方法
US7135406B2 (en) Method for damascene formation using plug materials having varied etching rates
US7365025B2 (en) Methods of forming dual-damascene interconnect structures on semiconductor substrates using multiple planarization layers having different porosity characteristics
US20060128149A1 (en) Method for forming a metal wiring in a semiconductor device
KR100729069B1 (ko) 반도체 장치 제조 방법
CN114496913A (zh) 一种用于集成电路的接触孔的蚀刻结构和方法
CN106971973B (zh) 一种半导体器件及其制造方法、电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant