TW575897B - Semiconductor device and its manufacturing method - Google Patents
Semiconductor device and its manufacturing method Download PDFInfo
- Publication number
- TW575897B TW575897B TW91119886A TW91119886A TW575897B TW 575897 B TW575897 B TW 575897B TW 91119886 A TW91119886 A TW 91119886A TW 91119886 A TW91119886 A TW 91119886A TW 575897 B TW575897 B TW 575897B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- trench
- wiring
- conductor film
- capacitor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000004020 conductor Substances 0.000 claims description 105
- 239000003990 capacitor Substances 0.000 claims description 77
- 238000000034 method Methods 0.000 claims description 75
- 239000000758 substrate Substances 0.000 claims description 17
- 238000009413 insulation Methods 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 13
- 239000011229 interlayer Substances 0.000 claims description 13
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 10
- 238000009713 electroplating Methods 0.000 claims description 8
- 238000007747 plating Methods 0.000 claims description 8
- 230000002079 cooperative effect Effects 0.000 claims description 6
- 238000003475 lamination Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 238000010924 continuous production Methods 0.000 claims 1
- 239000012528 membrane Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000005240 physical vapour deposition Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910052770 Uranium Inorganic materials 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
575897 A7 ____-___B7_ 五、發明説明（) 【發明領域】 (請先閱讀背面之注意事項再填寫本頁) 本發明是關於半導體裝置，特別是關於具有埋入配線 構造的半導體裝置及其製造方法。 【發明背景】 【習知技藝之說明】 進行半導體積體電路的元件間連接的金屬配線習知一 般是藉由微影（Lithography)與非等向性蝕刻（Anisotropic etch) 對形成於絕緣膜上的A1等的金屬膜形成圖案（patterning)而 形成。但是，由於伴隨著元件的微細化的配線的線（Line)/ 間距（S p a c i n g)的微細化’對形成圖案的配線的間距埋入絕 緣膜正變的困難。因此，取代習知的A1配線的形成方法， 對絕緣膜加工配線溝槽，藉由電鍍法對此配線溝槽埋入Cu 等的金屬鑲嵌（damascene)法逐漸被使用。 經濟部智慧財產局員工消費合作社印製 而且，當積體電路內需要大電容時，取代習知的由矽/ 絕緣膜/矽構成的電容器，在絕緣膜上的配線區域內形成由 金屬（M)/絕緣膜（I)/金屬（M)的疊層構造構成的MIM電容器 也被進行。此情形MIM電容器的電極與配線同時形成較 佳。 圖13〜圖16是顯示與利用金屬鑲嵌法形成的Cii配線同 時形成MIM電容器的製程例。利用這種製程例者有如曰本 特開2001-360 1 0號公報所揭示的技術。如圖13所示，在形 成於矽基板1上的絕緣膜2利用非等向性蝕刻與配線溝槽 3a同時在電容器區域形成溝槽3b。而且，在未圖示的阻障 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -4- 經濟部智慧財產局員工消費合作社印製 575897 A7 B7 五、發明説明（^ 金屬（B a r r i e r m e t a 1)形成後，利用C u電鍍法如圖1 4所不與 配線4a同時分別將電容器下部電極4b埋入形成於溝槽 3a、3b，然後疊層形成SiN等的電容器絕緣膜5與TiN等的 上部電極膜6。藉由依次鈾刻此上部電極膜6與電容器絕緣 膜5，如圖1 5所示形成電容器。再者，如圖16所示沉積層 間絕緣膜（Interlayer dielectric film)7，於其上再度藉由金屬 鑲嵌法埋入形成必要的接觸部8a、8b與上部配線9。 以這種習知的Cu金屬鑲嵌法具有如以下的問題。 (1 )、如圖15所示，電容器形成突出的狀態。因此，如 圖1 6所示的層間絕緣膜7需要在成膜後進行平坦化的處 理。由於最初的Cu金屬鑲嵌配線的埋入也需要平坦化處 理，故至少需要兩次平坦化製程。對於這些平坦化具體上 使用化學機械硏磨（CMP，Chemical Mechanical Polish)處 理。 (2) 、如圖16所示，上部配線9的接觸部8a、8b的深 度不同，在接觸孔（Contact hole)形成時，在淺的位置發生 過度蝕刻（Over etch)，爲了抑制底層的蝕刻，在絕緣膜與其 底層之間需要大的鈾刻選擇比。 (3) 、在利用非等向性蝕刻形成上部配線的接觸孔時， 露出於接觸孔的Cu配線4a的表面被氧化，容易增加電 阻。 【發明槪要】 藉由本發明的一樣態的半導體裝置，包含： i紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) 一 -5- (請先閲讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作杜印製 575897 A7 _ B7 五、發明説明（j 半導體基板； 形成於此半導體基板上的絕緣膜； 在形成於此絕緣膜的第一溝槽，使表面實質上平坦而 埋入的配線；以及 在寬度比形成於絕緣膜的第一溝槽還寬的第二溝槽， 使表面實質上平坦而埋入的由與配線的材料相同的第一導 體膜與電容器絕緣膜以及第二導體膜的疊層構造構成的電 容器。 藉由本發明的另一樣態的半導體裝置的製造方法，包 含： 在半導體基板上的絕緣膜的配線區域形成第一溝槽， 在電容器區域形成寬度比第一溝槽寬的第二溝槽之製程； 在形成有第一以及第二溝槽的絕緣膜上完全埋入第一 溝槽，用以埋入第二溝槽到途中而沉積第一導體膜之製 程； 在導體膜上用以埋到第二溝槽的途中而沉積電容器絕 緣膜之製程； 用以在電容器絕緣膜上，完全埋入第二溝槽而沉積第 二導體膜之製程；以及 硏磨第二導體膜、電容器絕緣膜以及第一導體膜的疊 層膜到絕緣膜露出爲止，在第一溝槽埋入由該第一導體膜 構成的配線，在第二溝槽埋入由第一導體膜、電容器絕緣 膜以及第二導體膜構成的電容器之製程。 藉由本發明的再另一樣態的半導體裝置，包含： 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇Χ297公慶") (請先閲讀背面之注意事項再填寫本頁)
-6- 575897 A7 B7 五、發明説明（j 半導體基板； 形成於此半導體基板上的絕緣膜； (請先閱讀背面之注意事項再填寫本頁) 在令形成於此絕緣膜的接觸部爲寬幅的配線溝槽具有 埋入有第一導體膜的配線；以及 配線在接觸部的中央部中具有第二導體膜選擇性地覆 蓋第一導體膜的頂面的構造，在接觸部以外具有第一導體 膜實質平坦地埋入於該配線溝槽的構造。 藉由本發明的再另一樣態的半導體裝置的製造方法’ 包含： 在半導體基板上的絕緣膜形成寬度窄的配線部與具有 連接於此配線部的寬度寬的接觸部的溝槽之製程； 在形成有溝槽的絕緣膜上用以完全埋入該配線部，埋 入該接觸部到途中而沉積第一導體膜之製程； 在第一導體膜上用以完全埋入接觸部而沉積第二導體 膜之製程；以及 經濟部智慧財產局員工消費合作社印製 硏磨第二導體膜以及第一導體膜，形成在配線部埋入 有第一導體膜，在接觸部埋入有第一導體膜與第二導體膜 的疊層膜的配線之製程。 【圖面之簡單說明】 圖1A是顯示依照本發明的實施形態的溝槽形成製程的 俯視圖。 圖1B是圖1A的Ι-Γ剖面圖。 圖2是顯示同實施形態的導體膜/電容器絕緣膜/導體膜 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29?公釐） 575897 A7 _____B7___ 五、發明説明（g 白勺疊層製程的剖面圖。 圖3A是顯示同實施形態的平坦化製程的俯視圖。 (請先閲讀背面之注意事項再填寫本頁) 圖3B是圖3A的Ι-Γ剖面圖。 圖4是顯示同實施形態的上部配線形成製程的剖面 圖。 圖5是顯示依照其他實施形態的溝槽形成製程的剖面 圖6是顯示同實施形態的導體膜/電容器絕緣膜/導體膜 的疊層製程的剖面圖。 圖7是顯示同實施形態的平坦化製程的剖面圖。 圖8是顯示同實施形態的上部配線形成製程的剖面 圖。 圖9A是顯示依照其他實施形態的溝槽形成製程的俯視 圖。 圖9B是圖9A的Ι-Γ以及Ι-Γ’剖面圖。 圖10是顯示同實施形態的導體膜疊層製程的剖面圖。 圖11 A是顯示同實施形態的平坦化製程的俯視圖。 經濟部智慧財產局員工消費合作社印製 圖Π B是顯示同實施形態的平坦化製程的剖面圖。 圖1 2是顯示同實施形態的上部配線形成製程的剖面 圖。 圖1 3是顯示習知例的配線溝槽形成製程的剖面圖。 圖14是顯示同習知例的導體膜/電容器絕緣膜/導體膜 的疊層製程的剖面圖。 圖15是顯示同習知例的電容器形成製程的剖面圖。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -8 - 575897 A7 __ B7 五、發明説明（^ 圖1 6是顯示同習知例的上部配線形成製程的剖面圖。 (請先閱讀背面之注意事項再填寫本頁) 【符號說明】 1、 11、21:矽基板 2、 12、22:絕緣膜 3a、3b、13a、13b、13c、18、23a、23b、27:配線溝槽 4 a: C u配線 4b、14b:下部電極 5、1 5 :電容器絕緣膜 6:上部電極膜 7、17、26:層間絕緣膜 8 a、8 b:接觸部 9:上部配線 14、24:第一導體膜 14c:配線 經濟部智慧財產局員工消費合作社印製 16、25:第二導體膜 19a、19b、28:接觸孔 20、29:第三導體膜 【較佳實施例之詳細說明】 以下參照圖面說明本發明的實施形態。 [實施形態一] 圖1 A以及圖1 B是在矽基板11上形成的氧化矽膜等的 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -9- 575897 A7 B7 五、發明説明（j (請先閱讀背面之注意事項再填寫本頁) 絕緣膜1 2形成配線以及電容器用的溝槽1 3a、1 3b的狀態的 俯視圖與其Ι-Γ剖面圖。與配線區域的溝槽13a比較，電容 器區域的溝槽13b寬度大且深。因此，這些溝槽形成要進 行兩次微影與非等向性蝕刻。 具體上例如配線用的溝槽13a令寬度0.2// m，深度0.4 //m，電容器區域的溝槽13b雖然因需要的電容器容量而不 同，但爲寬度l〇//m至100// m左右，令深度爲電容器全體 所需的値。此外，在成爲來自電容器的下部電極的引出配 線部的區域，形成與配線區域同樣的寬度與深度的配線溝 槽 13c。 經濟部智慧財產局員工消費合作社印製 然後如圖2所示依次沉積第一導體膜14、電容器絕緣 膜15以及第二導體膜16。第一導體膜14爲利用電鍍法形 成的Cu膜。具體上在電鍍前利用PVD(物理氣相沉積）法沉 積未圖示的TaN膜（阻障金屬膜）與Cu膜，令這些膜爲電極 電鍍Cu膜。此第一導體膜14完全塡埋到配線區域的溝槽 1 3a所需的厚度具體上以配線用溝槽1 3a的深度以上的厚 度。令電容器區域的溝槽13b爲在第一導體膜14僅塡埋到 途中的狀態。 電容器絕緣膜15例如爲0.1// m左右的SiN膜；第二 導體膜16例如爲0· 15 // m左右的TiN膜。這些膜是利用 CVD法沉積。此處必要的條件爲即使在沉積電容器絕緣膜 15的階段，電容器區域的溝槽13b在深度方向也尙未完全 被塡埋。 然後進行平坦化處理。即利用CMP硏磨第二導體膜 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -10- 575897 A7 B7 五、發明説明（g (請先閱讀背面之注意事項再填寫本頁) 1 6、電容器絕緣膜1 5以及第一導體膜1 4直到絕緣膜1 2的 表面露出爲止。圖3A以及圖3 B是顯示如此得到的狀態的 俯視圖與其Ι-Γ剖面圖。在窄的溝槽13a僅由第一導體膜14 構成的配線14a被平坦地埋入。在電容器區域的溝槽13b由 第一導體膜14構成的下部電極14b，與由電容器絕緣膜15 以及第二導體膜16構成的上部電極所構成的電容器被平坦 地埋入。連接於電容器的下部電極14b的配線14c與配線 14a —樣爲僅由第一導體膜14構成的配線。第二導體膜16 的頂面爲與配線14a的頂面相同高度。溝槽13b內的第一導 體膜14(即電容器的下部電極14b)以及電容器絕緣膜15的 剖面分別形成凹形。 經濟部智慧財產局員工消費合作社印製 然後依照需要在形成未圖示的Cu擴散防止用絕緣膜 後，如圖4所示沉積層間絕緣膜17，藉由非等向性鈾刻對 此層間絕緣膜17形成配線溝槽18與接觸孔19a、19b，埋 入第三導體膜20。令此第三導體膜20也爲利用電鍍法形成 的Cu膜。具體上利用PVD法沉積未圖示的TaN膜與Cu膜 後，以此膜爲電極電鍍Cu膜。此外，接觸孔19b的深度與 接觸孔19a的深度相同。 如果依照此實施形態，因電容器與配線都被平坦地埋 入，故圖4所示的層間絕緣膜17無須平坦化處理。因此， 與習知比較平坦化製程少。而且，因電容器不突出，故如 圖4所示的接觸孔19a、19b爲相同深度，不發生因過度蝕 刻造成的損傷，使接觸孔形成爲可能。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -11 - 575897 A7 ____ B7 五、發明説明（g [實施形態二] (請先閲讀背面之注意事項再填寫本頁) 在實施形態一雖然使配線埋入用的溝槽與電容器埋入 用的溝槽的深度不同，但是即使使溝槽深度相同也可得到 同樣的構造。使用圖5〜圖8說明這種實施形態。此外，與 之前的實施形態對應的部分附加相同的符號。 如圖5所示在矽基板1 1上形成的絕緣膜1 2形成配線 埋入用的溝槽13a與電容器埋入用的溝槽13b。配線用的溝 槽13a的寬度例如以0.2// m，電容器用的溝槽13b的寬度 以電容器容量所需的10//m至100/zm.左右。而且，令溝槽 13a、13b的深度爲埋入電容器全體所需的相同深度例如〇.4 # m左右，因此，藉由一次非等向性蝕刻來形成。 經濟部智慧財產局員工消費合作社印製 然後如圖6所示依次沉積第一導體膜14、電容器絕緣 膜15以及第二導體膜16。第一導體膜14爲利用電鍍法形 成的Cu膜。具體上在電鍍前利用PVD法沉積未圖示的TaN 膜與Cu膜，令這些膜爲電極電鍍Cu膜。此第一導體膜14 是用以完全塡埋到配線區域的溝槽1 3 a。具體上令第一導體 膜14爲配線區域的溝槽1 3a的寬度的1 /2以上的厚度。此 外，因配線區域的溝槽1 3a其寬度窄且深，故埋入性差。 因此，在電鍍液中添加埋入促進劑，以完全塡埋溝槽1 3 a。 令電容器區域的溝槽13b在第一導體膜14爲僅塡埋到途中 的狀態。 電容器絕緣膜1 5例如爲0.1 // m左右的SiN膜；第二 導體膜16例如爲0.15 // m左右的TiN膜。這些膜是利用 CVD法沉積。此處必要的條件爲即使在沉積電容器絕緣膜 本紙張尺度適用中國國家標準（ CNS ) A4規格（210X297公釐） '~" 一 -12- 575897 A7 ____ B7_ 五、發明説明（)〇 15的階段，電容器區域的溝槽13b在深度方向也尙未完全 被塡埋。 (請先閱讀背面之注意事項再填寫本頁) 然後進行平坦化處理。即利用CMP硏磨第二導體膜 1 6、電容器絕緣膜1 5以及第一導體膜14，如圖7所示直到 絕緣膜12的表面露出爲止。據此，在窄的溝槽13a僅由第 一導體膜14構成的配線14a被平坦地埋入。在電容器區域 的溝槽13b由第一導體膜14構成的下部電極14b，與由電 容器絕緣膜15以及第二導體膜16構成的上部電極所構成 的電容器被平坦地埋入。 然後依照需要在形成未圖示的Cu擴散防止用絕緣膜 後，如圖8所示沉積層間絕緣膜1 7，藉由非等向性蝕刻對 此層間絕緣膜17形成配線溝槽18與接觸孔19a、19b，埋 入第三導體膜20。令此第三導體膜20也爲利用電鍍法形成 的Cu膜。具體上利用PVD法沉積未圖示的TaN膜與Cu膜 後，以此膜爲電極電鍍Cu膜。 經濟部智慧財產局員工消費合作社印製 如果依照此實施形態，因電容器與配線都被平坦地埋 入，故如圖8所示的層間絕緣膜17無須平坦化處理。因 此，與習知比較平坦化製程少。而且，因電容器不突出， 故如圖8所示的接觸孔1 9 a、1 9 b爲相同深度’不發生因過 度蝕刻造成的損傷，使接觸孔形成爲可能。 [實施形態三] 其次，參照圖9A〜圖12說明謀求在Cu金屬鑲嵌配線 成爲問題的配線接觸部的氧化防止的實施形態。圖9A爲配 本紙張尺度適用中國國家標準（CNS ) A4規格（210X：297公釐） -13- 575897 A7 B7 五、發明説明（h 線溝槽形成時的俯視圖，圖9B是其Ι-Γ以及Μ"剖面圖。 利用非等向性蝕刻在矽基板2 1上形成的絕緣膜22形成配 線溝槽2 3 a (2 3 a、2 3 b)。與配線部的溝槽2 3 a比較接觸部的 溝槽23b形成寬幅。 然後如圖1 0所示沉積配線用的第一導體膜24，然後沉 積耐氧化性優良的第二導體膜25。第一導體膜24是利用電 鍍法形成的Cu膜。具體上在電鍍前利用PVD法沉積未圖示 的TaN膜與Cu膜，以此膜爲電極電鍍Cu膜。此第一導體 膜24是用以完全塡埋配線部的溝槽23a，接觸部的溝槽23b 塡埋到途中。第二導體膜25爲例如利用CVD形成的TiN 膜。 然後進行平坦化處理。即利用CMP如圖11A以及圖 1 1 B所示硏磨第二導體膜25以及第一導體膜24直到絕緣膜 22的表面露出爲止。據此，在寬度窄的溝槽23a僅由第一 導體膜24構成的配線被平坦地埋入。在寬度寬的接觸部的 溝槽23b可得到第二導體膜25在由第一導體膜24構成的 配線的表面中央選擇性地殘留的狀態。接觸部中的第二導 體膜25的頂面與接觸部以外的第一導體膜24的頂面相同 高度。接觸部中的第一導體膜24的剖面形成凹形。 然後依照需要在形成未圖示的Cu擴散防止用絕緣膜 後，如圖1 2所示沉積層間絕緣膜26，藉由非等向性鈾刻對 此層間絕緣膜26形成配線溝槽27與接觸孔28 ’埋入第三 導體膜29。令此第三導體膜29也爲利用電鍍法形成的Cu 膜。具體上利用PVD法沉積未圖示的TaN膜與Cu膜後’ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -14- 575897 A7 B7 五、發明説明（)2 以此膜爲電極電鍍Cu膜。埋入有與接觸部連接的導體膜的 接觸孔28的直徑比第二導體膜25的寬度小。 (請先閲讀背面之注意事項再填寫本頁) 如以上如果依照此實施形態，可僅在Cu配線的接觸部 形成耐氧化性優良的TiN膜。其結果可防止接觸孔形成後 的Cu配線的氧化，使低電阻的穩定的接觸爲可能。 此外，爲了改善Cu埋入配線的接觸部的耐腐鈾性，令 配線爲疊層構造習知以來已被提出。該方法爲首先將Cu膜 平坦地埋入配線溝槽，然後利用濕式鈾刻（Wet etch)使Cu 膜的表面凹陷（Recess)。而且，藉由CVD等形成TiN膜使其 平坦化。但是以此方法，因凹陷蝕刻埋入Cu配線全體，造 成配線全體的Cu膜變薄，配線電阻升高。在此實施形態的 情形，因爲僅對於接觸部在Cu埋入配線的中央部殘留有 TiN膜的狀態，故配線電阻不升高，此點優良。 此實施形態在包含之前的實施形態一、二說明的MIM 電容器的配線構造之中可實施。但是，此情形需要在配線 接觸部不使電容器絕緣膜殘留，放入電容器絕緣膜的鈾刻 製程。 經濟部智慧財產局員工消費合作社印製 而且，當然在此實施形態同時形成的配線以及配線接 觸部具有與上部配線一樣的雙道金屬鑲嵌（Dual damascene) 配線構造也可以。 再者在實施形態一〜三中’第二導體膜取代TiN使用 Ti、Ta、TaN、W、WN 等也可以。 如以上所述如果依照本發明，可得到具有較佳的金屬 鑲嵌配線構造的半導體裝置。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -15- 575897 A7 B7 五、發明説明（)3 以上根據發明的實施形態具體地說明了由本發明者所 創作的發明，惟本發明並非限定於前述發明的實施形態， 當然在不脫離其要旨的範圍可進行種種的變更。 (請先閱讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） -16-
Claims (1)
- 575897 A8 B8 C8 D8 六、申請專利範圍 1 1.一種半導體裝置，包含： 半導體基板； ! « -- (請先閱讀背面之注意事項再填寫本頁) 形成於此半導體基板上的絕緣膜； 在形成於此絕緣膜的第一溝槽，使表面實質上平坦而 埋入的配線；以及 在寬度比形成於該絕緣膜的該第一溝槽還寬的第二溝 槽，使表面實質上平坦而埋入的由與該配線的材料相同的 第一導體膜與電容器絕緣膜以及第二導體膜的疊層構造構 成的電容器。 - 2 ·如申請專利範圍第1項所述之半導體裝置，其中該第 一溝槽形成比該第一溝槽還深。 3 ·如申請專利範圍第1項所述之半導體裝置，其中該第 二溝槽實質上形成與該第一溝槽相同深度。 4·如申請專利範圍第1項所述之半導體裝置，其中埋入. 有與該電容器的該第二導體膜連接的導體膜的孔的深度實 質上與埋入有與該配線連接的導體膜的其他孔的深度相 同。 經濟部智慧財產局員工消費合作社印製 5. 如申請專利範圍第1項所述之半導體裝置，其中該電 容器是以該第一導體膜、該電容器絕緣膜、該第二導體膜 的順序疊層， 該第二導體膜的頂面爲實質上與該配線的頂面相同高 度。 6. 如申請專利範圍第1項所述之半導體裝置，其中該第 一導體膜以及該電容器絕緣膜的剖面分別成凹形。 本紙張尺度適用中國國家標參（CNS ) A4規格（210X297公釐） 575897 A8 B8 C8 D8 六、申請專利範圍 2 7 . —種半導體裝置，包含： 半導體基板； [l·----i#! (請先閲讀背面之注意事項再填寫本頁) 形成於此半導體基板上的絕緣膜； 在令形成於此絕緣膜的接觸部爲寬幅的配線溝槽具有 埋入有第一導體膜的配線；以及 該配線在該接觸部的中央部中具有第二導體膜選擇性 地覆蓋該第一導體膜的頂面的構造，在該接觸部以外具有 該第一導體膜實質平坦地埋入於該配線溝槽的構造。 8. 如申請專利範圍第7項所述之半導體裝置，其中該接 觸部的中央部中的該第二導體膜的頂面爲實質上與該接觸 部以外的該第一導體膜的頂面相同高度。 9. 如申請專利範圍第7項所述之半導體裝置，其中埋入 有與該接觸部連接的導體膜的孔徑比該第二導體膜的寬度 小。 #1 1 0 ·如申請專利範圍第7項所述之半導體裝置，其中該 接觸部中的該第一導體膜的剖面成凹形。 經濟部智慧財產局員工消費合作社印製 11. 如申請專利範圍第7項所述之半導體裝置，其中該 第一導體膜爲Cu膜， 該第二導體膜是由Ti、TiN、Ta、TaN、W、WN選擇的 至少一種的膜。 ， 12. —種半導體裝置的製造方法，包含： 在半導體基板上的絕緣膜的配線區域形成第一溝槽， 在電容器區域形成寬度比第一溝槽寬的第二溝槽之製程； 在形成有該第一以及第二溝槽的該絕緣膜上完全埋入 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X297公釐） -*18- 575897 A8 B8 C8 D8 六、申請專利範圍 3 該第一溝槽，用以埋入該第二溝槽到途中而沉積第一導體 膜之製程； . 在該第一導體膜上用以埋到該第二溝槽的途中而沉積 電容器絕緣膜之製程； 用以在該電容器絕緣膜上，完全埋入該第二溝槽而沉 積第二導體膜之製程；以及 硏磨該第二導體膜、電容器絕緣膜以及第一導體膜的 疊層膜到該絕緣膜露出爲止，在該第一溝槽埋入由該第一 導體膜構成的配線，在該第二溝槽埋入由該第一導體膜、 電容器絕緣膜以及第二導體膜構成的電容器之製程。 13. 如申請專利範圍第12項所述之半導體裝置的製造方 法，其中該該第二溝槽形成比該第一溝槽深，該第一導體 膜藉由以該第一溝槽的深度以上的厚度沉積而埋入該第一 溝槽。 14. 如申請專利範圍第12項所述之半導體裝置的製造方 法，其中該第一溝槽與第二溝槽實質上形成相同的深度， 該第一導體膜藉由以該第一溝槽的寬度的1/2以上的厚度沉 積來埋入該第一溝槽。 i 5.如申請專利範圍第12項所述之半導體裝置的製造方 法，其中該第一導體膜是藉由電鍍法形成的Cu膜。 ! 6.如申請專利範圍第12項所述之半導體裝置的製造方 法，其中更包含： 沉積覆蓋該配線以及電容器的層間絕緣膜之製程； 在該層間絕緣膜形成用以連接於該配線以及電容器的 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） L---*--------- (請先閱讀背面之注意事項再填寫本頁) 、1T 經濟部智慧財產局員工消費合作社印製 -19- 575897 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 4 接觸用以及上部配線用溝槽之製程；以及 在該接觸用以及上部配線用溝槽埋入第三導體膜之製 程。 17. 如申請專利範圍第12項所述之半導體裝置的製造方 法，其中更包含： 用以覆蓋該電容器以及該配線而在該絕緣膜上形成其 他絕緣膜之製程；以及 形成通過該_電容器的該第二導體膜的第一孔，以及通 過該配線並且實質上與該第一孔相同深度的第二孔於該其 他絕緣膜之製程。 18. —種半導體裝置的製造方法，包含： 在半導體基板上的絕緣膜形成寬度窄的配線部與具有 連接於此配線部的寬度寬的接觸部的溝槽之製程； 在形成有該溝槽的該絕緣膜上用以完全埋入該配線 部，埋入該接觸部到途中而沉積第一導體膜之製程； 在該第一導體膜上用以完全埋入該接觸部而沉積第二 導體膜之製程；以及 + . 硏磨該第二導體膜以及第一導體膜，形成在該配線部 埋入有第一導體膜，在該接觸部埋入有第一導體膜與第二 導體膜的疊層膜的配線之製程。 . ‘ 19. 如申請專利範圍第18項所述之半導體裝置的製造方 法，.其中該第一導體膜是藉由電鍍法形成的Cu膜，該第二 導體膜是藉由CVD法形成的Τι膜、ΤιΝ膜、Ta膜、TaN 膜、W膜或WN膜。 L------------- (請先閲讀背面之注意事項再填寫本頁) 訂 f -1:· m in 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 575897 A8 B8 C8 D8 、申請專利範圍 5 20.如申請專利範圍第18項所述之半導體裝 法，其中更包含： . 的製造方 接 製 的 之 部 膜. 0 匿 MW 接 導 的 三 .，線 第 程配 入 製該及埋 之於以槽 膜接 ·，溝 緣連程用 絕以製線 間 用之配 層成槽部 的形溝上 線膜用及 配緣線以 該絕配用 蓋 間部觸 覆 層上接 積該及該 沉在以在 用 。 觸 程 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐）
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001276987A JP4309608B2 (ja) | 2001-09-12 | 2001-09-12 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW575897B true TW575897B (en) | 2004-02-11 |
Family
ID=19101603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW91119886A TW575897B (en) | 2001-09-12 | 2002-08-30 | Semiconductor device and its manufacturing method |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6888220B2 (zh) |
| JP (1) | JP4309608B2 (zh) |
| KR (1) | KR100591724B1 (zh) |
| CN (2) | CN1242473C (zh) |
| TW (1) | TW575897B (zh) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6794262B2 (en) * | 2002-09-23 | 2004-09-21 | Infineon Technologies Ag | MIM capacitor structures and fabrication methods in dual-damascene structures |
| CN1241264C (zh) * | 2002-09-30 | 2006-02-08 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| JP4342854B2 (ja) | 2003-07-09 | 2009-10-14 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2005235860A (ja) | 2004-02-17 | 2005-09-02 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| GB2416916A (en) * | 2004-07-30 | 2006-02-08 | Zetex Plc | A semiconductor device with a trench |
| DE102004039803B4 (de) * | 2004-08-17 | 2006-12-07 | Infineon Technologies Ag | Verfahren zur Herstellung einer Leitbahnanordnung mit erhöhter kapazitiver Kopplung sowie zugehörige Leitbahnanordnung |
| KR100644525B1 (ko) * | 2004-12-27 | 2006-11-10 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속-절연체-금속 커패시터의 제조 방법 |
| JP5055768B2 (ja) * | 2006-01-16 | 2012-10-24 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US7964470B2 (en) * | 2006-03-01 | 2011-06-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flexible processing method for metal-insulator-metal capacitor formation |
| US7439127B2 (en) * | 2006-04-20 | 2008-10-21 | Advanced Micro Devices, Inc. | Method for fabricating a semiconductor component including a high capacitance per unit area capacitor |
| JP4524680B2 (ja) * | 2006-05-11 | 2010-08-18 | セイコーエプソン株式会社 | 半導体装置の製造方法、電子機器の製造方法、半導体装置および電子機器 |
| KR100778865B1 (ko) * | 2006-05-25 | 2007-11-22 | 동부일렉트로닉스 주식회사 | 엠아이엠 구조의 커패시터의 제조 방법 |
| US8693163B2 (en) * | 2010-09-01 | 2014-04-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cylindrical embedded capacitors |
| JP6060669B2 (ja) * | 2012-12-19 | 2017-01-18 | 富士通株式会社 | 電子装置及びその製造方法 |
| JP6141159B2 (ja) * | 2013-09-24 | 2017-06-07 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN105590923B (zh) * | 2014-10-27 | 2018-09-07 | 中芯国际集成电路制造(上海)有限公司 | Mim电容及其形成方法 |
| US20170213885A1 (en) * | 2016-01-21 | 2017-07-27 | Micron Technology, Inc. | Semiconductor structure and fabricating method thereof |
| KR20200093110A (ko) | 2019-01-25 | 2020-08-05 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH066012A (ja) * | 1992-06-16 | 1994-01-14 | Ebara Corp | 電気回路の被覆構造 |
| US5691219A (en) | 1994-09-17 | 1997-11-25 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor memory device |
| KR100193100B1 (ko) * | 1995-02-02 | 1999-06-15 | 모리시다 요이치 | 반도체장치 및 그 제조방법 |
| US5708559A (en) * | 1995-10-27 | 1998-01-13 | International Business Machines Corporation | Precision analog metal-metal capacitor |
| JP3309717B2 (ja) * | 1996-06-26 | 2002-07-29 | 三菱電機株式会社 | 集積回路の配線の製造方法 |
| US6025226A (en) * | 1998-01-15 | 2000-02-15 | International Business Machines Corporation | Method of forming a capacitor and a capacitor formed using the method |
| TW372365B (en) * | 1998-04-20 | 1999-10-21 | United Microelectronics Corp | Manufacturing method for capacitors of dynamic random access memory |
| US6346454B1 (en) * | 1999-01-12 | 2002-02-12 | Agere Systems Guardian Corp. | Method of making dual damascene interconnect structure and metal electrode capacitor |
| JP2001036010A (ja) | 1999-07-16 | 2001-02-09 | Toshiba Corp | 半導体装置の製造方法 |
| US6342733B1 (en) * | 1999-07-27 | 2002-01-29 | International Business Machines Corporation | Reduced electromigration and stressed induced migration of Cu wires by surface coating |
| JP3967544B2 (ja) | 1999-12-14 | 2007-08-29 | 株式会社東芝 | Ｍｉｍキャパシタ |
| FR2813145B1 (fr) * | 2000-08-18 | 2002-11-29 | St Microelectronics Sa | Procede de fabrication d'un condensateur au sein d'un circuit integre, et circuit integre correspondant |
-
2001
- 2001-09-12 JP JP2001276987A patent/JP4309608B2/ja not_active Expired - Fee Related
-
2002
- 2002-08-30 TW TW91119886A patent/TW575897B/zh not_active IP Right Cessation
- 2002-09-11 KR KR1020020054993A patent/KR100591724B1/ko not_active IP Right Cessation
- 2002-09-11 CN CNB021316228A patent/CN1242473C/zh not_active Expired - Fee Related
- 2002-09-11 CN CNB2005100732087A patent/CN100416818C/zh not_active Expired - Fee Related
- 2002-09-11 US US10/238,694 patent/US6888220B2/en not_active Expired - Fee Related
-
2005
- 2005-02-16 US US11/058,295 patent/US20050145988A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| CN1405883A (zh) | 2003-03-26 |
| CN1242473C (zh) | 2006-02-15 |
| CN100416818C (zh) | 2008-09-03 |
| US20030057558A1 (en) | 2003-03-27 |
| JP4309608B2 (ja) | 2009-08-05 |
| US20050145988A1 (en) | 2005-07-07 |
| JP2003086695A (ja) | 2003-03-20 |
| KR20030023530A (ko) | 2003-03-19 |
| US6888220B2 (en) | 2005-05-03 |
| CN1716588A (zh) | 2006-01-04 |
| KR100591724B1 (ko) | 2006-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW575897B (en) | Semiconductor device and its manufacturing method | |
| TW544738B (en) | Semiconductor having capacitor and method of producing the same | |
| TW490804B (en) | Semiconductor device and its manufacture method | |
| KR100385227B1 (ko) | 구리 다층 배선을 가지는 반도체 장치 및 그 형성방법 | |
| TW396524B (en) | A method for fabricating dual damascene | |
| KR100773256B1 (ko) | 평행한 커패시터들에 대한 스택형 구조 및 제조 방법 | |
| TW477002B (en) | A capacitor for integration with copper damascene processes and a method of manufacture therefore | |
| US20030011043A1 (en) | MIM capacitor structure and process for making the same | |
| TW564488B (en) | Damascene capacitor having a recessed plate | |
| TW200828572A (en) | Method for fabricating conducting plates for a high-Q MIM capacitor | |
| US6638830B1 (en) | Method for fabricating a high-density capacitor | |
| TWI229411B (en) | Method of manufacturing a semiconductor device | |
| US20040084707A1 (en) | Finger metal-insulator-metal capacitor device with local interconnect | |
| JP2001077331A (ja) | 集積回路キャパシタの製造方法 | |
| TW479310B (en) | Capacitor structure and method of making same | |
| WO2009122496A1 (ja) | 半導体装置及びその製造方法 | |
| TW407342B (en) | Planarization method of damascene structure | |
| TW456036B (en) | Method of making integrated circuit capacitor including tapered plug | |
| JP2007059761A (ja) | 半導体装置及びその製造方法 | |
| JP2004311537A (ja) | 半導体装置 | |
| JP2004273920A (ja) | 半導体装置 | |
| JP4342226B2 (ja) | 半導体装置及びその製造方法 | |
| US20240170390A1 (en) | Three-dimensional metal-insulator-metal (mim) capacitors and trenches | |
| KR100774816B1 (ko) | 반도체 소자의 ｍｉｍ 커패시터 제조 방법 및 구조 | |
| TW543175B (en) | Method for integrating MIM copper capacitor device, inductance device, and copper wire |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |