JP6060669B2 - 電子装置及びその製造方法 - Google Patents
電子装置及びその製造方法 Download PDFInfo
- Publication number
- JP6060669B2 JP6060669B2 JP2012277213A JP2012277213A JP6060669B2 JP 6060669 B2 JP6060669 B2 JP 6060669B2 JP 2012277213 A JP2012277213 A JP 2012277213A JP 2012277213 A JP2012277213 A JP 2012277213A JP 6060669 B2 JP6060669 B2 JP 6060669B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- electrode
- insulator
- groove
- resist mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
- Dc-Dc Converters (AREA)
Description
MIMキャパシタについても同様に、耐圧及び信頼性の向上が求められている。MIMキャパシタの基本的な構造は、電極と電極との間に絶縁体を挟んだものであり、下から下部電極、絶縁体、上部電極のように縦方向に順次積層する構成とされる。下部電極が最も面積が大きく、絶縁体、上部電極の順に面積が小さい形状が一般的である。このように階段状に積層された下部電極、絶縁体、及び上部電極を覆うように、層間絶縁膜が形成される。
本実施形態では、電子装置として、窒化物半導体のAlGaN/GaN・HEMTとMIMキャパシタとを備えた半導体装置を開示する。以下、半導体装置の構成をその製造方法と共に説明する。
図1〜図8は、第1の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。図1〜図8の各図において、右側にトランジスタ領域を、左側にキャパシタ領域をそれぞれ示す。
化合物半導体積層構造2は、バッファ層2a、電子走行層2b、及び電子供給層2cを有して構成される。
Si基板1上に、AlNを200nm程度の厚みに、i(インテンショナリ・アンドープ)−GaNを1μm程度の厚みに、n−AlGaNを30nm程度の厚みに順次成長する。これにより、バッファ層2a、電子走行層2b、及び電子供給層2cが形成される。バッファ層2aとしては、AlNの代わりにAlGaNを用いたり、低温成長でGaNを成長するようにしても良い。電子走行層2bと電子供給層2cとの間に例えばi−AlGaNの薄いスペーサ層を形成しても良い。電子供給層2c上にn−GaNのキャップ層を形成しても好適である。
詳細には、化合物半導体積層構造2の不活性領域とする部位に、例えばアルゴン(Ar)をイオン注入する。これにより、化合物半導体積層構造2及びSi基板1の表層部分に素子分離領域3が形成される。素子分離領域3により、化合物半導体積層構造2上でAlGaN/GaN・HEMTの素子領域(トランジスタ領域)が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばSTI(Shallow Trench Isolation)法を用いて行っても良い。このとき、化合物半導体積層構造2のドライエッチングには、例えば塩素系のエッチングガスを用いる。
詳細には、先ず、ソース電極及びドレイン電極、下部電極を形成するためのレジストマスクを形成する。レジストを化合物半導体積層構造2上に塗布し、リソグラフィーによりレジストを加工する。これにより、ソース電極及びドレイン電極の各形成予定部位を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
詳細には、先ず、全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、素子分離領域3のうちのMIMキャパシタの素子領域(キャパシタ領域)において、キャパシタ溝の形成予定部位を露出させる開口を有するレジストマスクが形成される。
このレジストマスクを用いて、素子分離領域3をドライエッチングする。これにより、素子分離領域3のキャパシタ領域にキャパシタ溝11が形成される。なお図示の例では、キャパシタ溝11が素子分離領域3のSi基板1及び化合物半導体積層構造2の部分に形成される場合を例示した。ここで、素子分離領域3の化合物半導体積層構造2の部分のみにキャパシタ溝を形成することも考えられる。
レジストマスクは、ウェット処理又はアッシング処理により除去される。
詳細には、全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、キャパシタ領域において、キャパシタ溝11及びその周辺の素子分離領域3上の領域を露出させる開口を有するレジストマスクが形成される。
このレジストマスクを用いて、絶縁材料、例えば窒化シリコンを例えばプラズマCVD法により、開口内を含むレジストマスク上に堆積する。窒化シリコンの厚みは例えば40nm程度とする。リフトオフ法により、レジストマスク及びその上に堆積した窒化シリコンを除去する。以上により、キャパシタ領域において、キャパシタ溝11の内面及びその周辺の素子分離領域3上を覆う保護膜12が形成される。
レジストマスクは、ウェット処理又はアッシング処理により除去される。
詳細には、先ず、全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、トランジスタ領域を覆い当該トランジスタ領域を保護するレジストマスク10aが形成される。
レジストマスク10a上を含む全面に電極材料、例えばTi,Pt,Auから選ばれた1種を、例えば蒸着法又はスパッタ法により堆積する。以上により、キャパシタ溝11の内面を保護膜12を介して覆う導電膜13aが形成される。
詳細には、キャパシタ溝11内を導電膜13aを介して埋め込むように導電膜13a上にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、キャパシタ溝11内を導電膜13aを介して埋め込みキャパシタ溝11外の導電膜13a上で延在するように、下部電極の形成予定部位を覆うレジストマスク10bが形成される。レジストマスク10bは、図9(a)のように、キャパシタ溝11の幅よりも広く形成される。
詳細には、レジストマスク10bを用いて、導電膜13aをドライエッチングし、導電膜13aのレジストマスク10b下以外の部位を除去する。
レジストマスク10bを、ウェット処理又はアッシング処理により除去する。このとき、トランジスタ領域のレジストマスク10aも除去される。以上により、保護膜12を介して、キャパシタ溝11の側面11a,11b,11cから底面11dに沿って覆い素子分離領域3上で延在する、下部電極13が形成される。
詳細には、先ず、全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、トランジスタ領域を覆い当該トランジスタ領域を保護するレジストマスク10cが形成される。
スパッタ法又はCVD法等により、レジストマスク10c上を含む全面に高誘電材料14aを、キャパシタ溝11内を下部電極13を介して充填する厚みに堆積する。高誘電材料14aとしては、比誘電率が10.0以上の高誘電体、例えばHfO2,ZrO2,Hf3N4,Zr3N4,TiO2,Ta2O5等が用いられる。
詳細には、高誘電材料14a上の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、高誘電材料14a上のキャパシタ溝11の上方に相当する部分を覆うレジストマスク10dが形成される。
詳細には、レジストマスク10dから露出する高誘電材料14aを、例えば希フッ酸に塩酸を添加する等した酸性の薬液を用いてウェットエッチングする。このとき、レジストマスク10dの周縁から内側に薬液が回り込み、レジストマスク10d下の周縁近傍の高誘電材料14aもエッチング除去される。
キャパシタ領域のレジストマスク10dを、トランジスタ領域のレジストマスク10cと共に、ウェット処理又はアッシング処理により除去する。以上により、上面がキャパシタ溝11外の保護膜12と略同じ高さとなるように、キャパシタ溝11内を下部電極13を介して隙間なく高誘電材料14aで充填する、キャパシタ絶縁体14が形成される。
詳細には、全面にレジストを塗布する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。塗布されたレジストをリソグラフィーにより加工する。以上により、トランジスタ領域ではゲート電極の形成予定部位を露出する開口10e1を、キャパシタ領域では上部電極の形成予定部位を露出する開口10e2を有するレジストマスク10eが形成される。
詳細には、レジストマスク10eを用いて、電極材料として、例えばNi/Au(Niが下層、Auが上層)を、例えば蒸着法により、開口10e1,10e2内を含むレジストマスク10e上に堆積する。Niの厚みは30nm程度、Auの厚みは400nm程度とする。リフトオフ法により、レジストマスク10e及びその上に堆積したNi/Auを除去する。以上により、トランジスタ領域にはゲート電極6が、キャパシタ領域には上部電極15がそれぞれ形成される。
比較例のMIMキャパシタは、化合物半導体積層構造2の素子分離領域3上に保護膜12を介して形成される。このMIMキャパシタは、保護膜12上に、下部電極101と、下部電極101よりも面積の小さいキャパシタ絶縁膜102と、キャパシタ絶縁膜102よりも面積の小さい上部電極103とが順次積層された階段状に形成される。下部電極101、キャパシタ絶縁膜102、及び上部電極103を覆う層間絶縁膜104が形成される。
このMIMキャパシタは、化合物半導体積層構造2の素子分離領域3に形成されたキャパシタ溝11に保護膜12を介して設けられており、下部電極13、キャパシタ絶縁体14、及び上部電極15を有して構成される。下部電極13は、保護膜12を介して、キャパシタ溝11の一側面(及びこれと直交する両側面)から底面に沿って覆い、一側面から素子分離領域3上に引き出されるように形成される。キャパシタ絶縁体14は、高誘電材料からなり、キャパシタ溝11内で下部電極13を覆うように充填形成される。キャパシタ絶縁体14は、一側面(及びこれと直交する両側面)と底面が下部電極13と隙間なく密着し、他側面が保護膜12と隙間なく密着しており、他材料の物質を介在させない。キャパシタ絶縁体14の上面は、キャパシタ溝11外の保護膜12の表面とほぼ同じ高さであり、当該上面と当該表面とで平坦面Pが構成される。上部電極15は、下部電極13から離間して、キャパシタ絶縁体14の上面からキャパシタ溝11外の保護膜12の表面に架けた平坦面上に形成されており、その下面15aは平坦とされる。
本実施形態では、電子装置として、窒化物半導体のAlGaN/GaN・HEMTとMIMキャパシタとを備えた半導体装置を開示するが、MIMキャパシタの形成部位が異なる点で第1の実施形態と相違する。
図13〜図17は、第2の実施形態による半導体装置の製造方法の主要工程を順に示す概略断面図である。なお、図示の便宜上、図13〜図17では、キャパシタ領域のみを示し、第1の実施形態に対応する構成部材等については同符号を付して詳しい説明を省略する。
詳細には、トランジスタ領域及びキャパシタ領域を含む全面に、絶縁物、例えば酸化シリコン又は窒化シリコン等の例えばCVD法により堆積する。これにより、層間絶縁膜21が形成される。
詳細には、先ず、全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、層間絶縁膜21のうちのMIMキャパシタの素子領域(キャパシタ領域)において、キャパシタ溝の形成予定部位を露出させる開口を有するレジストマスクが形成される。
このレジストマスクを用いて、層間絶縁膜21をドライエッチングする。これにより、層間絶縁膜21のキャパシタ領域にキャパシタ溝22が形成される。
レジストマスクは、ウェット処理又はアッシング処理により除去される。
詳細には、全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、キャパシタ領域において、キャパシタ溝22及びその周辺の層間絶縁膜21上の領域を露出させる開口を有するレジストマスクが形成される。
このレジストマスクを用いて、絶縁材料、例えば窒化シリコンを例えばプラズマCVD法により、開口内を含むレジストマスク上に堆積する。窒化シリコンの厚みは例えば40nm程度とする。リフトオフ法により、レジストマスク及びその上に堆積した窒化シリコンを除去する。以上により、キャパシタ領域において、キャパシタ溝22の内面及びその周辺の層間絶縁膜21上を覆う保護膜23が形成される。
レジストマスクは、ウェット処理又はアッシング処理により除去される。
詳細には、先ず、全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、トランジスタ領域を覆い当該トランジスタ領域を保護するレジストマスクが形成される。
レジストマスク上を含む全面に電極材料、例えばTi,Pt,Auから選ばれた1種を、例えば蒸着法又はスパッタ法により堆積する。以上により、キャパシタ溝22の内面を保護膜23を介して覆う導電膜24aが形成される。
詳細には、キャパシタ溝22内を導電膜24aを介して埋め込むように導電膜24a上にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、キャパシタ溝22内を導電膜24aを介して埋め込みキャパシタ溝22外の導電膜24a上で延在するように、下部電極の形成予定部位を覆うレジストマスク20aが形成される。レジストマスク20aは、図18(a)のように、キャパシタ溝22の幅よりも広く形成される。
詳細には、レジストマスク20aを用いて、導電膜24aをドライエッチングし、導電膜24aのレジストマスク20a下以外の部位を除去する。
レジストマスク20aを、ウェット処理又はアッシング処理により除去する。このとき、トランジスタ領域のレジストマスクも除去される。以上により、保護膜23を介して、キャパシタ溝22の側面22a,22b,22cから底面22dに沿って覆い層間絶縁膜21上で延在する、下部電極24が形成される。
詳細には、先ず、全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、トランジスタ領域を覆い当該トランジスタ領域を保護するレジストマスクが形成される。
スパッタ法又はCVD法等により、レジストマスク上を含む全面に高誘電材料25aを、キャパシタ溝22内を下部電極24を介して充填する厚みに堆積する。高誘電材料25aとしては、比誘電率が10.0以上の高誘電体、例えばHfO2,ZrO2,Hf3N4,Zr3N4,TiO2,Ta2O5等が用いられる。
詳細には、高誘電材料25a上の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、高誘電材料25a上のキャパシタ溝22の上方に相当する部分を覆うレジストマスク20bが形成される。
詳細には、レジストマスク20bから露出する高誘電材料25aを、例えば希フッ酸に塩酸を添加する等した酸性の薬液を用いてウェットエッチングする。このとき、レジストマスク20bの周縁から内側に薬液が回り込み、レジストマスク20b下の周縁近傍の高誘電材料25aもエッチング除去される。
キャパシタ領域のレジストマスク20bを、トランジスタ領域のレジストマスクと共に、ウェット処理又はアッシング処理により除去する。以上により、上面がキャパシタ溝22外の保護膜23と略同じ高さとなるように、キャパシタ溝22内を下部電極24を介して隙間なく高誘電材料25aで充填する、キャパシタ絶縁体25が形成される。
詳細には、全面にレジストを塗布する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。塗布されたレジストをリソグラフィーにより加工する。以上により、キャパシタ領域における上部電極の形成予定部位を露出する開口20c1を有するレジストマスク20cが形成される。
詳細には、レジストマスク20cを用いて、電極材料として、例えばTi,Pt,Au等から選ばれた1種、或いは第1の実施形態と同様にNi/Auを、例えば蒸着法により、開口20c1内を含むレジストマスク20c上に堆積する。リフトオフ法により、レジストマスク20c及びその上に堆積した電極材料を除去する。以上により、キャパシタ領域に上部電極26が形成される。
このMIMキャパシタは、化合物半導体積層構造2上の層間絶縁膜21に形成されたキャパシタ溝22に保護膜23を介して設けられており、下部電極24、キャパシタ絶縁体25、及び上部電極26を有して構成される。下部電極24は、保護膜23を介して、キャパシタ溝22の一側面(及びこれと直交する両側面)から底面に沿って覆い、一側面から層間絶縁膜21上に引き出されるように形成される。キャパシタ絶縁体25は、高誘電材料からなり、キャパシタ溝22内で下部電極24を覆うように充填形成される。キャパシタ絶縁体25は、一側面(及びこれと直交する両側面)と底面が下部電極24と隙間なく密着し、他側面が保護膜23と隙間なく密着しており、他材料の物質を介在させない。キャパシタ絶縁体25の上面は、キャパシタ溝22外の保護膜23の表面とほぼ同じ高さであり、当該上面と当該表面とで平坦面Pが構成される。上部電極26は、下部電極24から離間して、キャパシタ絶縁体25の上面からキャパシタ溝22外の保護膜23の表面に架けた平坦面上に形成されており、その下面26aは平坦とされる。
本実施形態では、第1又は第2の半導体装置を適用した電源装置を開示する。
図21は、第3の実施形態による電源装置の概略構成を示す結線図である。
一次側回路31は、交流電源34と、いわゆるブリッジ整流回路35と、複数(ここでは4つ)のスイッチング素子36a,36b,36c,36dとを備えて構成される。また、ブリッジ整流回路35は、スイッチング素子36eを有している。
二次側回路32は、複数(ここでは3つ)のスイッチング素子37a,37b,37cを備えて構成される。
本実施形態では、第1又は第2の実施形態の半導体装置を適用した高周波増幅器を開示する。
図22は、第4の実施形態による高周波増幅器の概略構成を示す結線図である。
ディジタル・プレディストーション回路41は、入力信号の非線形歪みを補償するものである。ミキサー42aは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ43は、交流信号とミキシングされた入力信号を増幅するものであり、第1又は第2の半導体装置を有している。なお図22では、例えばスイッチの切り替えにより、出力側の信号をミキサー42bで交流信号とミキシングしてディジタル・プレディストーション回路41に送出できる構成とされている。
第1〜第4の実施形態では、半導体装置のトランジスタとしてAlGaN/GaN・HEMTを例示した。化合物半導体装置としては、AlGaN/GaN・HEMT以外にも、以下のようなHEMTに適用できる。
本例では、半導体装置のトランジスタとして、InAlN/GaN・HEMTを開示する。
InAlNとGaNは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第1〜第4の実施形態では、電子走行層がi−GaN、電子供給層がn−InAlNで形成される。また、この場合のピエゾ分極がほとんど発生しないため、2次元電子ガスは主にInAlNの自発分極により発生する。
本例では、半導体装置のトランジスタとして、InAlGaN/GaN・HEMTを開示する。
GaNとInAlGaNは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、上記した第1〜第4の実施形態では、電子走行層がi−GaN、電子供給層がn−InAlGaNで形成される。
前記層構造に形成された溝内に設けられたキャパシタと
を含み、
前記キャパシタは、
前記溝の一側面から底面に沿って覆う第1の電極と、
前記第1の電極を介して前記溝内を充填する絶縁体と、
前記第1の電極から離間して前記絶縁体上に形成された第2の電極と
を備えたことを特徴とする電子装置。
前記溝の一側面から底面に沿って覆う第1の電極を形成する工程と、
前記第1の電極を介して前記溝内を充填する絶縁体を形成する工程と、
前記第1の電極から離間するように、前記絶縁体上に第2の電極を形成する工程と
を含むことを特徴とする電子装置の製造方法。
2 化合物半導体積層構造
2a バッファ層
2b 電子走行層
2c 電子供給層
3 素子分離領域
4 ソース電極
5 ドレイン電極
6 ゲート電極
10a〜10e,20a〜20c レジストマスク
10e1,10e2,20c1 開口
11,22 キャパシタ溝
12,23 保護膜
13a,24a 導電膜
13,24,101 下部電極
11a,11b,11c,22a,22b,22c 側面
11d,22d 底面
14a,25a 高誘電材料
14,25,102 キャパシタ絶縁体
15,26,103 上部電極
15a,26a 下面
21,104 層間絶縁膜
31 一次側回路
32 二次側回路
33 トランス
34 交流電源
35 ブリッジ整流回路
36a,36b,36c,36d,36e,37a,37b,37c スイッチング素子
41 ディジタル・プレディストーション回路
42a,42b ミキサー
43 パワーアンプ
Claims (8)
- 層構造と、
前記層構造に形成された溝内に設けられたキャパシタと
を含み、
前記キャパシタは、
前記溝の内面及びその周辺の前記層構造上を覆う保護膜と、
前記溝の一側面から底面に沿って前記保護膜を介して覆う第1の電極と、
前記第1の電極を介して前記溝内を充填する絶縁体と、
前記第1の電極から離間して前記絶縁体上に形成された第2の電極と
を備え、
前記絶縁体の上面と前記保護膜の前記層構造上の部分の上面とが平坦面を構成しており、前記第2の電極が前記平坦面上に形成されていることを特徴とする電子装置。 - 前記絶縁体は、比誘電率が10.0以上の高誘電体からなることを特徴とする請求項1に記載の電子装置。
- 前記キャパシタは、その容量が、前記第1の電極の前記絶縁体の下面に接する部分の面積のみ、又は前記第2の電極の前記絶縁体の上面に接する部分の面積のみで規定されることを特徴とする請求項1又は2に記載の電子装置。
- 前記層構造は、基板の上方に形成された化合物半導体層、又は前記基板及び前記化合物半導体層であることを特徴とする請求項1〜3のいずれか1項に記載の電子装置。
- 前記層構造は、基板の上方に形成された層間絶縁膜であることを特徴とする請求項1〜3のいずれか1項に記載の電子装置。
- 層構造に溝を形成する工程と、
前記溝の内面及びその周辺の前記層構造上を覆う保護膜を形成する工程と、
前記溝の一側面から底面に沿って前記保護膜を介して覆う第1の電極を形成する工程と、
前記第1の電極を介して前記溝内を充填する絶縁体を形成する工程と、
前記第1の電極から離間するように、前記絶縁体上に第2の電極を形成する工程と
を含み、
前記絶縁体の上面と前記保護膜の前記層構造上の部分の上面とが平坦面を構成し、前記第2の電極が前記平坦面上に形成されることを特徴とする電子装置の製造方法。 - 前記絶縁体は、比誘電率が10.0以上の高誘電体からなることを特徴とする請求項6に記載の電子装置の製造方法。
- 前記キャパシタは、その容量が、前記第1の電極の前記絶縁体の下面に接する部分の面積のみ、又は前記第2の電極の前記絶縁体の上面に接する部分の面積のみで規定されることを特徴とする請求項6又は7に記載の電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012277213A JP6060669B2 (ja) | 2012-12-19 | 2012-12-19 | 電子装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012277213A JP6060669B2 (ja) | 2012-12-19 | 2012-12-19 | 電子装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014120732A JP2014120732A (ja) | 2014-06-30 |
JP6060669B2 true JP6060669B2 (ja) | 2017-01-18 |
Family
ID=51175301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012277213A Expired - Fee Related JP6060669B2 (ja) | 2012-12-19 | 2012-12-19 | 電子装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6060669B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7019942B2 (ja) * | 2016-09-28 | 2022-02-16 | 富士通株式会社 | 化合物半導体基板及びその製造方法、化合物半導体装置及びその製造方法、電源装置、高出力増幅器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03125469A (ja) * | 1989-10-09 | 1991-05-28 | Murata Mfg Co Ltd | Mimキャパシタの構造 |
JPH06338588A (ja) * | 1993-05-29 | 1994-12-06 | Sony Corp | Misキャパシターとその製造方法 |
JPH07115171A (ja) * | 1993-10-15 | 1995-05-02 | Murata Mfg Co Ltd | Mimキャパシタ |
JP2001185687A (ja) * | 1999-12-24 | 2001-07-06 | Nec Corp | 集積回路装置及びその製造方法 |
JP4309608B2 (ja) * | 2001-09-12 | 2009-08-05 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2012104568A (ja) * | 2010-11-08 | 2012-05-31 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
-
2012
- 2012-12-19 JP JP2012277213A patent/JP6060669B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014120732A (ja) | 2014-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5874173B2 (ja) | 化合物半導体装置及びその製造方法 | |
US8765554B2 (en) | Compound semiconductor device and method for manufacturing the same | |
JP6085442B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5707786B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP6014984B2 (ja) | 半導体装置及びその製造方法 | |
US9035353B2 (en) | Compound semiconductor device comprising electrode above compound semiconductor layer and method of manufacturing the same | |
JP5990976B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5902010B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP6018360B2 (ja) | 化合物半導体装置及びその製造方法 | |
US20140092638A1 (en) | Compound semiconductor device and method of manufacturing the same | |
KR101465306B1 (ko) | 화합물 반도체 장치 및 그 제조 방법 | |
JP5685917B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US9653569B1 (en) | Compound semiconductor device and manufacturing method thereof | |
JP2014072377A (ja) | 化合物半導体装置及びその製造方法 | |
JP2014017423A (ja) | 化合物半導体装置及びその製造方法 | |
JP2014072225A (ja) | 化合物半導体装置及びその製造方法 | |
JP6236919B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP2019125600A (ja) | 化合物半導体装置及びその製造方法 | |
JP2018010937A (ja) | 化合物半導体装置及びその製造方法 | |
JP6060669B2 (ja) | 電子装置及びその製造方法 | |
JP7025622B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP6163956B2 (ja) | 化合物半導体装置及びその製造方法 | |
WO2023013431A1 (ja) | 可変容量素子 | |
JP2023080485A (ja) | 半導体装置 | |
JP2014056938A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161128 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6060669 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |