JPH06338588A - Ｍｉｓキャパシターとその製造方法 - Google Patents
Ｍｉｓキャパシターとその製造方法Info
- Publication number
- JPH06338588A JPH06338588A JP15148093A JP15148093A JPH06338588A JP H06338588 A JPH06338588 A JP H06338588A JP 15148093 A JP15148093 A JP 15148093A JP 15148093 A JP15148093 A JP 15148093A JP H06338588 A JPH06338588 A JP H06338588A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductive material
- capacitor
- forming
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 高信頼性を有し、局部的な耐圧低下のない高
精度ＭＩＳキャパシター及びその製造方法を提供する。 【構成】 キャパシターを構成している電極であるポリ
シリコン３等とアルミニウム７等との両電極３，７間の
絶縁膜（シリコン窒化膜５等）が該キャパシター以外の
領域も含めて一平面上に存在する。これにより、ＭＩＳ
を構成する絶縁膜の均一性が向上し、高信頼性が確保で
き、形状に起因する電界集中がなくなり耐圧の低下を防
止でき、ＭＩＳキャパシターが２次元的に（平面で）形
成されるので、容量値がパターン面積のみで決定されて
精度が向上する。
精度ＭＩＳキャパシター及びその製造方法を提供する。 【構成】 キャパシターを構成している電極であるポリ
シリコン３等とアルミニウム７等との両電極３，７間の
絶縁膜（シリコン窒化膜５等）が該キャパシター以外の
領域も含めて一平面上に存在する。これにより、ＭＩＳ
を構成する絶縁膜の均一性が向上し、高信頼性が確保で
き、形状に起因する電界集中がなくなり耐圧の低下を防
止でき、ＭＩＳキャパシターが２次元的に（平面で）形
成されるので、容量値がパターン面積のみで決定されて
精度が向上する。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＩＳキャパシターと
その製造方法に関するものであり、更に詳しくは、代表
的には基板表面上にプレーナー技術を用いて形成するＭ
ＩＳキャパシターとその製造方法を提供するものであ
る。
その製造方法に関するものであり、更に詳しくは、代表
的には基板表面上にプレーナー技術を用いて形成するＭ
ＩＳキャパシターとその製造方法を提供するものであ
る。
【０００２】
【従来の技術及びその問題点】基板表面上にプレーナー
技術を用いて形成する高精度ＭＩＳキャパシターとして
は、図４に断面図を示し、図５に図４の部分拡大図を示
す構造のＭＩＳキャパシターの提案がなされている。
技術を用いて形成する高精度ＭＩＳキャパシターとして
は、図４に断面図を示し、図５に図４の部分拡大図を示
す構造のＭＩＳキャパシターの提案がなされている。
【０００３】しかしながら、この構造のＭＩＳキャパシ
ターは、図５に詳しく示すように、キャパシターを形成
する絶縁膜にコーナー40が存在するので、次の問題があ
った。
ターは、図５に詳しく示すように、キャパシターを形成
する絶縁膜にコーナー40が存在するので、次の問題があ
った。
【０００４】キャパシターを形成する絶縁膜がコーナ
ーで薄くなり信頼性を劣化させてしまう。 コーナー部分では電界が集中し耐圧が設計上の期待値
よりも小さくなってしまう。 正確にはＭＩＳ容量値が面積だけで決定されずに下地
電極の側面にも影響される。
ーで薄くなり信頼性を劣化させてしまう。 コーナー部分では電界が集中し耐圧が設計上の期待値
よりも小さくなってしまう。 正確にはＭＩＳ容量値が面積だけで決定されずに下地
電極の側面にも影響される。
【０００５】なお図４及び図５中、41はＳｉ等の基板、
42は第１絶縁膜、43は第１電極、44は誘電膜、45は第２
絶縁膜、46は第２電極である。
42は第１絶縁膜、43は第１電極、44は誘電膜、45は第２
絶縁膜、46は第２電極である。
【０００６】
【発明が解決しようとする課題】本発明は、上記問題点
を解決し、高信頼性を有し、局部的な耐圧低下のない高
精度ＭＩＳキャパシターを提供し、また、このようなＭ
ＩＳキャパシターを実現する製造方法を提供しようとす
るものである。
を解決し、高信頼性を有し、局部的な耐圧低下のない高
精度ＭＩＳキャパシターを提供し、また、このようなＭ
ＩＳキャパシターを実現する製造方法を提供しようとす
るものである。
【０００７】
【課題を解決するための手段及び作用】本出願の請求項
１の発明は、基板表面上に、代表的にはプレーナー技術
を用いて形成する高精度ＭＩＳキャパシターの電極間の
絶縁膜が、該ＭＩＳキャパシター以外の領域も含めて一
平面上に存在する構造とすることにより、上記課題を達
成するものである。
１の発明は、基板表面上に、代表的にはプレーナー技術
を用いて形成する高精度ＭＩＳキャパシターの電極間の
絶縁膜が、該ＭＩＳキャパシター以外の領域も含めて一
平面上に存在する構造とすることにより、上記課題を達
成するものである。
【０００８】この発明の作用は、次のとおりである。即
ち、ＭＩＳキャパシターの電極間の絶縁膜を該ＭＩＳキ
ャパシター以外の領域も含めて一平面上に存在する構造
とすることで、ＭＩＳを構成する絶縁膜の均一性が向上
するので高信頼性が確保でき、形状に起因する電界集中
がなくなることにより耐圧の低下を防止することができ
る。また、ＭＩＳキャパシターが２次元的に（平面で）
形成されるので、容量値がパターン面積のみで決定され
て精度が向上する。以上のようにこの発明によれば、従
来提案されている各種構造のＭＩＳキャパシターと比較
して、信頼性、耐圧、容量精度のいずれも向上したＭＩ
Ｓキャパシターを実現することができる。
ち、ＭＩＳキャパシターの電極間の絶縁膜を該ＭＩＳキ
ャパシター以外の領域も含めて一平面上に存在する構造
とすることで、ＭＩＳを構成する絶縁膜の均一性が向上
するので高信頼性が確保でき、形状に起因する電界集中
がなくなることにより耐圧の低下を防止することができ
る。また、ＭＩＳキャパシターが２次元的に（平面で）
形成されるので、容量値がパターン面積のみで決定され
て精度が向上する。以上のようにこの発明によれば、従
来提案されている各種構造のＭＩＳキャパシターと比較
して、信頼性、耐圧、容量精度のいずれも向上したＭＩ
Ｓキャパシターを実現することができる。
【０００９】本出願の請求項２の発明は、キャパシター
を構成している電極間の絶縁膜がシリコン酸化膜である
ことを特徴とする請求項１のＭＩＳキャパシターであ
る。
を構成している電極間の絶縁膜がシリコン酸化膜である
ことを特徴とする請求項１のＭＩＳキャパシターであ
る。
【００１０】本出願の請求項３の発明は、キャパシター
を構成している電極間の絶縁膜がシリコン窒化膜である
ことを特徴とする請求項１のＭＩＳキャパシターであ
る。
を構成している電極間の絶縁膜がシリコン窒化膜である
ことを特徴とする請求項１のＭＩＳキャパシターであ
る。
【００１１】本出願の請求項４の発明は、少なくとも表
面が絶縁物質である基板表面の任意領域に第１の導電物
質を形成する工程と、該基板表面に第１の絶縁膜を形成
する工程と、該基板表面に形成した第１の絶縁膜をエッ
チングして前記第１の導電物質の上面を露出するととも
に該基板表面を平滑化する工程と、該基板表面に第２の
絶縁膜を形成する工程と、少なくとも前記第１の導電物
質の一部領域を含む該基板上の任意領域に第２の導電物
質を形成する工程とを有することを特徴とするＭＩＳキ
ャパシターの製造方法であって、これにより、上記課題
を達成するものである。
面が絶縁物質である基板表面の任意領域に第１の導電物
質を形成する工程と、該基板表面に第１の絶縁膜を形成
する工程と、該基板表面に形成した第１の絶縁膜をエッ
チングして前記第１の導電物質の上面を露出するととも
に該基板表面を平滑化する工程と、該基板表面に第２の
絶縁膜を形成する工程と、少なくとも前記第１の導電物
質の一部領域を含む該基板上の任意領域に第２の導電物
質を形成する工程とを有することを特徴とするＭＩＳキ
ャパシターの製造方法であって、これにより、上記課題
を達成するものである。
【００１２】本出願の請求項５の発明は、基板表面に形
成された第１の絶縁膜の任意領域を任意の深さまでエッ
チングする工程と、該基板表面に第１の導電物質を形成
する工程と、該基板表面に形成した第１の導電物質をエ
ッチングして前記第１の絶縁物質を露出するとともに該
基板表面を平滑化する工程と、該基板表面に第２の絶縁
膜を形成する工程と、少なくとも前記第１の導電物質の
一部領域を含む該基板上の任意領域に第２の導電物質を
形成する工程とを有することを特徴とするＭＩＳキャパ
シターの製造方法であって、これにより、上記課題を達
成するものである。
成された第１の絶縁膜の任意領域を任意の深さまでエッ
チングする工程と、該基板表面に第１の導電物質を形成
する工程と、該基板表面に形成した第１の導電物質をエ
ッチングして前記第１の絶縁物質を露出するとともに該
基板表面を平滑化する工程と、該基板表面に第２の絶縁
膜を形成する工程と、少なくとも前記第１の導電物質の
一部領域を含む該基板上の任意領域に第２の導電物質を
形成する工程とを有することを特徴とするＭＩＳキャパ
シターの製造方法であって、これにより、上記課題を達
成するものである。
【００１３】本出願の請求項６の発明は、少なくとも表
面が絶縁物質である基板表面の任意領域に第１の導電物
質を形成する工程と、該基板表面に第１の絶縁膜を形成
する工程と、該基板表面に形成した第１の絶縁膜をエッ
チングして前記第１の導電物質の上面を露出するととも
に該基板表面を平滑化する工程と、前記露出した第１の
導電物質の上面の表面近傍を絶縁物化する工程と、少な
くとも前記第１の導電物質の一部領域を含む該基板上の
任意領域に第２の導電物質を形成する工程とを有するこ
とを特徴とするＭＩＳキャパシターの製造方法であっ
て、これにより、上記課題を達成するものである。
面が絶縁物質である基板表面の任意領域に第１の導電物
質を形成する工程と、該基板表面に第１の絶縁膜を形成
する工程と、該基板表面に形成した第１の絶縁膜をエッ
チングして前記第１の導電物質の上面を露出するととも
に該基板表面を平滑化する工程と、前記露出した第１の
導電物質の上面の表面近傍を絶縁物化する工程と、少な
くとも前記第１の導電物質の一部領域を含む該基板上の
任意領域に第２の導電物質を形成する工程とを有するこ
とを特徴とするＭＩＳキャパシターの製造方法であっ
て、これにより、上記課題を達成するものである。
【００１４】本出願の請求項７の発明は、基板表面に形
成された第１の絶縁膜の任意領域を任意の深さまでエッ
チングする工程と、該基板表面に第１の導電物質を形成
する工程と、該基板表面に形成した第１の導電物質をエ
ッチングして前記第１の絶縁物質を露出するとともに該
基板表面を平滑化する工程と、前記第１の導電物質の上
面の表面近傍を絶縁物化する工程と、少なくとも前記第
１の導電物質の一部領域を含む該基板上の任意領域に第
２の導電物質を形成する工程とを有することを特徴とす
るＭＩＳキャパシターの製造方法であって、これによ
り、上記課題を達成するものである。
成された第１の絶縁膜の任意領域を任意の深さまでエッ
チングする工程と、該基板表面に第１の導電物質を形成
する工程と、該基板表面に形成した第１の導電物質をエ
ッチングして前記第１の絶縁物質を露出するとともに該
基板表面を平滑化する工程と、前記第１の導電物質の上
面の表面近傍を絶縁物化する工程と、少なくとも前記第
１の導電物質の一部領域を含む該基板上の任意領域に第
２の導電物質を形成する工程とを有することを特徴とす
るＭＩＳキャパシターの製造方法であって、これによ
り、上記課題を達成するものである。
【００１５】本出願の請求項６，７の発明によれば、基
板表面上に、代表的にはプレーナー技術を用いて形成す
る高精度ＭＩＳキャパシターの電極間の誘電膜が該ＭＩ
Ｓキャパシターの一方の電極面のみに存在するようにす
ることができ、かつ、該ＭＩＳキャパシターの両電極面
が該ＭＩＳキャパシターを構成する領域以外の領域も含
めてそれぞれの一平面上に存在する構造とすることがで
きる。
板表面上に、代表的にはプレーナー技術を用いて形成す
る高精度ＭＩＳキャパシターの電極間の誘電膜が該ＭＩ
Ｓキャパシターの一方の電極面のみに存在するようにす
ることができ、かつ、該ＭＩＳキャパシターの両電極面
が該ＭＩＳキャパシターを構成する領域以外の領域も含
めてそれぞれの一平面上に存在する構造とすることがで
きる。
【００１６】請求項６，７の発明の作用は次のとおりで
ある。即ち、ＭＩＳキャパシターの電極間の誘電膜が該
ＭＩＳキャパシターの一方の電極面のみに存在するよう
にするとともに、該ＭＩＳキャパシターの両電極面が該
ＭＩＳキャパシターを構成する領域以外の領域も含めて
それぞれの一平面上に存在する構造とすることで、ＭＩ
Ｓを構成する絶縁膜の膜厚及び膜質の均一性が向上する
ので高信頼性が確保できる。また、形状に起因する電界
集中がなくなることにより耐圧の低下を防止することが
でき、また、キャパシターが２次元的に（平面で）形成
されるので、容量値がパターン面積のみで決定されて精
度が向上する。
ある。即ち、ＭＩＳキャパシターの電極間の誘電膜が該
ＭＩＳキャパシターの一方の電極面のみに存在するよう
にするとともに、該ＭＩＳキャパシターの両電極面が該
ＭＩＳキャパシターを構成する領域以外の領域も含めて
それぞれの一平面上に存在する構造とすることで、ＭＩ
Ｓを構成する絶縁膜の膜厚及び膜質の均一性が向上する
ので高信頼性が確保できる。また、形状に起因する電界
集中がなくなることにより耐圧の低下を防止することが
でき、また、キャパシターが２次元的に（平面で）形成
されるので、容量値がパターン面積のみで決定されて精
度が向上する。
【００１７】以上のようにこれらの発明によれば、従来
提案されていた構造のＭＩＳキャパシターに比較して、
信頼性、耐圧、容量精度のいずれも向上したＭＩＳキャ
パシターを実現することができる。
提案されていた構造のＭＩＳキャパシターに比較して、
信頼性、耐圧、容量精度のいずれも向上したＭＩＳキャ
パシターを実現することができる。
【００１８】本出願の請求項８の発明は、平滑化のため
のエッチングを機械研磨で行なうことを特徴とする請求
項４ないし７のいずれかのＭＩＳキャパシターの製造方
法である。
のエッチングを機械研磨で行なうことを特徴とする請求
項４ないし７のいずれかのＭＩＳキャパシターの製造方
法である。
【００１９】本出願の請求項９の発明は、平滑化のため
のエッチングを機械・化学研磨（Mechanical Chemical
Etching またはMechanical Chemical Polishing と称さ
れている研磨技術）で行なうことを特徴とする請求項４
ないし７のいずれかのＭＩＳキャパシターの製造方法で
ある。
のエッチングを機械・化学研磨（Mechanical Chemical
Etching またはMechanical Chemical Polishing と称さ
れている研磨技術）で行なうことを特徴とする請求項４
ないし７のいずれかのＭＩＳキャパシターの製造方法で
ある。
【００２０】本出願の請求項10の発明は、平滑化のため
のエッチングをレジストエッチバック法で行なうことを
特徴とする請求項４ないし７のいずれかのＭＩＳキャパ
シターの製造方法である。
のエッチングをレジストエッチバック法で行なうことを
特徴とする請求項４ないし７のいずれかのＭＩＳキャパ
シターの製造方法である。
【００２１】本出願の請求項11の発明は、第１の導電物
質の上面の表面近傍を絶縁物化する工程を、酸化で行な
うことを特徴とする請求項６または７のＭＩＳキャパシ
ターの製造方法である。
質の上面の表面近傍を絶縁物化する工程を、酸化で行な
うことを特徴とする請求項６または７のＭＩＳキャパシ
ターの製造方法である。
【００２２】本出願の請求項12の発明は、第１の導電物
質の上面の表面近傍を絶縁物化する工程を、窒化で行な
うことを特徴とする請求項６または７のＭＩＳキャパシ
ターの製造方法である。
質の上面の表面近傍を絶縁物化する工程を、窒化で行な
うことを特徴とする請求項６または７のＭＩＳキャパシ
ターの製造方法である。
【００２３】
【実施例】以下本発明の実施例について、図面を参照し
て説明する。但し、当然のことではあるが、本発明は実
施例により限定されるものではない。
て説明する。但し、当然のことではあるが、本発明は実
施例により限定されるものではない。
【００２４】実施例１ この実施例は、本発明の請求項１，２，４を具体化した
ものである。図１に本実施例のＭＩＳキャパシターを説
明する断面図を示す。１はシリコン基板、２はシリコン
酸化膜、３はポリシリコン、４はＣＶＤ（Chemical Vap
or Deposition)法で形成したシリコン酸化膜、５はＭＩ
Ｓキャパシターの誘電体膜の働きをするシリコン窒化
膜、６は下地電極のポリシリコン３から電極を取り出す
ためのコンタクト孔、７はアルミニウム（Ａｌ）で形成
した電極である。
ものである。図１に本実施例のＭＩＳキャパシターを説
明する断面図を示す。１はシリコン基板、２はシリコン
酸化膜、３はポリシリコン、４はＣＶＤ（Chemical Vap
or Deposition)法で形成したシリコン酸化膜、５はＭＩ
Ｓキャパシターの誘電体膜の働きをするシリコン窒化
膜、６は下地電極のポリシリコン３から電極を取り出す
ためのコンタクト孔、７はアルミニウム（Ａｌ）で形成
した電極である。
【００２５】本実施例のＭＩＳキャパシターは、キャパ
シターを構成している電極であるポリシリコン３とアル
ミニウム７との両電極３，７間の絶縁膜（シリコン窒化
膜５）が該キャパシター以外の領域も含めて一平面上に
存在することを特徴とするものである。
シターを構成している電極であるポリシリコン３とアル
ミニウム７との両電極３，７間の絶縁膜（シリコン窒化
膜５）が該キャパシター以外の領域も含めて一平面上に
存在することを特徴とするものである。
【００２６】本実施例のＭＩＳキャパシターの構成につ
いて、以下更に詳しく説明する。
いて、以下更に詳しく説明する。
【００２７】図１中、ポリシリコン３とＡｌ電極７がシ
リコン窒化膜５を挟んで重なっている領域がＭＩＳキャ
パシターとして機能する。図１から明らかなように、Ｍ
ＩＳキャパシターの誘電膜の働きをするシリコン窒化膜
５は該キャパシター以外の領域も含めて一平面上に形成
されているので、シリコン窒化膜５の膜厚の均一性がＭ
ＩＳを形成する全領域において十分に確保される。この
結果、高信頼性を保証することができ、形状に起因する
電界集中がなくなって耐圧の低下を防止することができ
る。また、ＭＩＳキャパシターが２次元的に（平面で）
形成されるので、容量値はシリコン窒化膜５の膜厚とポ
リシリコン３とＡｌ電極７がシリコン窒化膜５を挟んで
重なっている面積のみで決定され、このため形状に起因
する精度が飛躍的に向上する。以上のようにこの実施例
の構成によれば、従来構造のＭＩＳキャパシターに比較
して、信頼性、耐圧、容量精度のいずれも向上したＭＩ
Ｓキャパシターを実現することができる。
リコン窒化膜５を挟んで重なっている領域がＭＩＳキャ
パシターとして機能する。図１から明らかなように、Ｍ
ＩＳキャパシターの誘電膜の働きをするシリコン窒化膜
５は該キャパシター以外の領域も含めて一平面上に形成
されているので、シリコン窒化膜５の膜厚の均一性がＭ
ＩＳを形成する全領域において十分に確保される。この
結果、高信頼性を保証することができ、形状に起因する
電界集中がなくなって耐圧の低下を防止することができ
る。また、ＭＩＳキャパシターが２次元的に（平面で）
形成されるので、容量値はシリコン窒化膜５の膜厚とポ
リシリコン３とＡｌ電極７がシリコン窒化膜５を挟んで
重なっている面積のみで決定され、このため形状に起因
する精度が飛躍的に向上する。以上のようにこの実施例
の構成によれば、従来構造のＭＩＳキャパシターに比較
して、信頼性、耐圧、容量精度のいずれも向上したＭＩ
Ｓキャパシターを実現することができる。
【００２８】次に図２を用いて、前記図１に示すＭＩＳ
キャパシターを得る製造方法の一例を示す。これは、請
求項４の発明を具体化したものである。下記工程（ａ）
〜（ｃ）は、各々図２（ａ）〜（ｃ）に対応する。
キャパシターを得る製造方法の一例を示す。これは、請
求項４の発明を具体化したものである。下記工程（ａ）
〜（ｃ）は、各々図２（ａ）〜（ｃ）に対応する。
【００２９】（ａ）シリコン基板１表面にシリコン酸化
膜２を厚さ５００ｎｍで形成する。形成方法としては、
該シリコン基板１を酸素雰囲気中で高温処理を行なって
表面を酸化してもよいし、また、既知のＣＶＤ法にてシ
リコン基板１表面上に酸化膜２をデポジションしてもよ
い。
膜２を厚さ５００ｎｍで形成する。形成方法としては、
該シリコン基板１を酸素雰囲気中で高温処理を行なって
表面を酸化してもよいし、また、既知のＣＶＤ法にてシ
リコン基板１表面上に酸化膜２をデポジションしてもよ
い。
【００３０】（ｂ）該基板上の任意領域にポリシリコン
３’を形成する。形成方法としては、既知の減圧ＣＶＤ
法により該基板上にポリシリコンを厚さ５００ｎｍでデ
ポジションした後、既知のホトリソグラフィ技術及びエ
ッチング法によりパターニングする。
３’を形成する。形成方法としては、既知の減圧ＣＶＤ
法により該基板上にポリシリコンを厚さ５００ｎｍでデ
ポジションした後、既知のホトリソグラフィ技術及びエ
ッチング法によりパターニングする。
【００３１】次に、該基板上に既知のＣＶＤ法によりＣ
ＶＤ酸化膜４’（ＳｉＯ2 ）を厚さ６００ｎｍでデポジ
ションする。
ＶＤ酸化膜４’（ＳｉＯ2 ）を厚さ６００ｎｍでデポジ
ションする。
【００３２】（ｃ）該基板表面を研磨し、前記ポリシリ
コン３’の表面を露出させるとともに表面を平滑化し、
その後、該基板表面にシリコン窒化膜５を厚さ３０ｎｍ
で既知の減圧ＣＶＤ法で形成する。
コン３’の表面を露出させるとともに表面を平滑化し、
その後、該基板表面にシリコン窒化膜５を厚さ３０ｎｍ
で既知の減圧ＣＶＤ法で形成する。
【００３３】研磨法としては、研磨材を用いて機械的に
基板表面を研磨する機械研磨法で行なう方法、エッチン
グ溶剤を用いて機械的に基板表面を研磨する機械・化学
研磨法で行なう方法、該基板表面にレジストをスピンコ
ーティングしたのちレジストのエッチングレートとシリ
コン酸化膜のエッチングレートが等しくなるエッチング
条件でエッチバックを行なう方法などがある。いずれも
好ましく、任意に採用できる。
基板表面を研磨する機械研磨法で行なう方法、エッチン
グ溶剤を用いて機械的に基板表面を研磨する機械・化学
研磨法で行なう方法、該基板表面にレジストをスピンコ
ーティングしたのちレジストのエッチングレートとシリ
コン酸化膜のエッチングレートが等しくなるエッチング
条件でエッチバックを行なう方法などがある。いずれも
好ましく、任意に採用できる。
【００３４】図２（ｃ）の構造の基板表面のシリコン窒
化膜５にコンタクト孔６を既知のホトリソグラフィ技術
及びエッチング法により形成し、Ａｌ電極７を形成し
て、図１に示すＭＩＳキャパシターが完成する。
化膜５にコンタクト孔６を既知のホトリソグラフィ技術
及びエッチング法により形成し、Ａｌ電極７を形成し
て、図１に示すＭＩＳキャパシターが完成する。
【００３５】次に図３を用いて、前記図１に示すＭＩＳ
キャパシターの製造方法のその他の例を示す。これは請
求項５の発明を具体化したものである。下記（ａ）〜
（ｃ）の工程は、各々図３（ａ）〜（ｃ）に対応する。
キャパシターの製造方法のその他の例を示す。これは請
求項５の発明を具体化したものである。下記（ａ）〜
（ｃ）の工程は、各々図３（ａ）〜（ｃ）に対応する。
【００３６】（ａ）シリコン基板１表面にシリコン酸化
膜２を厚さ５００ｎｍで形成する。形成方法としては、
該シリコン基板１を酸素雰囲気中で高温処理を行なって
表面を酸化してもよいし、また、既知のＣＶＤ法にてシ
リコン基板１表面上に酸化膜をデポジションしてもよ
い。
膜２を厚さ５００ｎｍで形成する。形成方法としては、
該シリコン基板１を酸素雰囲気中で高温処理を行なって
表面を酸化してもよいし、また、既知のＣＶＤ法にてシ
リコン基板１表面上に酸化膜をデポジションしてもよ
い。
【００３７】（ｂ）該基板上にＣＶＤ酸化膜４”を膜厚
５００ｎｍでデポジションする。次に既知のホトリソグ
ラフィー技術及びエッチング法により、前記ＣＶＤ酸化
膜４”の任意領域を除去する。このとき、エッチングは
ＲＩＥ法を用いて、パターンエッジが垂直に切り立って
いるパターンを形成するのが後の加工法を考慮した場合
好適である。
５００ｎｍでデポジションする。次に既知のホトリソグ
ラフィー技術及びエッチング法により、前記ＣＶＤ酸化
膜４”の任意領域を除去する。このとき、エッチングは
ＲＩＥ法を用いて、パターンエッジが垂直に切り立って
いるパターンを形成するのが後の加工法を考慮した場合
好適である。
【００３８】次に、該基板上に既知の減圧ＣＶＤ法によ
りポリシリコン３”を厚さ６００ｎｍでデポジションす
る。
りポリシリコン３”を厚さ６００ｎｍでデポジションす
る。
【００３９】（ｃ）該基板表面を研磨し、前記ＣＶＤ酸
化膜４”の表面を露出させるとともに表面を平滑化し、
その後、該基板表面にシリコン窒化膜５を３０ｎｍで既
知の減圧ＣＶＤ法で形成する。
化膜４”の表面を露出させるとともに表面を平滑化し、
その後、該基板表面にシリコン窒化膜５を３０ｎｍで既
知の減圧ＣＶＤ法で形成する。
【００４０】研磨法としては、研磨材を用いて機械的に
基板表面を研磨する機械研磨法で行なう方法、エッチン
グ溶剤をもちいて機械的に基板表面を研磨する機械・化
学研磨法で行なう方法、該基板表面にレジストをスピン
コーティングしたのちレジストのエッチングレートとシ
リコン酸化膜のエッチングレートが等しくなるエッチン
グ条件でエッチバックを行なう方法などがある。この場
合も、いずれも好ましく採用できる。
基板表面を研磨する機械研磨法で行なう方法、エッチン
グ溶剤をもちいて機械的に基板表面を研磨する機械・化
学研磨法で行なう方法、該基板表面にレジストをスピン
コーティングしたのちレジストのエッチングレートとシ
リコン酸化膜のエッチングレートが等しくなるエッチン
グ条件でエッチバックを行なう方法などがある。この場
合も、いずれも好ましく採用できる。
【００４１】図３（ｃ）の構造の基板表面のシリコン窒
化膜５にコンタクト孔６を既知のホトリソグラフィ技術
及びエッチング法により形成し、Ａｌ電極７を形成し
て、図１に示すＭＩＳキャパシターが完成する。
化膜５にコンタクト孔６を既知のホトリソグラフィ技術
及びエッチング法により形成し、Ａｌ電極７を形成し
て、図１に示すＭＩＳキャパシターが完成する。
【００４２】本実施例には、次の利点が大である。つま
り、上記に詳細に説明した製造方法（図２及び図３）を
用いて形成した図１に示す構造のＭＩＳキャパシターに
よれば、ＭＩＳキャパシターの電極（ポリシリコンとＡ
ｌ）間の絶縁膜（窒化膜）が該ＭＩＳキャパシター以外
の領域も含めて一平面上に存在する構造となるので、Ｍ
ＩＳキャパシターを構成する絶縁膜（窒化膜）の均一性
が向上し、このため高信頼性が確保できるとともに、形
状に起因する電界集中がなくなることにより耐性の低下
を防止することができる。また、従来構造のようにポリ
シリコン電極の側面にＭＩＳキャパシターが形成される
ということがなくなり、ＭＩＳキャパシターが２次元的
に（平面で）構成されて容量値がパターン面積のみで決
定されるので精度が向上する。
り、上記に詳細に説明した製造方法（図２及び図３）を
用いて形成した図１に示す構造のＭＩＳキャパシターに
よれば、ＭＩＳキャパシターの電極（ポリシリコンとＡ
ｌ）間の絶縁膜（窒化膜）が該ＭＩＳキャパシター以外
の領域も含めて一平面上に存在する構造となるので、Ｍ
ＩＳキャパシターを構成する絶縁膜（窒化膜）の均一性
が向上し、このため高信頼性が確保できるとともに、形
状に起因する電界集中がなくなることにより耐性の低下
を防止することができる。また、従来構造のようにポリ
シリコン電極の側面にＭＩＳキャパシターが形成される
ということがなくなり、ＭＩＳキャパシターが２次元的
に（平面で）構成されて容量値がパターン面積のみで決
定されるので精度が向上する。
【００４３】以上のように本構成によれば、従来構造の
ＭＩＳキャパシターと比較して、信頼性、耐圧、容量精
度のいずれにおいても向上したＭＩＳキャパシターを実
現することができる。
ＭＩＳキャパシターと比較して、信頼性、耐圧、容量精
度のいずれにおいても向上したＭＩＳキャパシターを実
現することができる。
【００４４】実施例２ 実施例１ではＭＩＳキャパシターを構成する絶縁膜とし
てシリコン窒化膜を使用したが、この実施例では、シリ
コン酸化膜、特にＣＶＤＳｉＯ2 を用いた。本実施例
も、実施例１と同様の効果をもたらす。
てシリコン窒化膜を使用したが、この実施例では、シリ
コン酸化膜、特にＣＶＤＳｉＯ2 を用いた。本実施例
も、実施例１と同様の効果をもたらす。
【００４５】実施例３ この実施例のＭＩＳキャパシターを図６に断面図で示
す。１はシリコン基板、２はシリコン酸化膜、３はポリ
シリコン、４はＣＶＤ（Chemical Vapor Deposition)法
で形成したシリコン酸化膜、５はＭＩＳキャパシターの
誘電膜の働きをするシリコン酸化膜またはシリコン窒化
膜、６は下地電極のポリシリコン３から電極を取り出す
ためのコンタクト孔、７はアルミニウム（Ａｌ）で形成
した電極である。
す。１はシリコン基板、２はシリコン酸化膜、３はポリ
シリコン、４はＣＶＤ（Chemical Vapor Deposition)法
で形成したシリコン酸化膜、５はＭＩＳキャパシターの
誘電膜の働きをするシリコン酸化膜またはシリコン窒化
膜、６は下地電極のポリシリコン３から電極を取り出す
ためのコンタクト孔、７はアルミニウム（Ａｌ）で形成
した電極である。
【００４６】図６中、ポリシリコン３とＡｌ電極７がシ
リコン酸化膜またはシリコン窒化膜５を挟んで重なって
いる領域がＭＩＳキャパシターとして機能する。図６か
ら明らかなように、ＭＩＳキャパシターの誘電膜の働き
をするシリコン酸化膜またはシリコン窒化膜５が該キャ
パシターの一方の電極面のみに存在するので、シリコン
酸化膜またはシリコン窒化膜５の膜質及び膜厚の均一性
が充分に確保される。このため、高信頼性を保証するこ
とができる。また、該キャパシターの両電極の対向面
は、それぞれ一平面上に存在することになるので、形状
に起因する電界集中がなくなって耐圧の低下を防止する
ことができるとともに、ＭＩＳキャパシターが２次元的
に（平面で）形成されるので、容量値はシリコン酸化膜
またはシリコン窒化膜５の膜厚とポリシリコン３とＡｌ
電極７がシリコン酸化膜またはシリコン窒化膜５を挟ん
で重なっている面積のみで決定され、このため形状に起
因する精度が飛躍的に向上する。
リコン酸化膜またはシリコン窒化膜５を挟んで重なって
いる領域がＭＩＳキャパシターとして機能する。図６か
ら明らかなように、ＭＩＳキャパシターの誘電膜の働き
をするシリコン酸化膜またはシリコン窒化膜５が該キャ
パシターの一方の電極面のみに存在するので、シリコン
酸化膜またはシリコン窒化膜５の膜質及び膜厚の均一性
が充分に確保される。このため、高信頼性を保証するこ
とができる。また、該キャパシターの両電極の対向面
は、それぞれ一平面上に存在することになるので、形状
に起因する電界集中がなくなって耐圧の低下を防止する
ことができるとともに、ＭＩＳキャパシターが２次元的
に（平面で）形成されるので、容量値はシリコン酸化膜
またはシリコン窒化膜５の膜厚とポリシリコン３とＡｌ
電極７がシリコン酸化膜またはシリコン窒化膜５を挟ん
で重なっている面積のみで決定され、このため形状に起
因する精度が飛躍的に向上する。
【００４７】以上のように本構造によれば、従来提案の
構造のＭＩＳキャパシターに比較して、信頼性、耐圧、
容量精度のいずれも向上したＭＩＳキャパシターを実現
することができる。
構造のＭＩＳキャパシターに比較して、信頼性、耐圧、
容量精度のいずれも向上したＭＩＳキャパシターを実現
することができる。
【００４８】次に図７を用いて、前記図６に示すＭＩＳ
キャパシターの製造方法の一例を示す。これは、請求項
６の発明を具体化したものである。下記（ａ）〜（ｃ）
の工程は、各々図７（ａ）〜（ｃ）に対応する。
キャパシターの製造方法の一例を示す。これは、請求項
６の発明を具体化したものである。下記（ａ）〜（ｃ）
の工程は、各々図７（ａ）〜（ｃ）に対応する。
【００４９】（ａ）シリコン基板１表面にシリコン酸化
膜２を厚さ５００ｎｍで形成する。形成方法としては、
該シリコン基板１に酸素雰囲気中で高温処理を行なって
表面を酸化してもよいし、また、既知のＣＶＤ法にてシ
リコン基板１表面上に酸化膜をデポジションしてもよ
い。
膜２を厚さ５００ｎｍで形成する。形成方法としては、
該シリコン基板１に酸素雰囲気中で高温処理を行なって
表面を酸化してもよいし、また、既知のＣＶＤ法にてシ
リコン基板１表面上に酸化膜をデポジションしてもよ
い。
【００５０】（ｂ）該基板上の任意領域にポリシリコン
３’を形成する。形成方法としては、既知の減圧ＣＶＤ
法により該基板上にポリシリコンを厚さ５００ｎｍでデ
ポジションした後、既知のホトリソグラフィー技術及び
エッチング法によりパターニングする。
３’を形成する。形成方法としては、既知の減圧ＣＶＤ
法により該基板上にポリシリコンを厚さ５００ｎｍでデ
ポジションした後、既知のホトリソグラフィー技術及び
エッチング法によりパターニングする。
【００５１】次に、該基板上に既知のＣＶＤ法によりＣ
ＶＤ酸化膜４’（ＳｉＯ2 ）を厚さ６００ｎｍでデポジ
ションする。
ＶＤ酸化膜４’（ＳｉＯ2 ）を厚さ６００ｎｍでデポジ
ションする。
【００５２】（ｃ）該基板表面を研磨し、前記ポリシリ
コン３’の表面を露出させるとともに表面を平滑化す
る。研磨法としては、研磨材を用いて機械的に基板表面
を研磨する機械研磨法で行なう方法、エッチング溶剤を
もちいて機械的に基板表面を研磨する機械・化学研磨法
で行なう方法、該基板表面にレジストをスピンコーティ
ングしたのちレジストのエッチングレートとシリコン酸
化膜のエッチングレートが等しくなるエッチング条件で
エッチバックを行なう方法などがある。
コン３’の表面を露出させるとともに表面を平滑化す
る。研磨法としては、研磨材を用いて機械的に基板表面
を研磨する機械研磨法で行なう方法、エッチング溶剤を
もちいて機械的に基板表面を研磨する機械・化学研磨法
で行なう方法、該基板表面にレジストをスピンコーティ
ングしたのちレジストのエッチングレートとシリコン酸
化膜のエッチングレートが等しくなるエッチング条件で
エッチバックを行なう方法などがある。
【００５３】次に、前記ポリシリコン３’の露出した表
面の近傍を絶縁化する。この方法としては、一般的に酸
化と窒化の２つの手段があり、これにより酸化シリコン
膜または窒化シリコン膜５を形成する。
面の近傍を絶縁化する。この方法としては、一般的に酸
化と窒化の２つの手段があり、これにより酸化シリコン
膜または窒化シリコン膜５を形成する。
【００５４】酸化は、該基板をたとえば、水蒸気を含む
酸素雰囲気中にて８５０℃２０分の処理を行なって前記
ポリシリコン３’の露出した表面の近傍を約３０ｎｍだ
け酸化する。
酸素雰囲気中にて８５０℃２０分の処理を行なって前記
ポリシリコン３’の露出した表面の近傍を約３０ｎｍだ
け酸化する。
【００５５】一方、窒化するのであれば、該基板をたと
えば、アンモニアガスを含む窒素雰囲気中にて１０００
℃３０分の処理を行なって前記ポリシリコン３の露出し
た表面の近傍を約３０ｎｍだけ窒化する。
えば、アンモニアガスを含む窒素雰囲気中にて１０００
℃３０分の処理を行なって前記ポリシリコン３の露出し
た表面の近傍を約３０ｎｍだけ窒化する。
【００５６】図７（ｃ）の構造の基板表面のシリコン酸
化膜またはシリコン窒化膜５にコンタクト孔６を既知の
ホトリソグラフィー技術及びエッチング法により形成
し、Ａｌ電極７を形成して、図６に示すＭＩＳキャパシ
ターが完成する。
化膜またはシリコン窒化膜５にコンタクト孔６を既知の
ホトリソグラフィー技術及びエッチング法により形成
し、Ａｌ電極７を形成して、図６に示すＭＩＳキャパシ
ターが完成する。
【００５７】上記に詳細に説明した製造方法（図７）を
用いて形成した図６に示す構造のＭＩＳキャパシターに
よれば、ＭＩＳキャパシターの電極間の誘電膜が該ＭＩ
Ｓキャパシターの一方の電極面のみに存在するようにす
るとともに、該ＭＩＳキャパシターの両電極面が該ＭＩ
Ｓキャパシターを構成する領域以外の領域も含めてそれ
ぞれの一平面上に存在する構造となるので、ＭＩＳを構
成する絶縁膜の膜厚および膜質の均一性が向上し高信頼
性が確保できる。また、形状に起因する電界集中がなく
なることにより耐圧の低下を防止することができ、ま
た、ＭＩＳキャパシターが２次元的に（平面で）形成さ
れるので、容量値がパターン面積のみで決定されて精度
が向上する。
用いて形成した図６に示す構造のＭＩＳキャパシターに
よれば、ＭＩＳキャパシターの電極間の誘電膜が該ＭＩ
Ｓキャパシターの一方の電極面のみに存在するようにす
るとともに、該ＭＩＳキャパシターの両電極面が該ＭＩ
Ｓキャパシターを構成する領域以外の領域も含めてそれ
ぞれの一平面上に存在する構造となるので、ＭＩＳを構
成する絶縁膜の膜厚および膜質の均一性が向上し高信頼
性が確保できる。また、形状に起因する電界集中がなく
なることにより耐圧の低下を防止することができ、ま
た、ＭＩＳキャパシターが２次元的に（平面で）形成さ
れるので、容量値がパターン面積のみで決定されて精度
が向上する。
【００５８】以上のように本実施例によれば、従来構造
のＭＩＳキャパシターに比較して、信頼性、耐圧、容量
精度のいずれも向上したＭＩＳキャパシターを実現する
ことができる。
のＭＩＳキャパシターに比較して、信頼性、耐圧、容量
精度のいずれも向上したＭＩＳキャパシターを実現する
ことができる。
【００５９】実施例４ 図８に本実施例を説明する断面図を示す。１はシリコン
基板、２はシリコン酸化膜、３はポリシリコン、４はＣ
ＶＤ（Chemical Vapor Deposition)法で形成したシリコ
ン酸化膜、５はＭＩＳキャパシターの誘電体膜の働きを
するシリコン酸化膜またはシリコン窒化膜、６は下地電
極のポリシリコン３から電極を取り出すためのコンタク
ト孔、７はアルミニウム（Ａｌ）で形成した電極であ
る。
基板、２はシリコン酸化膜、３はポリシリコン、４はＣ
ＶＤ（Chemical Vapor Deposition)法で形成したシリコ
ン酸化膜、５はＭＩＳキャパシターの誘電体膜の働きを
するシリコン酸化膜またはシリコン窒化膜、６は下地電
極のポリシリコン３から電極を取り出すためのコンタク
ト孔、７はアルミニウム（Ａｌ）で形成した電極であ
る。
【００６０】図８中、ポリシリコン３とＡｌ電極７がシ
リコン酸化膜またはシリコン窒化膜５を挟んで重なって
いる領域がＭＩＳキャパシターとして機能する。第１図
から明らかなように、ＭＩＳキャパシターの誘電膜の働
きをするシリコン酸化膜またはシリコン窒化膜５が該キ
ャパシターの一方の電極面のみに存在するので、シリコ
ン酸化膜またはシリコン窒化膜５の膜質及び膜厚の均一
性が充分に確保され、高信頼性を保証することができ
る。また、該ＭＩＳキャパシターの両電極の対向面は、
それぞれ一平面上に存在することになるので、形状に起
因する電界集中がなくなって耐圧の低下を防止すること
ができるとともに、ＭＩＳキャパシターが２次元的に
（平面で）形成されるので、容量値はシリコン酸化膜ま
たはシリコン窒化膜５の膜厚とポリシリコン３とＡｌ電
極７がシリコン酸化膜またはシリコン窒化膜５を挟んで
重なっている面積のみで決定され、このため形状に起因
する精度が飛躍的に向上する。
リコン酸化膜またはシリコン窒化膜５を挟んで重なって
いる領域がＭＩＳキャパシターとして機能する。第１図
から明らかなように、ＭＩＳキャパシターの誘電膜の働
きをするシリコン酸化膜またはシリコン窒化膜５が該キ
ャパシターの一方の電極面のみに存在するので、シリコ
ン酸化膜またはシリコン窒化膜５の膜質及び膜厚の均一
性が充分に確保され、高信頼性を保証することができ
る。また、該ＭＩＳキャパシターの両電極の対向面は、
それぞれ一平面上に存在することになるので、形状に起
因する電界集中がなくなって耐圧の低下を防止すること
ができるとともに、ＭＩＳキャパシターが２次元的に
（平面で）形成されるので、容量値はシリコン酸化膜ま
たはシリコン窒化膜５の膜厚とポリシリコン３とＡｌ電
極７がシリコン酸化膜またはシリコン窒化膜５を挟んで
重なっている面積のみで決定され、このため形状に起因
する精度が飛躍的に向上する。
【００６１】以上のように本構造によれば、従来提案の
構造のＭＩＳキャパシターに比較して、信頼性、耐圧、
容量精度のいずれも向上したＭＩＳキャパシターを実現
することができる。
構造のＭＩＳキャパシターに比較して、信頼性、耐圧、
容量精度のいずれも向上したＭＩＳキャパシターを実現
することができる。
【００６２】図９を用いて、前記図８に示す構造のＭＩ
Ｓキャパシターの製造方法の一例を示す。これは、請求
項７の発明を具体化したものである。下記（ａ）〜
（ｃ）の工程は、各々図９（ａ）〜（ｃ）に対応する。
Ｓキャパシターの製造方法の一例を示す。これは、請求
項７の発明を具体化したものである。下記（ａ）〜
（ｃ）の工程は、各々図９（ａ）〜（ｃ）に対応する。
【００６３】（ａ）シリコン基板１表面にシリコン酸化
膜２を厚さ５００ｎｍで形成する。形成方法としては、
該シリコン基板１に酸素雰囲気中で高温処理を行なって
表面を酸化してもよいし、また、既知のＣＶＤ法にてシ
リコン基板１表面上に酸化膜２をデポジションしてもよ
い。
膜２を厚さ５００ｎｍで形成する。形成方法としては、
該シリコン基板１に酸素雰囲気中で高温処理を行なって
表面を酸化してもよいし、また、既知のＣＶＤ法にてシ
リコン基板１表面上に酸化膜２をデポジションしてもよ
い。
【００６４】（ｂ）該基板上のＣＶＤ酸化膜４’を厚さ
５００ｎｍでデポジションする。次に既知のホトリソグ
ラフィー技術及びエッチング法により前記ＣＶＤ酸化膜
４’の任意領域を除去する。このとき、エッチングはＲ
ＩＥ法を用いて、パターンエッジが垂直に切り立ってい
るパターンを形成するのが後の加工性を考慮した場合好
適である。
５００ｎｍでデポジションする。次に既知のホトリソグ
ラフィー技術及びエッチング法により前記ＣＶＤ酸化膜
４’の任意領域を除去する。このとき、エッチングはＲ
ＩＥ法を用いて、パターンエッジが垂直に切り立ってい
るパターンを形成するのが後の加工性を考慮した場合好
適である。
【００６５】次に、該基板上に既知の減圧ＣＶＤ法によ
りポリシリコン３’を厚さ６００ｎｍでデポジションす
る。
りポリシリコン３’を厚さ６００ｎｍでデポジションす
る。
【００６６】（ｃ）該基板表面を研磨し、前記ＣＶＤ酸
化膜４’の表面を露出させるとともに表面を平滑化す
る。研磨法としては、研磨材を用いて機械的に基板表面
を研磨する機械研磨法で行なう方法、エッチング溶剤を
もちいて機械的に基板表面を研磨する機械・化学研磨法
で行なう方法、該基板表面にレジストをスピンコーティ
ングしたのちレジストのエッチングレートとシリコン酸
化膜のエッチングレートが等しくなるエッチング条件で
エッチバックを行なう方法などがある。
化膜４’の表面を露出させるとともに表面を平滑化す
る。研磨法としては、研磨材を用いて機械的に基板表面
を研磨する機械研磨法で行なう方法、エッチング溶剤を
もちいて機械的に基板表面を研磨する機械・化学研磨法
で行なう方法、該基板表面にレジストをスピンコーティ
ングしたのちレジストのエッチングレートとシリコン酸
化膜のエッチングレートが等しくなるエッチング条件で
エッチバックを行なう方法などがある。
【００６７】次に、前記ポリシリコン３’の露出した表
面の近傍を絶縁化する。この方法としては、一般的に酸
化と窒化の２つの手段がある。これら手段により、酸化
シリコン膜または窒化シリコン膜５を形成する。
面の近傍を絶縁化する。この方法としては、一般的に酸
化と窒化の２つの手段がある。これら手段により、酸化
シリコン膜または窒化シリコン膜５を形成する。
【００６８】酸化は、該基板をたとえば、水蒸気を含む
酸素雰囲気中にて８５０℃２０分の処理を行なって前記
ポリシリコン３’の露出した表面の近傍を約３０ｎｍだ
け酸化する。
酸素雰囲気中にて８５０℃２０分の処理を行なって前記
ポリシリコン３’の露出した表面の近傍を約３０ｎｍだ
け酸化する。
【００６９】一方、窒化するのであれば、該基板をたと
えば、アンモニアガスを含む窒素雰囲気中にて１０００
℃３０分の処理を行なって前記ポリシリコン３’の露出
した表面の近傍を約３０ｎｍだけ窒化する。
えば、アンモニアガスを含む窒素雰囲気中にて１０００
℃３０分の処理を行なって前記ポリシリコン３’の露出
した表面の近傍を約３０ｎｍだけ窒化する。
【００７０】図９（ｃ）の構造の基板表面のシリコン酸
化膜またはシリコン窒化膜５にコンタクト孔６を既知の
ホトリソグラフィー技術及びエッチング法により形成
し、Ａｌ電極７を形成して、図８に示すＭＩＳキャパシ
ターが完成する。
化膜またはシリコン窒化膜５にコンタクト孔６を既知の
ホトリソグラフィー技術及びエッチング法により形成
し、Ａｌ電極７を形成して、図８に示すＭＩＳキャパシ
ターが完成する。
【００７１】上記に詳細に説明した製造方法（図９）を
用いて形成した図８に示す構造のＭＩＳキャパシターに
よれば、ＭＩＳキャパシターの電極間の誘電膜が該ＭＩ
Ｓキャパシターの一方の電極面のみに存在するようにす
るとともに、該ＭＩＳキャパシターの両電極面が該ＭＩ
Ｓキャパシターを構成する領域以外の領域も含めてそれ
ぞれの一平面上に存在する構造となるので、ＭＩＳを構
成する絶縁膜の膜厚および膜質の均一性が向上し高信頼
性が確保できる。また、形状に起因する電界集中ができ
なくなることにより耐圧の低下を防止することができ、
また、ＭＩＳキャパシターが２次元的に（平面で）形成
されるので、容量値がパターン面積のみで決定されて精
度が向上する。
用いて形成した図８に示す構造のＭＩＳキャパシターに
よれば、ＭＩＳキャパシターの電極間の誘電膜が該ＭＩ
Ｓキャパシターの一方の電極面のみに存在するようにす
るとともに、該ＭＩＳキャパシターの両電極面が該ＭＩ
Ｓキャパシターを構成する領域以外の領域も含めてそれ
ぞれの一平面上に存在する構造となるので、ＭＩＳを構
成する絶縁膜の膜厚および膜質の均一性が向上し高信頼
性が確保できる。また、形状に起因する電界集中ができ
なくなることにより耐圧の低下を防止することができ、
また、ＭＩＳキャパシターが２次元的に（平面で）形成
されるので、容量値がパターン面積のみで決定されて精
度が向上する。
【００７２】以上のように本実施例によれば、従来構造
のＭＩＳに比較して、信頼性、耐圧、容量精度のいずれ
も向上したＭＩＳキャパシターを実現することができ
る。
のＭＩＳに比較して、信頼性、耐圧、容量精度のいずれ
も向上したＭＩＳキャパシターを実現することができ
る。
【００７３】
【発明の効果】本発明によれば、高信頼性を有し、局部
的な耐圧低下のない高精度ＭＩＳキャパシターを提供
し、また、このようなＭＩＳキャパシターを実現する製
造方法を提供することができた。
的な耐圧低下のない高精度ＭＩＳキャパシターを提供
し、また、このようなＭＩＳキャパシターを実現する製
造方法を提供することができた。
【図１】実施例１のＭＩＳキャパシターを説明する断面
図である。
図である。
【図２】実施例１の工程を説明する断面フロー図であ
る。
る。
【図３】実施例１の工程の別例を説明する断面フロー図
である。
である。
【図４】背景技術としてのＭＩＳキャパシターの断面図
を示すものである。
を示すものである。
【図５】図４のＡ部拡大図である。
【図６】実施例３のＭＩＳキャパシターを説明する断面
図である。
図である。
【図７】実施例３の工程を説明する断面フロー図であ
る。
る。
【図８】実施例４のＭＩＳキャパシターを説明する断面
図である。
図である。
【図９】実施例４の工程を説明する断面フロー図であ
る。
る。
１ 基板（シリコン基板） ２ シリコン酸化膜 ３ キャパシターを構成する電極（ポリシリコン） ４ ＣＶＤＳｉＯ2 ５ キャパシターを構成する絶縁膜（シリコン窒化膜） ６ コンタクト孔 ７ キャパシターを構成する電極（Ａｌ電極）
Claims (12)
- 【請求項１】キャパシターを構成している電極間の絶縁
膜が該キャパシター以外の領域も含めて一平面上に存在
することを特徴とするＭＩＳキャパシター。 - 【請求項２】キャパシターを構成している電極間の絶縁
膜がシリコン酸化膜であることを特徴とする請求項１の
ＭＩＳキャパシター。 - 【請求項３】キャパシターを構成している電極間の絶縁
膜がシリコン窒化膜であることを特徴とする請求項１の
ＭＩＳキャパシター。 - 【請求項４】少なくとも表面が絶縁物質である基板表面
の任意領域に第１の導電物質を形成する工程と、 該基板表面に第１の絶縁膜を形成する工程と、 該基板表面に形成した第１の絶縁膜をエッチングして前
記第１の導電物質の上面を露出するとともに該基板表面
を平滑化する工程と、 該基板表面に第２の絶縁膜を形成する工程と、 少なくとも前記第１の導電物質の一部領域を含む該基板
上の任意領域に第２の導電物質を形成する工程とを有す
ることを特徴とするＭＩＳキャパシターの製造方法。 - 【請求項５】基板表面に形成された第１の絶縁膜の任意
領域を任意の深さまでエッチングする工程と、 該基板表面に第１の導電物質を形成する工程と、 該基板表面に形成した第１の導電物質をエッチングして
前記第１の絶縁物質を露出するとともに該基板表面を平
滑化する工程と、 該基板表面に第２の絶縁膜を形成する工程と、 少なくとも前記第１の導電物質の一部領域を含む該基板
上の任意領域に第２の導電物質を形成する工程とを有す
ることを特徴とするＭＩＳキャパシターの製造方法。 - 【請求項６】少なくとも表面が絶縁物質である基板表面
の任意領域に第１の導電物質を形成する工程と、 該基板表面に第１の絶縁膜を形成する工程と、 該基板表面に形成した第１の絶縁膜をエッチングして前
記第１の導電物質の上面を露出するとともに該基板表面
を平滑化する工程と、 前記露出した第１の導電物質の上面の表面近傍を絶縁物
化する工程と、 少なくとも前記第１の導電物質の一部領域を含む該基板
上の任意領域に第２の導電物質を形成する工程とを有す
ることを特徴とするＭＩＳキャパシターの製造方法。 - 【請求項７】基板表面に形成された第１の絶縁膜の任意
領域を任意の深さまでエッチングする工程と、 該基板表面に第１の導電物質を形成する工程と、 該基板表面に形成した第１の導電物質をエッチングして
前記第１の絶縁物質を露出するとともに該基板表面を平
滑化する工程と、 前記第１の導電物質の上面の表面近傍を絶縁物化する工
程と、 少なくとも前記第１の導電物質の一部領域を含む該基板
上の任意領域に第２の導電物質を形成する工程とを有す
ることを特徴とするＭＩＳキャパシターの製造方法。 - 【請求項８】平滑化のためのエッチングを機械研磨で行
なうことを特徴とする請求項４ないし７のいずれかのＭ
ＩＳキャパシターの製造方法。 - 【請求項９】平滑化のためのエッチングを機械・化学研
磨で行なうことを特徴とする請求項４ないし７のいずれ
かのＭＩＳキャパシターの製造方法。 - 【請求項10】平滑化のためのエッチングをレジストエッ
チバック法で行なうことを特徴とする請求項４ないし７
のいずれかのＭＩＳキャパシターの製造方法。 - 【請求項11】第１の導電物質の上面の表面近傍を絶縁物
化する工程を、酸化で行なうことを特徴とする請求項６
または７のＭＩＳキャパシターの製造方法。 - 【請求項12】第１の導電物質の上面の表面近傍を絶縁物
化する工程を、窒化で行なうことを特徴とする請求項６
または７のＭＩＳキャパシターの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15148093A JPH06338588A (ja) | 1993-05-29 | 1993-05-29 | Ｍｉｓキャパシターとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15148093A JPH06338588A (ja) | 1993-05-29 | 1993-05-29 | Ｍｉｓキャパシターとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06338588A true JPH06338588A (ja) | 1994-12-06 |
Family
ID=15519428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15148093A Pending JPH06338588A (ja) | 1993-05-29 | 1993-05-29 | Ｍｉｓキャパシターとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06338588A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004006958A (ja) * | 2003-07-17 | 2004-01-08 | Sharp Corp | Ｍｉｍキャパシタ及び高周波集積回路 |
| JP2014120732A (ja) * | 2012-12-19 | 2014-06-30 | Fujitsu Ltd | 電子装置及びその製造方法 |
-
1993
- 1993-05-29 JP JP15148093A patent/JPH06338588A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004006958A (ja) * | 2003-07-17 | 2004-01-08 | Sharp Corp | Ｍｉｍキャパシタ及び高周波集積回路 |
| JP2014120732A (ja) * | 2012-12-19 | 2014-06-30 | Fujitsu Ltd | 電子装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5238863A (en) | Process for fabricating gate insulating structure of a charge coupled device | |
| JPH01251760A (ja) | 強誘電体記憶装置 | |
| JPH06338588A (ja) | Ｍｉｓキャパシターとその製造方法 | |
| JP2721148B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| JPH0231464A (ja) | 半導体装置 | |
| JPH10214816A (ja) | 半導体装置の製造方法及び半導体装置の容量素子の製造方法 | |
| KR100300046B1 (ko) | 반도체소자의제조방법 | |
| JPH02148855A (ja) | 半導体装置及びその製造方法 | |
| JPH05190767A (ja) | 半導体装置 | |
| JPH03147327A (ja) | 半導体装置の製造方法 | |
| JP3071268B2 (ja) | 半導体装置の製造方法 | |
| KR100470195B1 (ko) | 반도체 장치의 커패시터 및 그 제조방법 | |
| JP3336660B2 (ja) | 半導体装置の製造方法 | |
| JPH04302438A (ja) | 薄膜トランジスタ | |
| JPS6242392B2 (ja) | ||
| JPH0223646A (ja) | 半導体装置 | |
| JPH0729711A (ja) | 抵抗の形成方法 | |
| JPS6254940A (ja) | 半導体装置の製造方法 | |
| JPS62219961A (ja) | 薄膜型ｍｏｓ構造半導体装置の製造法 | |
| JPS59228752A (ja) | 半導体装置 | |
| JPS6278853A (ja) | 半導体装置の製造方法 | |
| JPH0824118B2 (ja) | 半導体装置の製造方法 | |
| JPH0661421A (ja) | キャパシタの製造方法 | |
| JPH09270498A (ja) | 半導体記憶装置の製造方法 | |
| JPS6248045A (ja) | 半導体装置の製造方法 |