TW571435B - Magnetic memory device and method for manufacturing the same - Google Patents

Magnetic memory device and method for manufacturing the same Download PDF

Info

Publication number
TW571435B
TW571435B TW091124682A TW91124682A TW571435B TW 571435 B TW571435 B TW 571435B TW 091124682 A TW091124682 A TW 091124682A TW 91124682 A TW91124682 A TW 91124682A TW 571435 B TW571435 B TW 571435B
Authority
TW
Taiwan
Prior art keywords
magnetic
memory device
layer
impedance effect
effect element
Prior art date
Application number
TW091124682A
Other languages
English (en)
Inventor
Keiji Hosotani
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of TW571435B publication Critical patent/TW571435B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Description

571435 ⑴ 玖、發明說明 (發明說明應敘明：發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明) 相關申請案交叉參考 本申請案係以先前於2001年12月13日提出申請的第 2001-380321號曰本專利申請案為基礎並聲請其利益，這件申 請案的所有内容在此併入當成參考。 發明背景 1 .發明的技術範圍 本發明與磁性記憶裝置及其製造方法有關，尤其是與如 下之磁性記憶裝置及其製造方法有關；而其係以每1位元利 用電流磁場進行寫入，並依照阻抗變化把“ 1”、“0”之資料 進行讀出；而該阻抗變化係依照單元之磁化狀態而變者。 2.相關技藝描述 近年來，利用穿隧式磁性阻抗（TMR : Tunneling Magneto Resistive)效果之 MRAM (Magnetic Random Access Memory，磁性 隨機存取記憶體）之記憶元件問世。該MRAM發展為兼具非 揮發性、高集積度、高可靠度及高速反應之記憶體元件， 被視為具有潛方之元件，因而近年來迅速受到高度的期待。 圖26係利用先前技藝之MRAM之部份剖面圖。如圖26所 示，第一配線13和第二配線2 3係配置成相互垂直交叉狀， 而在該第一配線13和第二配線23之交叉點部份配置有TMR 元件16。該TMR元件16係介以上部電極（未在圖中顯示）與第 二配線23連接，且介以下部電極55和接線54而與MOS電晶體 53之源極/汲極擴散層52連接。而且，該MOS電晶體53之閘 極5 1為讀出配線。 在此，TMR元件16係包含：強磁性層之磁化固著層31，其 571435 (2) 發明說明續頁 係與下部電極55連接者；強磁性層之磁性記錄層33，其係 介以上4笔極與第一配線23連接；及非磁性層之穿隱接合 層32，其係夾於該磁化固著層31和磁性記錄層33之間。 前述MRAM係用於寫入及讀出如下資料者： 首先’在對任意之選擇單元中寫入資料的情形，反轉磁 性記錄層33之磁化方向，在TMR元件16中對選擇單元寫入 “ 1”、資料之任何一種狀態。其結果為，當磁性記錄層33 之磁化方向和磁化固著層31之磁化方向相同時，穿暖接合 層32之阻抗為最低，相對的，當兩者之磁化方向相反時， 則穿隧接合層32之阻抗為最高。因此，讓電流從2條配線23、 13往貫通TMR元件16之方向流通，來讀取穿隧接合層32之阻 抗變化’如此則可以判定“ 1”、“〇，，之記憶狀態，把資料讀出。 而配線23、13係介以上部電極和下部電極55而呈上下配置 者，而上部電極和下邯電極55係從外侧把TMR元件16包夾 者。 如上所述，在利用先前技藝之MRAM上，雖可記憶每！位 元2值之資料，但卻無法記憶比之更大的資料。 發明概述 依據本發明之第一視點之磁性記憶裝置係包含：磁性阻 柷效果元件（s) ’其係在1單元中使磁化容易軸（s)之方向朝互 異方向而進行疊層，且至少分別具有2值之阻抗值者；及第 —及第二配線（13，23)，其係包夾前述磁性阻抗效果元件 (s)，且朝互異方向延伸者。 依據本發明之第二視點之磁性記憶裝置之製造方法，其 (3) 發明說明續頁 係包含：形成往第一方向延伸之第一配線（13);在前述第一 配線（13)之上方將磁性阻抗效果元件（s)進行疊層；使前述 磁性阻抗效果元件（s)分別具備磁化固著層；使前述磁性阻 抗效果元件（s)分別擁有2值之阻抗值；在前述磁性阻抗效果 元件（s)上形成第二配線（23)，而其係在與前述第一方向不 同之第二方向上延伸者；對前述磁性阻抗效果元件（s)以互 異的溫度依序進行磁場中之熱處理，並把在前述磁性阻抗 效果元件（s)上之前述磁化固著層的磁化方向固定為互異的 方向。 圖式之簡單說明 圖1係與本發明之第一實施形態有關之磁性記憶裝置的 平面圖。 圖2係沿著圖1之II-II線之磁性記憶裝置的剖面圖。 圖3係與本發明之第一實施形態有關之磁性記憶裝置的 斜視圖。 圖4A、圖4B係與本發明之各實施形態有關之1重穿隧接合 結構之TMR元件的剖面圖。 圖5A、圖5B係與本發明之各實施形態有關之2重穿隧接合 結構之TMR元件的剖面圖。 圖6、7、8、9、10係與本發明之第一實施形態有關之磁性 記憶裝置之製造工序的各剖面圖。 圖11係與本發明之第一實施形態有關之磁性記憶裝置之 小行星曲線圖。 圖12係與本發明之第一實施形態有關之磁性記憶裝置之 571435 (4) 發明說明續頁 等價電路圖。 圖13係與本發明之第一實施形態有關之磁性記憶裝置之 ___________________________________________----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------—---------------------…一-------------------------------------- 讀出動作說明圖。 圖14係與本發明之第二實施形態有關之磁性記憶裝置之 斜視圖。 圖15係與本發明之第二實施形態有關之磁性記憶裝置之 剖面圖。 圖16係與本發明之第三實施形態有關之磁性記憶裝置之 斜視圖。 圖17係與本發明之第三實施形態有關之磁性記憶裝置之 剖面圖。 圖18係本發明之第四實施形態有關之磁性記憶裝置之平 面圖。 圖19係本發明之第四實施形態有關之磁性記憶裝置之小 行星曲線圖。 圖20係本發明之第五實施形態有關之磁性記憶裝置之平 面圖。 圖21係本發明之第六實施形態有關之磁性記憶裝置之斜 視圖，而該磁性記憶裝置係不包含開關元件者。 圖22係本發明之第六實施形態有關之磁性記憶裝置之斜 視圖，而該磁性記憶裝置係包含讀出開關用之二極體者。 圖23係本發明之第六實施形態有關之磁性記憶裝置之斜 視圖，而該磁性記憶裝置係包含讀出開關元件用之電晶體 者0 571435 發明說明續頁 (5) 圖24係本發明之第七實施形態有關之磁性記憶裝置之斜 視圖，而該磁性記憶裝置係不包含開關元件者。 圖25係本發明之第七實施形態有關之其他磁性記憶裝置 之斜視圖，而該其他磁性記憶裝置係不包含開關元件者。 圖26係利用先前技藝之磁性記憶裝置的剖面圖。 發明之詳述 與本發明之實施形態有關之磁性記憶裝置（MRAM : Magnetic Random Access Memory)係在1單元内包含多個穿隧式 磁性阻抗（TMR : Tunneling Magneto Resistive)效果元件，且可 維持每1位元4值以上之資料者。 以下參考圖式針對本發明之實施形態進行說明。在說明 中，對於在所有圖中共通的元件，則賦予相同的參考元件 符號。 [第一實施形態]
第一實施形態係不使用開關元件，在1單元中疊層2個TMR 元件的例子，而其容易軸方向係不重疊者。 圖1係與本發明之第一實施形態有關之磁性記憶裝置的 平面圖。圖2係沿著圖1之II-II線之磁性記憶裝置的剖面圖。 圖3係與本發明之第一實施形態有關之磁性記憶裝置的斜 視圖。以下，針對與本發明之第一實施形態有關之磁性記 憶裝置的結構進行說明。 如圖1乃至圖3所示，與本發明之第一實施形態有關之磁 性記憶裝置係包含：第一及第二配線13、23，其係往互異 方向延伸者；及第一及第二TMR元件16、21，其係被包夾於 -9- 571435 發明說明續頁 ⑹ 前逑第一及第二配線13、23之間者。而在第一及第二TMR 元件16、21中，其磁化容易軸16a、21 a的方向係被配置成互 異者。又，在第一及第二TMR元件16、21之間亦可包含蝕刻 擋止層（非磁性層）丨8，其係在TMR元件16、21之圖案化時具 有抑制功能者。 在此，在第一實施形態中，第一及第二配線13、23係被
配置為垂直交叉狀，此乃適合於形成大規模之單元陣列時 之結構。又，第一 TMR元件16之磁化容易軸16a係與第一配 線13朝向相同方向，而第二TMR元件21之磁化容易軸21a則 與第二配線23朝向相同方向。因此，第一 TMR元件16之磁化 容易軸16a係與第二TMR元件21之磁化容易軸21a呈垂直交叉 狀。 如上所述，TMR元件16、21係包含如下3層結構：磁化固 著層（磁性層）3 1，其磁化之方向為固定者；穿隧接合層（非 磁性層）32，磁性記錄層（磁性層）33，其磁化之方向為反轉 者。而前述TMR元件16、21係在磁化容易軸16a、2la不重疊 的配置下進行疊層者。在此，亦可把磁化固著層3 1和磁性 記綠層33之位置交換；而TMR元件16、21可以是由1層之穿 隧接合層32所形成之1重穿隧接合結構，亦可以是由2層之 穿隧接合層32所形成之2重穿隧接合結構。以下，針對1重 穿隧接合結構及2重穿隧接合結構之TMR元件16、21之例進 行說明。 如圖4A所示之1重穿隧接合結構之TMR元件16、21係包 含：磁化固著層3 1，其係依序把模板層1 〇 1、初期強磁性層 -10- 571435 ⑺ 發明說明績頁 〇2反^磁性層103及基準強磁性層104進行疊層而成者； 牙暖接合層32 ’其係^該磁化固著層31上形成者；及磁性 。己錄層33 ’其係在該穿隧接合層32之上，依序把自由強磁 性層1〇5、接點層1〇6進行疊層而成者。 •如圖仙所不之1重穿隧接合結構之TMR元件16、21係包 含：磁化固著層3卜其係依序把模板層1〇1、初期強磁性層 1〇2反^磁性層103、強磁性層1〇4,、非磁性層1〇7、強磁性 I行$層而成者，穿隨接合層32，其係於該磁化固著 層上形成者，及磁性記錄層33，其係在該穿隧接合層32 之上，依序把強磁性層1〇5,、非磁性層1〇7、強磁性層1〇5" 及接點層106進行疊層而成者。 又，在圖4B所示之TMR元件16、21中係導入如下兩種3層 聋 兹化固奢層3 1内之3層結構’其包含強磁性層1 、 非磁性層107及強磁性層104";及磁性記錄層33内之3層結 構其包含強磁性層105,、非磁性層1〇7及強磁性層l〇5M。因 此’與圖4A所示之TMR元件16、21相較，其所提供之單元結 構更能抑制強磁性内部之磁極的產生，且更適於體積之精 微化。 如圖5A所示之2重穿隧接合結構之TMR元件16、21係包 含··第一磁化固著層31a，其係依序把模板層101、初期強磁 性層102、反強磁性層1〇3及基準強磁性層104進行疊層而成 者；第一穿隧接合層32a，其係於該第一磁化固著層31a上形 成者；磁性記錄層33，其係於該第一穿隧接合層32a上形成 者；第二穿隧接合層32b，其係於該磁性記錄層33上形成者； 571435 (8) 發明說明續頁 及第一磁化固著層31b，其係在第二穿隧接合層32b上，依序 把基率強磁性層1〇4、反強磁性層ι〇3、初期強磁性層1〇2及 接點層106進行疊層而成者。 如圖5B所示之2重穿隧接合結構之tmr元件16、21係包 δ第磁化固著層31a，其係依序把模板層1 ο 1、初期強磁 f生層102、反強磁性層1〇3及基準強磁性層1〇4進行疊層而成 弟 牙隧接合層32a ’其係於該第一磁化固著層3 1 a上形 成者’磁性記錄層33，其係於該第一穿隧接合層32&上，依 序把強磁性層33’ '非磁性層1〇7、強磁性層33"的3層結構進 行疊層而成者；第二穿隧接合層32b，其係於該磁性記錄層 33上形成者；及第二磁化固著層31b，其係在第二穿隧接合 層32b上，依序把強磁性層ι〇4，、非磁性層、強磁性層 104’’、反強磁性層103、初期強磁性層1〇2及接點層1〇6進行 疊層而成者。 又’在圖5B所不之TMR元件16、21中導入如下兩種3層結 構·磁性圮錄層33之3層結構，其包含強磁性層33,、非磁性 層10 7 &磁性層3 3 ，及弟一磁化固著層3 1 b内之3層結構， 其包含強磁性層104,、非磁性層107、強磁性層1〇4,，。因此， 與圖5A所示之TMR元件16、21相較，其所提供之單元結構更 能抑制強磁性内部之磁極的產生，且更適於體積之精微化。 如前述2重穿隧接合結構之TMR元件16、21與1重穿隧接合 〜構之TMR元件16、21相較’當施加相同之外部偏壓時，磁 性阻抗（Magneto Resistive)比（“ 1，，、“〇，，狀態之阻抗之變化率） 之劣化較小，可以以更高的偏壓進行動作。亦即，採取2 -12- 571435 (9) 發明說明續頁 重穿隧接合結構在讀出單元内之資料時較為有利。 前述1重穿隧接合結構之TMR元件16、21或2重穿隧接合結 梢:之TMR元件Ϊ6、21可以利用如下材料來形成。
在磁化固著層31、31a、31b及磁性記錄層33之材料方面， 譬如以使用如下者為佳：鐵（Fe)、姑（Co)、鎳（Ni)或該合金、 自旋分極率大之磁鐵礦物質二氧化鉻（Cr02)、RXMn03_y (R ; 希土類、氙（X);鈣（Ca)、鋇（Ba)、鳃（Sr))等之氧化物，以及 NiMnSb、PtMnSb等雷磁波合金。此外，在前述磁性體中，只 要不失去其強磁性的情況下，即使多少含有如下非磁性元 素亦無妨·· Ag(銀）、cu(銅）、Au(金）、A1(鋁）、Mg(錳）、Si(矽）、 Bi(叙）、Ta(纽）、B(硼）、C(碳）、〇(氧）、N(氮）、pd(鈀）、Pt(箔）、 Zr(錘）、Ir(銥）、w(鎢）、Mo(鉬）、Nb(鈮）。 反強磁性層103之材料以使用鐵-錳（Fe-Mn)、箔-錳 (Pt-Mn)、羯 _鉻-鐘（Pt-C卜Mn)、鎳 4孟（Ni_Mn)、銥省（Ir_Mn)、
氧化鎳（Ni〇）、三氧化二鐵（Fe2〇3)等為佳。而反強磁性層103 係構成磁化固著層3丨、3 la、3ib之一部份者。 牙隨接合層32、32a、32b之材料可使用三氧化二鋁 (ai2o3)、一氧化矽（Si〇2)、氧化錳（Mg〇)、氮化鋁（A1N)、三 氧化二纽、（Bl2〇3)、二氟化錳（MgF2)、二氟化鈣（CaF2)、SrTi〇2、
AlLa〇3等各種介電體；而在該介電體中如有氧氣、氮氣、氟 素不足的現象亦無妨。 如上所述’第一及第二元件μ、21可以是1重穿隧接 合結構或2重穿隧接合結構中之任何一種，而且，可在前述 材料中的任何種類來形成。然而，為了實現每工位元具有4 -13 - 571435 (10) 發明說明續頁 值之資料的MRAM，則必須使第一及第二TMR元件16、21之 “ Γ’、“0”狀態的阻抗變化量△ R1、△ R2為不同值。 而為了使阻抗變化量△ R1、△ R2不同值，只要使TMR元 件16、21具有如下結構即可： 譬如，使第一 TMR元件16之穿隧接合層32與第二TMR元件 21之穿隧接合層32具有不同之膜厚即可；或是，讓第一 TMR 元件16之磁性記錄層33與第二TMR元件21之磁性記錄層33 具有不同之膜厚亦可；或是，讓第一 TMR元件16之磁化固著 層31與第二TMR元件21之磁化固著層31具有不同之膜厚亦 可。在該場合，在第一及第二TMR元件16、21上，與穿隧接 合層32、磁性記錄層33及磁化固著層31之各自的膜厚差異成 比例，會造成MR比的不同。 此外，以不同材料形成第一 TMR元件16、第二TMR元件 21，來使MR比具有不同值，亦為可行方式。譬如，在磁化 固著層31中使用C〇9_Fe (譬如反強磁性層使用pt_]vin)的情 形，如採用如下磁性記錄層33材料則可改變MR比：亦即， 磁性記錄層33材料為钴鐵（Co-Fe)的情形，MR比為〜50% ;如 為鈷-鐵-鎳（Co-Fe-Ni)的情形，MR比為40〜45% ;如為鎳-鐵 (Ni-Fe)的情形，MR比為〜35%。 此外，亦可讓第一 TMR元件16與第二TMR元件21具有不同 之大小。 再者’在第一與第二TMR元件16、21中，讓其中一個為1 重穿隧接合結構，而另一個為2重穿隧接合結構亦可，如此 則可使第一與第二TMR元件16、21之MR比各有不同之值。 -14- 571435 (11) 發明說明續頁 圖6乃至圖10係與本發明之第一實施形態有關之磁性記 憶裝置之製造工序的剖面圖。以下’針對與本發明之第一 _______________________________ .—— ^ …......................-— 一實施形態有關之磁性記憶裝置之製造方法進行說明。 如圖6所示，第一配線13係介以絕緣膜12等在半導體基板 11上形成；而在該第一配線13上，則有第一 TMR材料層14形 成。該第一 TMR材料層14如採取1重穿隧接合結構的情形， 則為3層結構，其包含：磁化固著層31、穿隧接合層32及磁 性記錄層33。接著，譬如，在第一 TMR材料層14上形成硬罩 15並將之圖案化；而該硬罩15係包含DLC (Diamond Like Carbon，類鑽石碳）膜者。利用前述圖案化後之硬罩15透過 RIE (Reactive Ion Etching，反應性離子蚀刻）或離子減薄方 式，使第一 TMR材料層14被選擇性除去，而形成第一 TMR元 件16。然後把圖案化後之硬罩15除去。 接著，如圖7所示，在第一 TMR元件16及第一配線13上形 成絕緣膜17 ;而第一 TMR元件16之周邊部係被該絕緣膜17所 掩埋。然後讓絕緣膜17表面平坦化，直到第一 TMR元件16 之表面露出為止。接著，譬如使用濺鍍法，在絕緣膜及第 一 TMR元件16上形成包含非磁性層之蝕刻擋止層丨8。然後， 在該触刻擋止層18上形成第二TMR材料層19。該第二TMR材 料層19如採取1重穿隧接合結構的情形，則可和第一 TMR材 料層14一樣，具有磁化固著層31、穿隧接合層32及磁性記錄 層33之3層結構。而第二TMR材料層19應以採用與第一 TMR 材料層14不同材料來形成為佳，此外，讓第二TMR材料層19 之穿隧接合層32與第_ TMR材料層14之穿隧接合層32有不 571435 (12) 發明說明續頁 同膜厚亦可。接著，可在第二TMR材料層19上形成包含DLC 膜之硬罩20。 接著，如圖8所示，以微影及蝕刻，把硬罩20進行圖案化。 接著，使用前述圖案化後之硬罩20，以蝕刻擋止層18為抑 制物，以RIE或離子減薄，使第二TMR材料層19被選擇性除 去，而形成第二TMR元件21。然後把圖案化後之硬罩20除去。 接著，如圖9所示，以微影及蝕刻，把蝕刻擋止層18進行 圖案化。在此，蝕刻擋止層1 8之圖案化所留下之面積係比 第一與第二TMR元件16、21者為大。接著，在絕緣層17、蝕 刻擋止層18及第二TMR元件21上形成絕緣膜22 ;然後，該絕 緣膜22被平坦化直到第二TMR元件21之表面露出為止。 接著，如圖10所示，在第二TMR元件21及絕緣膜22上形成 第二配線23。接著，在第二配線23及絕緣膜22上形成絕緣膜 之表面24 ;而第二配線23之周邊部係被該絕緣膜24所掩埋。 然後’該絕緣膜24被平坦化直到第二配線23之表面露出為 止。 接著’為了統一第一及第二TMR元件16、21之磁化固著層 31的磁化方向，因此在真空中施加數千奥斯特（〇e :〇ersted) 程度之磁場，實施數百度左右之退火。在此，為了使兩個 TMR儿件16、21之磁化固著層31的磁化方向固定在互異方 向，因此近如下退火。如上所述，第一 TMR元件16及第二TMR 元件21係預先以不同材料形成。接著，首先，在可用高溫 統，磁化方向的第一 TMR元件16上，施加第一方向的磁場， 以高溫進行退火，則可統一第一 TMR元件16之磁化方向。接 571435 (13) 明說明續頁 著，在非用低溫則無法統一磁化方向的第二TMR元件2 1上， 施加第二方向的磁場，以低溫進行退火，則使可固定第二 TMR元件21之磁化方向。 如上所述，為了使第一及第二TMR元件16、21之磁化固著 層3 1的磁化方向固定在互異方向，可採取如下具體方法： 依照磁化固著層31所用之反強磁層材料，使區段溫度有 所不同。譬如，Ni-Mn的情形為43(TC，Pt-Mn的情形為35CTC， Ir-Mn的情形為260°C ，Fe-Mn的情形為150°C 。因此，利用前 述區段溫度的差異，則可使第—及第二TMR元件16、21之磁 化固著層31的磁化方向固定在互異方向。 首先，形成第一磁性穿隧接合（第一 TMR元件16)。具體而 言，在第一配線13上堆疊第一疊層膜；而該第一疊層膜係 包含··磁化固著層31_穿隧接合層32-磁性記錄層33，而磁化 固著層31之反強磁層材料係使用以以口者。接著，利用離子 減薄法，把第一瑩層膜進行加工，使磁化容易軸朝所希望 4磁化方向變長。接著，譬如使用RF濺鍍法，在整面堆疊 出作為層間絕緣膜之Si〇x膜。然後將該以加膜平坦化，使之 露出於第一磁性穿隧接合之上面部。 言
接著，形成第二磁性穿隧接合（第二丽元件21)。具體而 ’在第-磁性穿隧接合上堆疊第二疊層膜；而該第二疊 月旲係包含·磁化固著層31_穿隧接合層32_磁性記錄層”， 而磁化固著層3 1之反強磁層 用離子減薄法，把第二疊層 所希望之磁化方向變長。在 材料係使用Ir-Mn者。接著，利 膜進行加工，使磁化容易轴朝 此，把第一磁性穿隧接合和第 -17- (14)571435 二磁性穿 然後， 施加數千 使磁化固 接合的磁 + Q的溫/ 與第一磁 弟一與 軸的方向 可疊層出 此外， 間實施為 21的磁化 後之種種 如果可防 在最終時 化方向的 圖11係 小行星曲 磁性記憶 第一及 為互異， 不同。亦 寫入電流 隧接合的磁化容易軸之方向互至 首先，朝第一磁性穿隧接合的 Oe之磁場，同時以350°C + α的 著層31之磁化方向固定。接著 發明說明續頁 石兹化容易轴之方向 溫度把基板加熱， 朝第二磁性穿隧 化容易軸之方向施加數千〜之❿昜，同日寺以26代 t把基板加熱，使磁化固著層31之磁化方向固定於 性穿隧接合之不同方向。 第二磁性f隧接合上之磁性記錄層33各磁化容易 ’可利用形狀異方性進行賦予。《過前述處理， 磁化容易軸之方向為互異的磁性穿隧接合。 斤迟退火以到第二配線23形成後之最終時 佳，而忒退火係用於固定第—及第二TMR元件16、 方向者其理由在於，如在途中進行退火，則隨 處里可此會對已經固定之磁化造成不良影響。但 止對已經固定之磁化造成不良影響的話，則亦可 間以外，貫施固定第一及第二TMR元件I6、21之磁 退火。 與本發明> # 、 '^昂一實施形態有關之磁性記憶裝置之 、、泉以下’針對與本發明之第一實施形態有關之 裝置 < 寫入方法進行說明。 第二》TMR ^ 一 70件丨6、21的磁化容易軸16a、2la之方向 因此用於使并 、 尺Μ化万向反轉之寫入電流的電流值就 即，在圖丨丨由 ， 甲’如橫軸（X軸）為流入第一配線13之 值II ’而縱缸 袖（Y軸）為流入第二配線23之寫入電流
-18 - 571435 發明說明續頁 (15) 值12，則以虛線之小行星曲線來表示第一 TMR元件16之所需 寫入電流的臨限值；以實線之小行星曲線來表示第二TMR 元件21之所需寫入電流的臨限值；接著，把位於小行星曲 線外侧區域之電流值的電流分別流入第一及第二配線13、 23，則可對各TMR元件16、21進行寫入。
在此，在TMR元件之磁化的反轉臨限值方面，通常容易 方向軸要比困難方向軸為低；因此，第一 TMR元件16之小行 星曲線和第二TMR元件21之小行星曲線在X、Y方向為非對 稱。亦即，第一 TMR元件16之小行星曲線和第二TMR元件21 之小行星曲線之間，係呈90度錯開之曲線，彼此並不重疊。 利用此一現象，在本發明之第一實施形態上，可對第一及 第二TMR元件16、21之一方選擇性地寫入資料。 亦即，如讓第一電流區域之電流流向第一及第二配線 13、23，則只有第一 TMR元件16之磁化呈現反轉，僅對第一 TMR元件16進行寫入。又，如讓第二電流區域之電流流向第 一及第二配線13、23，則只有第二TMR元件21之磁化呈現反 轉，僅對第二TMR元件21進行寫入。如讓第三電流區域之電 流流向第一及第二配線13、23，則第一及第二TMR元件16、 21兩者之磁化呈現反轉，對第一及第二TMR元件16、21進行 寫入。如前所述，透過調整流向第一及第二配線13、23之 寫入電流值’使用一對寫入配線13、23，則可對2個TMR 元件16、21進行選擇性資料的寫入，即可在1單元中寫入4 值之資料。 圖12係與本發明之第一實施形態有關之磁性記憶裝置之 -19- 571435 (16) 發明說明續頁 等價電路圖。圖13係與本發明之第一實施形態有關之磁性 記憶裝置之讀出動作說明圖。以下，針對與本發明之第一 實施形態有關之磁性記憶裝置之讀出方法進行說明。 如圖12所示，在與第一實施形態有關之磁性記憶裝置之 記憶單元中，第一 TMR元件16及第二TMR元件21採取串聯連 接。在此，第一及第二TMR元件16、21在處於“1”狀態時和“〇，， 狀悲時’各自的阻抗值都會變化。在此，假設在第一 Tmr 元件16方面，處於“丨，，狀態時之阻抗值為R1，而處於“〇，，狀態 時之阻抗值為Rl+A rj ;在第二TMR元件21方面，處於“1，， 狀態時之阻抗值為R2，而處於“〇，，狀態時之阻抗值為 R2 ’則記憶單元之串聯阻抗r為第一 TMR元件16之阻抗（R1 或Rl + Δ R1)與第二TMR元件21之阻抗（R2或R2+A R2)的加總 值。 因此，如圖13所示，依照第一及第二TMR元件16、21之各 自的記錄狀態，2個TMR元件16、21之串聯阻抗R變為4個值。 亦即，首先，假設在第一及第二TMR元件16、21中分別 有’’ 1”資料被寫入，在該情況下，記憶單元之串聯阻抗以為 弟一及弟一 TMR元件16、21之阻抗Rl、R2的加總值，亦即， R1 + R2。接著，譬如只對第一 TMR元件16進行寫入的情形， 則弟一 TMR元件16之阻抗變為Rl + A R1。因此，該情形的記 憶單元之串聯阻抗Rb變為Rl + Λ R1 + R2。又，譬如只對第二 TMR元件21進行寫入的情形，則第二TMR元件21之阻抗變為 R2+ △ R2。因此，該情形的記憶單元之串聯阻抗Rc變為 R1 + R2+A R2。此外，譬如對第一及第二TMR元件16、21兩者 -20- 571435 (17) 發明說明績頁 進行窝入的情形，則第一 TMR元件16之阻抗變為Rl + Δ R1 ; 第二TMR元件21之阻抗變為R2+A R2。因此，該情形的記憶 單元之串聯阻抗Rd變為Rl + Λ R1 + R2+A R2。 從以上程序，可進行讀出4值之資料。亦即，譬如，讀 出電流流通時之選擇記憶單元的阻抗值R為Ra的情形，則表 示對第一及第二TMR元件16、21分別寫入了 “1”資料。譬如 為Rb的情形，則表示對第一 TMR元件16寫入了 “0”資料，而 對第二TMR元件21寫入了 ‘‘ 1”資料。譬如為RC的情形，則表 示對第一 TMR元件16寫入了 “1”資料，而對第二TMR元件21 寫入了 “2”資料。譬如為Rd的情形，則表示對第一及第二 元件16、21分別寫入了 “0”資料。
此外，為了能夠讀出4值之資料，產生4值之不同阻抗值 乃為必要。亦即，為了產生串聯阻抗值Rb、Rc，使A Rj與 △ R2為不同值係必要條件。在此，如前所述，在第一TMR 元件16和第二TMR元件21上，譬如讓穿隧接合層32具有不同 膜厚，來改變R1與R2值；或將之以不同材料形成來改變MR 比等；如此則可容易達到前述目的。 根據前述第一實施形態，係在第一和第二配線13、23之 間，將第一及第二TMR元件16、21進行疊層，而其容易方向 軸係朝向不重疊方向者。接著，調整寫入電流值，來對第 一及第二TMR元件16、21進行選擇性資料寫入，如此則可寫 入4值之資料。再者，因把第一及第二TMR元件16、21之阻 抗變化量△ R1、△ R2設定為不同值，可產生4值之串聯阻抗 Ra、Rb、Rc、Rd，故可讀出4值之資料。如上所述，由於具 -21 - 571435 (18) 發明說明續頁 有記錄、讀出每1位元4值之資料的能力，故可大幅度提昇 記憶體的集積度。 [第二實施形態] 在第二實施形態中，係在1單元中使容易軸方向不重疊的 情況下將二個TMR元件進行疊層，且係以整流元件為開關 元件者。 圖14係與本發明之第二實施形態有關之磁性記憶裝置之 斜視圖。以下，針對與第二實施形態有關之磁性記憶裝置 之結構進行說明。 如圖14所示，第二實施形，態與第一實施形態相異之處在 於，採用二極體元件41作為讀出用之開關元件。亦即，與 第二實施形態有關之磁性記憶裝置係包含：第一及第二配 線13、23，其係往互異方向延伸者；第一及第二TMR元件16、 21，其係被包夾於前述第一及第二配線13、23之間者；及二 極體元件41，其係配置於第一 TMR元件16和第一配線13之間 者。而在第一及第二TMR元件16、21中，其磁化容易軸的方 向係被配置成互異者。又，由於其他結構與第一實施形態 者相同，故在此不再贅述。 圖15係與本發明之第二實施形態有關之磁性記憶裝置之 剖面圖。以下，針對與第二實施形態有關之磁性記憶裝置 之製造方法進行說明。 如圖15所示，第一配線13係介以絕緣膜12等在半導體基板 11上形成，而在該第一配線13上則形成二極體材料層40。在 該二極體材料層40上形成第一 TMR材料層14。該第一 TMR材 -22- 571435 發明說明續頁 (19) 料層14如採取1重穿隧接合結構的情形’則為3層結構’其 包含：磁化固著層3卜穿隧接合層32及磁性記錄層33。接著’ 譬如，在第一 TMR材料層14上形成硬罩15並將之圖案化；而 該硬罩15係包含DLC膜者。利用前述圖案化後之硬罩15透過 RIE或離子減薄方式，使第一 TMR材料層14及二極體材料層 40被選擇性除去，而形成第一 TMR元件16及二極體元件41。 然後把圖案化後之硬罩15除去。接著，在第一 TMR元件16 及第一配線13上形成絕緣膜17 ;而第一 TMR元件16及二極體 元件41之周邊部係被該絕緣膜17所掩埋。由於其他工序與 第一實施形態者相同，故在此不再贅述。 在如前述之第二貫施形態中，和前述第一^實施形態一 樣，如圖11所示，係從第一及第二TMR元件16、21之兩個小 行星曲線來設定第一乃至第三電流區域。然後，從第一乃 至第三電流區域來選擇寫入電流值，則第一及第二TMR元 件16、21被選擇性地寫入資料。又，在進行資料讀出之際， 讓讀出電流流向第一及第二TMR元件16、21，從該第一及第 二丁MR元件16、21之串聯阻抗來判斷所寫入的資料。在此， 第二實施形態係採用二極體元件41作為開關元件，因此， 在進行資料讀出之際，透過偏壓的調整，可容易僅對選擇 單元流出讀出電流。 前述第二實施形態可以發揮與第一實施形態同樣的效 果。 再者，因在第一 TMR元件16與第一配線13之間插入了二極 體元件41，因此透過偏壓的調整，可容易僅對選擇單元流 -23. 571435 發明說明續頁 (20) 出讀出電流。如此一來，在大幅度提昇資料之讀出精確度 的同時，也提昇了讀出速度。 [第三實施形態] 在第三實施形態中，係在1單元中使容易軸方向不重疊而 將TMR元件進行疊層，且係以電晶體為開關元件者。 圖16係與本發明之第三實施形態有關之磁性記憶裝置之 斜視圖。以下，針對與第三實施形態有關之磁性記憶裝置 之結構進行說明。 如圖16所示，第三實施形態與第一實施形態相異之處在 於，採用MOS電晶體53作為讀出用之開關元件。亦即，與第 三實施形態有關之磁性記憶裝置係包含：第一及第二配線 13、23，其係往互異方向延伸者；第一及第二TMR元件16、 21，其係被包夾於前述第一及第二配線13、23之間者；及 MOS電晶體53，其係介以下部電極55與第一 TMR元件16連接 者。在此，下部電極55係與第一配線13呈分離配置者。而 且，第一及第二TMR元件16、21係配置為磁化容易軸呈互異 方向者。此外，由於其他結構與第一實施形態者相同，故 在此不再贅述。 圖17係與本發明之第三實施形態有關之磁性記憶裝置之 剖面圖。以下，針對與第三實施形態有關之磁性記憶裝置 之製造方法進行說明。
首先，如圖17所示，閘極51係介以閘極絕緣膜50在半導體 基板11上選擇性地形成；而在該閘極5 1之兩側的半導體基 板11之表面上，形成源極/汲極擴散層52 ;如此則形成MOS -24- 571435 發明說明續頁 (21) 電晶體53，且該MOS電晶體53之閘極51則為讀出配線。接 著，在絕緣膜12内形成接線54及第一配線13，而該接線54 係與源極/沒極擴散層52連接者。接著，形成下部電極55， 其係與第一配線13呈分離設置，且和接線5 4連接者。而在 該下部電極55上則形成第一 TMR材料層14。由於其他工序與 第一實施形態者相同，故在此不再贅述。 在如前述之第三實施形態中，和上述第一實施形態一 樣，如圖11所示，係從第一及第二TMR元件16、21之兩個小 行星曲線來設定第一乃至第三電流區域。然後，從第一乃 至第三電流區域來選擇寫入電流值，則第一及第二TMR元 件16、21被選擇性地寫入資料。又，在進行資料讀出之際， 讓讀出電流流向第一及第二TMR元件16、21，從該第一及第 二TMR元件16、21之串聯阻抗來判斷所寫入的資料。在此， 第三實施形態係採用MOS電晶體53來作為開關元件，因此， 在進行資料讀出之際，把與選擇單元連接的MOS電晶體53 設為ON狀態，則可容易僅對選擇單元流出讀出電流。 前述第三實施形態可以發揮與第一實施形態同樣的效 果。 再者，因採用MOS電晶體53來作為讀出用之開關元件，故 與第二實施形態一樣，可容易僅對選擇單元流出讀出電 流。如此一來，在大幅度提昇資料之讀出精確度的同時， 也提昇了讀出速度。 此外，MOS電晶體53之生產過程和一般之LSI方面所用之 CMOS生產過程具有良好共通性。亦即，在周邊電路區域形 -25- 571435 發明說明續頁 (22) 成MOS電晶體的同時，記憶單元區域之MOS電晶體53也可一 起形成，因此以較不複雜的生產過程就可形成開關元件。 [第四實施形態] 第四實施形態係TMR元件之容易軸方向與配線之延伸方 向相異的例子。 圖18係本發明之第四實施形態有關之磁性記憶裝置之平 面圖。圖19係本發明之第四實施形態有關之磁性記憶裝置 之小行星曲線圖。以下，針對與第四實施形態有關之磁性 記憶裝置進行說明。又，在第四實施形態中，僅針對與第 一實施形態相異之處進行說明。 如圖18所示，第四實施形態與第一實施形態相異之處在 於：把第一及第二TMR元件16、21之容易軸方向.16a、21a與 第一和第二配線13、23之延伸方向錯開。亦即，第一 TMR 元件16之容易軸方向16a對第一配線13之延伸方向錯開順時 針45度；而第二TMR元件21之容易軸方向21a對第二配線23 之延伸方向錯開順時針45度。此一情形和第一實施形態中 一樣，由於第一和第二配線13、23為垂直交叉，因此第一 TMR元件16之容易軸方向16a和第二TMR元件21之磁化容易 軸21a亦為垂直交叉。 如前所述，第四實施形態之與第一實施形態相較，其第 一及第二TMR元件16、21係呈錯開順時針45度之結構。因 此，如圖19所示，第四實施形態之小行星曲線係把第一實 施形態之小行星曲線朝順時針方向旋轉45度者。亦即，如 為只對第一及第二TMR元件16、21之一方寫入資料的情形， -26- 571435 發明說明續頁 (23) 則在第一實施形態中，必須對第一和第二配線13、23中之 一方流出較大電流；而在第四實施形態中，則對第一和第 二配線13、23流出大約相同電流。 在前述第四實施形態中，如圖19所示，係從第一及第二 TMR元件16、21之兩個小行星曲線來設定第一乃至第三電流 區域。然後，從第一乃至第三電流區域來選擇寫入電流值， 則第一及第二TMR元件16、21被選擇性地寫入資料。又，在 進行資料讀出之際，讓讀出電流流向第一及第二TMR元件 16、21，從該第一及第二TMR元件16、21之串聯阻抗來判斷 所寫入的資料。 前述第四實施形態可以發揮與第一實施形態同樣的效 果。 再者，在第四實施形態中，如為只對第一及第二TMR元 件16、21之一方寫入資料的情形，則對第一和第二配線13、 23流出大約相同電流；故與與第一實施形態相較，在流出 讀出電流的情形，可避免對第一和第二配線13、23之一方 造成較大負荷。 此外，TMR元件16、21之容易軸方向16a、21a與第一和第 二配線13、23之延伸方向的錯開角度並不限於45度，而可作 各種變更。 又，在第四實施形態中，亦可把第二及第三實施形態所 示之開關元件配合在其結構中使用。 [第五實施形態] 在第五實施形態中所示的例子，係在1單元内把3個以上 -27- 571435 發明說明續頁 (24) 之TMR元件讓其各容易軸方向不重疊而進行疊層者。 圖20係本發明之第五實施形態有關之磁性記憶裝置之平 面圖。以下，針對與第五實施形態有關之磁性記憶裝置進 行說明。又，在第五實施形態中，僅針對與第一實施形態 相異之處進行說明。 如圖20所示，第五實施形態與第一實施形態相異之處在 於：在1單元内把4個TMR元件16、21、60、61讓其各容易軸 方向16a、21a、60a、61a不重叠而進行疊層。亦即，讓容易 軸方向16a朝第一配線13之延伸方向，而配置第一 TMR元件 16 ;讓容易軸方向21a朝該第一 TMR元件16之容易軸方向16a 的反時針45度方向，而配置第二TMR元件21 ;讓容易軸方向 60a朝該第二TMR元件21之容易軸方向21a的反時針45度方 向’亦即朝第二配線23之延伸方向，而配置第三TMR元件 60 ;讓容易軸方向61a朝該第三TMR元件60之容易軸方向60a 的反時針45度方向，而配置第四TMR元件61;前述第一乃至 第四TMR元件16、21、60、61係依序在第一和第二配線13、 23之間被疊層。此外，在第一與第二TMR元件16、21之間； 在第二與第三TMR元件21、60之間；在第三與第四TMR元件 6 0、61之間，分別有包含非磁性層之蚀刻擋止層1 8形成。 在第五實施形態中，係從第一乃至第四TMR元件16、21、 60、61之4個小行星曲線來設定多個電流區域。然後，從該 多個電流區域來選擇寫入電流值，則第一乃至第四TMR元 件16、21、60、61被選擇性地寫入資料。又，在進行資料讀 出之際，讓讀出電流流向第一乃至第四TMR元件16、21、60、 -28- 571435 發明說明續頁 (25) 61，從該第一乃至第四TMR元件16、21、60、61之串聯阻抗 來判斷所寫入的資料。如前所述可知，在第五實施形態中， 實現了每1位元具有16值之資料的MRAM。 此外，為了能夠維持每1位元具有16值之資料，必須讓第 一乃至第四TMR元件16、21、60、61上之“1，，、“0”狀態的阻 抗變化量△ R1、△ R2、△ R3、△ R4分別為不同值；而如在 第一實施形態中所述，為達到此一目的，可採取如下方法： 譬如，讓第一乃至第四TMR元件16、21、60、61之穿隧接合 層具有不同的膜厚；或以不同材料來形成第一乃至第四 TMR元件16、21、60、61 ;或讓第一乃至第四TMR元件16、 21、60、61具有不同的大小。 再者，在與第五實施形態有關之磁性記憶裝置方面，如 把第一乃至第四TMR元件16、21、60、61進行疊層，則可如 同在第一實施形態中一樣形成。在此，在實施磁場中退火 之際，係依照第一 TMR元件16、第二TMR元件21、第三TMR 元件60、第四TMR元件61的順序，以不同溫度進行。而該磁 場中退火係用於，讓第一乃至第四TMR元件16、21、60、61 之磁化固著層往磁化方向固定者。該情形之退火溫度係以 如下設定為佳··處於越上層之TMR元件則溫度設定得越低。 前述第五實施形態可以發揮與第一實施形態同樣的效 果。 此外，在第五實施形態中，係在1單元内將4個TMR元件 16、21、60、61讓其各容易軸方向16a、21a、60a、61a不重疊 而進行疊層；因此具有寫入、讀出每1位元16值之資料的能 -29- 571435 發明說明續頁 (26) 力，故可大幅度提昇記憶體的集積度。 又，亦可在1單元内將5個以上之TMR元件讓其各容易軸方 向不重疊而進行疊層。亦即，譬如把η個TMR元件進行疊層 的情形，把各TMR元件以錯開180度/η的間隔進行配置，則 可具有寫入、讀出每1位元2η值之資料的能力。 又，在第五實施形態中，可把第二及第三實施形態所示 之開關元件配合在其結構中使用；亦可如第四實施形態 般，採取讓TMR元件之容易軸方向不與第一及第二配線之 延伸方向重疊的作法等。 [第六實施形態] 第六實施形態係鄭接之配線與磁化容易軸相互垂直交叉 的結構之例。 圖21係本發明之第六實施形態有關之磁性記憶裝置之斜 視圖，而該磁性記憶裝置係不包含開關元件者。圖22係本 發明之第六實施形態有關之磁性記憶裝置之斜視圖，而該 磁性記憶裝置係包含讀出開關元件用之二極體者。圖23係 本發明之第六實施形態有關之磁性記憶裝置之斜視圖，而 該磁性記憶裝置係包含讀出開關元件用之電晶體者。以 下，針對與第六實施形態有關之磁性記憶裝置進行說明。 如圖21乃至圖23所示，第六實施形態與第一實施形態相 異之處在於：第一 TMR元件16之容易軸方向16a係與第一配 線13之延伸方向錯開90度，而第一 TMR元件16係鄭接配置於 第一配線13之正上方者；且第二TMR元件21之容易軸方向 21a係與第二配線23之延伸方向錯開90度，而第二TMR元件21 -30- 571435 發明說明續頁 (27) 係鄭接配置於之第二配線23之正下方者。亦即，鄰接之配 線係與磁化容易軸呈相互垂直交叉結構。
在如前述之第六實施形態中，和前述第一乃至第三實施 形態一樣，如圖11所示，係從第一及第二TMR元件16、21之 兩個小行星曲線來設定第一乃至第三電流區域。然後，從 第一乃至第三電流區域來選擇寫入電流值，則第一及第二 TMR元件16、21被選擇性地寫入資料。又，在進行資料讀出 之際，讓讀出電流流向第一及第二TMR元件16、21，從該第 一及第二TMR元件16、21之串聯阻抗來判斷所寫入的資料。 根據前述第六實施形態之各圖可知，第六實施形態除可 分別獲得和第一乃至第三實施形態同樣的效果之外，還可 r 獲得如下效果：
在第一乃至第三實施形態的結構方面，鄰接之配線係與 磁化容易軸相互平行。由於可使用較細之寫入配線之故， 所以可讓鄭接單元之間更加靠近；此為有利於單元之精微 化的結構。 相對的，在第六實施形態的結構方面，鄭接之配線係與 磁化容易軸相互垂直。由於可利用最接近之配線來施加磁 化容易軸方向的磁場，故容易將單元的磁化進行反轉；此 為有利於降低寫入電流的結構。譬如，在對選擇單元進行 寫入的情形，可用1.7 ·· 1.0的比率，對磁化容易軸方向施加 比磁化困難軸方向更大的磁場。又，數值的比率會依照單 元結構而有大幅度變動。 [第七實施形態] -31 - 571435 發明說明續頁 (28) 第七實施形態係第一實施形態的變形例，在其結構中並 不使用開關元件。 圖24、圖25係本發明之第七實施形態有關之磁性記憶裝 置之斜視圖，而該磁性記憶裝置係不包含開關元件者。以 下，針對與第七實施形態有關之磁性記憶裝置進行說明。 又，僅以與第一實施形態之結構不同的部份為主進行說明。 在圖24所示結構中，第一配線13係分成寫入字元線13a及 讀出字元線13b。寫入字元線13a係與第二配線（位元線）23 可呈垂直交叉狀延伸，且與第一 TMR元件16呈分離配置。另 一方面，讀出字元線13b係與寫入字元線13a在同一面上平行 而延伸，且係介以接線54和下部電極55，而與第一及第二 TMR元件16、21連接。 在圖25所示結構中，第一配線13係分成寫入字元線13a及 讀出字元線13b。寫入字元線13a係與第二配線（位元線）23 可呈垂直交叉狀延伸，且與第一 TMR元件16呈分離配置。另 一方面，讀出字元線13b係與寫入字元線13a平行而延伸，且 係配置於第一 TMR元件16和寫入字元線13a之間，而與第一 TMR元件16連接。 前述第七實施形態可以發揮與第一實施形態同樣的效 果。 再者，在第七實施形態中，第一配線13係分成寫入字元 線13a及讀出字元線13b。因此，與第一實施形態中之單純的 交叉點結構相較，其可讀取較大的讀出訊號，並提高讀出 速度。 -32- 571435 (29) 發明說明續頁 此外，讀出線與寫入線係採部份分離，因此在寫入之際， 可使施加於穿隧接合層32的電壓偏壓消失，有助於提高可 靠度。 又，在第七實施形態中因無開關元件，故可減小單元體 積，使結構容易向多層發展。 此外，在前述第一乃至第七實施形態中，記憶元件係採 用TMR元件，但亦可採用巨磁阻（Giant Magneto Resistive)元 件；其包含：2個磁性層；及導體層，而該導體層係被該磁 性層所包夾者。 附加優點及修訂將附隨於已成熟之技藝產生，故本發明 中之廣義特徵，不得受限於本申請書中所揭示及記述之詳 細内容及具體圖式，因此，在不達背追加申請及其同質文 件中所定義的一般發明概念之精神與領域下，得於未來提 出不同的修訂内容。
圖式代表符號說明 11 半導體基板 12, 17, 22, 24 絕緣膜 13 第一配線 13a 寫入字元線 13b 讀出字元線 14 TMR材料層 15, 20 硬罩 16, 21，60, 61 TMR元件 16a，21a 磁化容易軸 33- 571435 發明說明續頁 18 23 31，31a，31b 32, 32a，32b 33 40 51 52 53 54 55 101 102 103 104, 140，，140n，105, 105，，105 106 107 I虫刻擋止層 第二配線 磁化固著層 穿隧接合層 磁性記錄層 二極體材料層 閘極 源極/沒極擴散層 MOS電晶體 接線 下部電極 模板層 初期強磁性層 反強磁性層 強磁性層 接點層 非磁性層 34-

Claims (1)

  1. 571435 拾、申請專利範圍 1. 一種磁性記憶裝置，其在於包含： 磁性阻抗效果元件，其係在1單元中使磁化容易轴之方 向朝互異方向而進行疊層，且至少分別具有2值之阻抗值 者；及 第一及第二配線，其係往互異方向延伸，且把前述磁 4生阻抗效果元件包夾者。 2. 如申請專利範圍第1項之磁性記憶裝置，其中 前述磁性阻抗效果元件係包含第一及第二磁性阻抗效 果元件； 前述第一配線係朝第一方向延伸； 前述第一磁性阻抗效果元件係配置於前述第一配線之 上方’且具有朝向第二方向之第一磁化答易轴； 前述第二磁性阻抗效果元件係配置於前述第一磁性阻 抗效果元件之上方，且具有朝向第三方向之第二磁化容 易轴，而該第三方向係與前述第二方向不同者； 前述第二配線係配置於前述第二磁性阻抗效果元件之 上方，且朝向與前述第一方向不同之第四方向延伸。 3. 如申請專利範圍第2項之磁性記憶裝置，其中 前述第二方向係與前述第三方向呈90度錯開者。 4. 如申請專利範圍第2項之磁性記憶裝置，其中 前述第一方向係與前述第四方向呈90度錯開者。 5. 如申請專利範圍第4項之磁性記憶裝置，其中 前述第二方向係與前述第一方向相同；而前述第四方 向係與前述第三方向相同者。 571435 申請專利範圍續頁 6. 如申請專利範圍第4項之磁性記憶裝置，其中 前述第一方向係與前述第二方向呈45度錯開；而前述 第三方向係與前述第四方向呈45度錯開者。 7. 如申請專利範圍第1項之磁性記憶裝置，其中更具備 與前述磁性阻抗效果元件連接之整流元件或電晶體。 8. 如申請專利範圍第1項之磁性記憶裝置，其中 前述磁性阻抗效果元件之前述磁化答易轴的方向係與 前述第一配線之延伸方向呈90度錯開，而前述磁性阻抗 效果元件係與前述第一配線鄰接者； 前述磁性阻抗效果元件之前述磁化容易軸的方向係與 前述第二配線之延伸方向呈90度錯開，而前述磁性阻抗 效果元件係與前述第二配線鄰接者。 9. 如申請專利範圍第1項之磁性記憶裝置，其中 前述磁性阻抗效果元件之阻抗值，在相同寫入狀態下 時係互不相同。 10. 如申請專利範圍第1項之磁性記憶裝置，其中 構成前述磁性阻抗效果元件之各非磁性層的膜厚係互 不相同。 11. 如申請專利範圍第1項之磁性記憶裝置，其中 構成前述磁性阻抗效果元件之各磁性層的膜厚係互不 相同。 12. 如申請專利範圍第1項之磁性記憶裝置，其中 前述磁性阻抗效果元件之材料係互不相同。 13. 如申請專利範圍第1項之磁性記憶裝置，其中 571435 申請專利範圍續頁 前述磁性阻抗效果元件之MR比係互不相同。 14. 如申請專利範圍第1項之磁性記憶裝置，其中 前述磁性阻抗效果元件之大小比係互不相同。 15. 如申請專利範圍第2項之磁性記憶裝置，其中 在前述第一及第二磁性阻抗效果元件中，一方係包含1 層非磁性層之1重穿隧接合結構；而另一方係包含2層非 磁性層之2重穿隧接合結構。 16. 如申請專利範圍第1項之磁性記憶裝置，其中 前述磁性阻抗效果元件係TMR元件或GMR元件； 而該TMR元件係包含至少有第一磁性層、第二磁性層 及非磁性層之3層結構者； 而該GMR元件係包含至少有第一磁性層、第二磁性層 及導體層之3層結構者。 17. 如申請專利範圍第16項之磁性記憶裝置，其中 前述TMR元件係1重接合結構或2重接合結構者；而該1 重接合結構係包含1層之前述非磁性層者；而該2重接合 結構係包含2層之前述非磁性層者。 18. 如申請專利範圍第1項之磁性記憶裝置，其中更具備 非磁性層，其係分別在前述磁性阻抗效果元件之間形 成，且具有比前述磁性阻抗效果元件之面積更大的面積。 19. 如申請專利範圍第1項之磁性記憶裝置，其中 只針對前述磁性阻抗效果元件中之任何的磁性阻抗效 果元件寫入資料的情形，則對前述第一及第二配線所流 出的電流值，係分別依照前述任何的磁性阻抗效果元件 571435 申請專利範圍續頁 而異。 20. 如申請專利範圍第1項之磁性記憶裝置，其中 資料分別被寫入前述磁性阻抗效果元件的場合，利用 前述磁性阻抗效果元件之阻抗值各為不同，可進行多值 資料的讀出。 21. 如申請專利範圍第2項之磁性記憶裝置，其中
    利用下列三項阻抗值各為不同，來進行4值資料的讀 出； 資料被寫入前述第一磁性阻抗效果元件之時之前述第 一磁性阻抗效果元件的第一阻抗值； 資料被窝入前述第二磁性阻抗效果元件之時，前述第 二磁性阻抗效果元件的第二阻抗值； 資料被寫入前述第一及第二磁性阻抗效果元件兩者之 時，第一及第二磁性阻抗效果元件的第三阻抗值。 22. —種磁性記憶裝置之製造方法，其係在於包含：
    形成往第一方向延伸之第一配線； 在前述第一配線之上方將磁性阻抗效果元件進行疊 層；使前述磁性阻抗效果元件分別具備磁化固著層；使 前述磁性阻抗效果元件分別具有2值之阻抗值； 在前述磁性阻抗效果元件上形成第二配線，而其係在 與前述第一方向不同之第二方向上延伸者； 對前述磁性阻抗效果元件以互異的溫度依序進行磁場 中之熱處理，並把在前述磁性阻抗效果元件上之前述磁 化固著層的磁化方向固定為互異的方向。 -4 - 571435 申請專利範圍續頁 23. 如申請專利範圍第22項之磁性記憶裝置之製造方法，其 中 前述磁性阻抗效果元件係包含： 第一磁性阻抗效果元件，其包含第一磁化固著層； 第二磁性阻抗效果元件，其係配置於前述第一磁性阻 抗效果元件之上方，且包含第二磁化固著層； 以第一溫度實施磁場中熱處理，使前述第一磁化固著 層之磁化方向固定在第三方向； 以異於前述第一溫度之第二溫度實施磁場中熱處理， 使前述第二磁化固者層之磁化方向固定在第四方向。 24. 如申請專利範圍第23項之磁性記憶裝置之製造方法，其 中 形成前述第一及第二配線，而其前述第一方向和前述 第二方向係呈90度錯開者。 25. 如申請專利範圍第23項之磁性記憶裝置之製造方法，其 中 固定前述第一及第二磁化固著層之磁化方向，而其前 述第三方向和前述第四方向係呈90度錯開者。 26. 如申請專利範圍第23項之磁性記憶裝置之製造方法，其 中 前述第三方向和前述第一方向為相同，而前述第四方 向和前述第二方向為相同。 27.如申請專利範圍第23項之磁性記憶裝置之製造方法，其 571435 申請專利範圍續頁 前述第一方向和前述第三方向呈45度錯開，而前述第 二方向和前述第四方向呈45度錯開。 28. 如申請專利範圍第22項之磁性記憶裝置之製造方法，其 中更具備 與前述磁性阻抗效果元件連接之整流元件或電晶體。 29. 如申請專利範圍第22項之磁性記憶裝置之製造方法，其 中 前述磁性阻抗效果元件之前述磁化容易軸的方向係與 前述第一配線之延伸方向呈90度錯開，而該磁性阻抗效 果元件係與前述第一配線鄰接者； 前述磁性阻抗效果元件之前述磁化容易軸的方向係與 前述第二配線之延伸方向呈90度錯開，而該磁性阻抗效 果元件係與前述第二配線鄰接者。 30. 如申請專利範圍第22項之磁性記憶裝置之製造方法，其 中 構成前述磁性阻抗效果元件之非磁性層係以互異之膜 厚所形成者。 31. 如申請專利範圍第22項之磁性記憶裝置之製造方法，其 中 構成前述磁性阻抗效果元件之磁性層係以互異之膜厚 所形成者。 32. 如申請專利範圍第22項之磁性記憶裝置之製造方法，其 中 前述磁性阻抗效果元件係以互異之材料所形成者。 571435 申請專利範圍續頁 33. 如申請專利範圍第22項之磁性記憶裝置之製造方法，其 中 前述磁性阻抗效果元件係以互異之大小所形成者。 34. 如申請專利範圍第22項之磁性記憶裝置之製造方法，其 中更具備 在前述磁性阻抗效果元件之間分別形成非磁性層；而 前述非磁性層之面積係比前述磁性阻抗效果元件之高積 更大者。 35. 如申請專利範圍第22項之磁性記憶裝置之製造方法，其 中 依序從前述第一配線侧之磁性阻抗效果元件到前述第 二配線側之磁性阻抗效果元件，對前述磁性阻抗效果元 件實施前述熱處理，而在實施該熱處理時，溫度係依序 設定為更低者。
TW091124682A 2001-12-13 2002-10-24 Magnetic memory device and method for manufacturing the same TW571435B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001380321A JP3866567B2 (ja) 2001-12-13 2001-12-13 半導体記憶装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW571435B true TW571435B (en) 2004-01-11

Family

ID=19187140

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091124682A TW571435B (en) 2001-12-13 2002-10-24 Magnetic memory device and method for manufacturing the same

Country Status (7)

Country Link
US (2) US6829162B2 (zh)
EP (1) EP1320104B1 (zh)
JP (1) JP3866567B2 (zh)
KR (1) KR100521825B1 (zh)
CN (1) CN1215464C (zh)
DE (1) DE60222985T2 (zh)
TW (1) TW571435B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230039834A1 (en) * 2021-08-05 2023-02-09 International Business Machines Corporation Dual spacer for double magnetic tunnel junction devices

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002230965A (ja) * 2001-01-24 2002-08-16 Internatl Business Mach Corp <Ibm> 不揮発性メモリ装置
KR100451660B1 (ko) * 2001-12-05 2004-10-08 대한민국(서울대학교 총장) 전압을 이용한 강자성박막의 자화용이축 제어방법 및 이를이용한 비휘발성, 초고집적, 초절전형 자기메모리와정보기록방법
US6744651B2 (en) * 2002-09-20 2004-06-01 Taiwan Semiconductor Manufacturing Company Local thermal enhancement of magnetic memory cell during programming
WO2004109704A1 (en) * 2003-06-05 2004-12-16 Koninklijke Philips Electronics N.V. Integrity control for data stored in a non-volatile memory
JP4142993B2 (ja) 2003-07-23 2008-09-03 株式会社東芝 磁気メモリ装置の製造方法
EP1692690A2 (en) * 2003-11-10 2006-08-23 C M Innovations, Inc. Solid state magnetic memory system and method
US7257018B2 (en) * 2003-12-12 2007-08-14 Macronix International Co., Ltd. Method and apparatus for a low write current MRAM having a write magnet
JP2005260175A (ja) * 2004-03-15 2005-09-22 Sony Corp 磁気メモリ及びその記録方法
JP2005310840A (ja) * 2004-04-16 2005-11-04 Toshiba Corp 磁気ランダムアクセスメモリ
JP4747507B2 (ja) * 2004-04-16 2011-08-17 ソニー株式会社 磁気メモリ及びその記録方法
JP2005340468A (ja) * 2004-05-26 2005-12-08 Fujitsu Ltd 半導体装置
US7372728B2 (en) 2004-06-16 2008-05-13 Stmicroelectronics, Inc. Magnetic random access memory array having bit/word lines for shared write select and read operations
FR2871921A1 (fr) 2004-06-16 2005-12-23 St Microelectronics Sa Architecture de memoire a lignes d'ecriture segmentees
US7209383B2 (en) 2004-06-16 2007-04-24 Stmicroelectronics, Inc. Magnetic random access memory array having bit/word lines for shared write select and read operations
US7079415B2 (en) 2004-06-30 2006-07-18 Stmicroelectronics, Inc. Magnetic random access memory element
US7301800B2 (en) * 2004-06-30 2007-11-27 Stmicroelectronics, Inc. Multi-bit magnetic random access memory element
US7136298B2 (en) 2004-06-30 2006-11-14 Stmicroelectronics, Inc. Magnetic random access memory array with global write lines
US7106621B2 (en) 2004-06-30 2006-09-12 Stmicroelectronics, Inc. Random access memory array with parity bit structure
WO2006003639A1 (en) * 2004-07-01 2006-01-12 The Provost Fellows And Scholars Of The College Of The Holy And Undivided Trinity Of Queen Elizabeth Near Dublin Magnetoresistance device
RU2310928C2 (ru) * 2004-10-27 2007-11-20 Самсунг Электроникс Ко., Лтд. Усовершенствованное многоразрядное магнитное запоминающее устройство с произвольной выборкой и способы его функционирования и производства
KR100590563B1 (ko) * 2004-10-27 2006-06-19 삼성전자주식회사 멀티 비트 자기 메모리 소자와 그 동작 및 제조 방법
US6992910B1 (en) * 2004-11-18 2006-01-31 Maglabs, Inc. Magnetic random access memory with three or more stacked toggle memory cells and method for writing a selected cell
JP2006156844A (ja) * 2004-11-30 2006-06-15 Toshiba Corp 半導体記憶装置
US7173848B2 (en) * 2005-02-01 2007-02-06 Meglabs, Inc. Magnetic random access memory with memory cell stacks having more than two magnetic states
US7154771B2 (en) * 2005-02-09 2006-12-26 Infineon Technologies Ag Method of switching an MRAM cell comprising bidirectional current generation
US7285836B2 (en) * 2005-03-09 2007-10-23 Maglabs, Inc. Magnetic random access memory with stacked memory cells having oppositely-directed hard-axis biasing
JP2006286038A (ja) * 2005-03-31 2006-10-19 Toshiba Corp 磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの書き込み方法
US7453720B2 (en) * 2005-05-26 2008-11-18 Maglabs, Inc. Magnetic random access memory with stacked toggle memory cells having oppositely-directed easy-axis biasing
USRE47382E1 (en) 2005-07-18 2019-05-07 Xenogenic Development Limited Liability Company Back-to-back metal/semiconductor/metal (MSM) Schottky diode
US7303971B2 (en) * 2005-07-18 2007-12-04 Sharp Laboratories Of America, Inc. MSM binary switch memory device
KR100684908B1 (ko) 2006-01-09 2007-02-22 삼성전자주식회사 다수 저항 상태를 갖는 저항 메모리 요소, 저항 메모리 셀및 그 동작 방법 그리고 상기 저항 메모리 요소를 적용한데이터 처리 시스템
JP2007281247A (ja) * 2006-04-07 2007-10-25 Toshiba Corp スピンメモリ
KR100885184B1 (ko) 2007-01-30 2009-02-23 삼성전자주식회사 전기장 및 자기장에 의해 독립적으로 제어될 수 있는 저항특성을 갖는 메모리 장치 및 그 동작 방법
JP4435189B2 (ja) 2007-02-15 2010-03-17 株式会社東芝 磁気記憶素子及び磁気記憶装置
JP2008211057A (ja) * 2007-02-27 2008-09-11 Toshiba Corp 磁気ランダムアクセスメモリ
US20090027811A1 (en) * 2007-07-27 2009-01-29 Magic Technologies, Inc. Spin transfer MRAM device with reduced coefficient of MTJ resistance variation
US7785666B1 (en) * 2007-12-12 2010-08-31 Western Digital (Fremont), Llc Methods for fabricating a magnetic recording device
FR2925747B1 (fr) * 2007-12-21 2010-04-09 Commissariat Energie Atomique Memoire magnetique a ecriture assistee thermiquement
JP2010034153A (ja) * 2008-07-25 2010-02-12 Toshiba Corp 磁気ランダムアクセスメモリおよびその書き込み方法
US8750032B2 (en) 2010-04-28 2014-06-10 Hitachi, Ltd. Semiconductor recording device
CN103066198B (zh) * 2011-10-19 2015-06-03 中芯国际集成电路制造(北京)有限公司 一种新型的磁隧穿结器件及其制造方法
US8747680B1 (en) * 2012-08-14 2014-06-10 Everspin Technologies, Inc. Method of manufacturing a magnetoresistive-based device
CN105336357B (zh) * 2014-07-17 2018-05-11 华为技术有限公司 磁性存储装置及运用该装置的信息存储方法
WO2016072964A1 (en) * 2014-11-03 2016-05-12 Hewlett Packard Enterprise Development Lp Device with multiple resistance switches with different switching characteristics
EP3552250A1 (en) * 2016-12-06 2019-10-16 Everspin Technologies, Inc. Magnetoresistive devices and methods therefor
US10510390B2 (en) * 2017-06-07 2019-12-17 International Business Machines Corporation Magnetic exchange coupled MTJ free layer having low switching current and high data retention
US10332576B2 (en) * 2017-06-07 2019-06-25 International Business Machines Corporation Magnetic exchange coupled MTJ free layer with double tunnel barriers having low switching current and high data retention
EP3673522B1 (en) 2017-08-23 2022-10-05 Everspin Technologies, Inc. Magnetoresistive bit fabrication by multi-step etching
US11586885B2 (en) * 2019-04-01 2023-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Synapse-inspired memory element for neuromorphic computing

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11176149A (ja) * 1997-12-08 1999-07-02 Victor Co Of Japan Ltd 磁性メモリー
US6072718A (en) * 1998-02-10 2000-06-06 International Business Machines Corporation Magnetic memory devices having multiple magnetic tunnel junctions therein
US6081446A (en) * 1998-06-03 2000-06-27 Hewlett-Packard Company Multiple bit magnetic memory cell
JPH11354728A (ja) * 1998-06-09 1999-12-24 Canon Inc 磁性薄膜メモリおよびその記録再生駆動方法
US6611405B1 (en) * 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
US6473336B2 (en) * 1999-12-16 2002-10-29 Kabushiki Kaisha Toshiba Magnetic memory device
JP3913971B2 (ja) * 1999-12-16 2007-05-09 株式会社東芝 磁気メモリ装置
JP2001217398A (ja) 2000-02-03 2001-08-10 Rohm Co Ltd 強磁性トンネル接合素子を用いた記憶装置
US6590806B1 (en) * 2000-03-09 2003-07-08 Hewlett-Packard Development Company, L.P. Multibit magnetic memory element
KR100341843B1 (ko) * 2000-04-12 2002-06-24 황정남 자성체내의 자화 용이축 회전 및 다중 자화축 물질 제조방법
US6331944B1 (en) * 2000-04-13 2001-12-18 International Business Machines Corporation Magnetic random access memory using a series tunnel element select mechanism
JP4477199B2 (ja) * 2000-06-16 2010-06-09 株式会社ルネサステクノロジ 磁気ランダムアクセスメモリ、磁気ランダムアクセスメモリへのアクセス方法および磁気ランダムアクセスメモリの製造方法
JP2002025245A (ja) * 2000-06-30 2002-01-25 Nec Corp 不揮発性半導体記憶装置及び情報記録方法
JP4020573B2 (ja) * 2000-07-27 2007-12-12 富士通株式会社 磁性メモリデバイス、および磁性メモリデバイスにおけるデータ読み出し方法
US6767655B2 (en) * 2000-08-21 2004-07-27 Matsushita Electric Industrial Co., Ltd. Magneto-resistive element
FR2817999B1 (fr) * 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
US6538917B1 (en) * 2001-09-25 2003-03-25 Hewlett-Packard Development Company, L.P. Read methods for magneto-resistive device having soft reference layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230039834A1 (en) * 2021-08-05 2023-02-09 International Business Machines Corporation Dual spacer for double magnetic tunnel junction devices

Also Published As

Publication number Publication date
KR20030048351A (ko) 2003-06-19
US6914810B2 (en) 2005-07-05
US6829162B2 (en) 2004-12-07
JP2003179213A (ja) 2003-06-27
US20050002230A1 (en) 2005-01-06
JP3866567B2 (ja) 2007-01-10
EP1320104B1 (en) 2007-10-17
EP1320104A1 (en) 2003-06-18
DE60222985T2 (de) 2008-07-31
CN1427396A (zh) 2003-07-02
KR100521825B1 (ko) 2005-10-17
CN1215464C (zh) 2005-08-17
DE60222985D1 (de) 2007-11-29
US20030112655A1 (en) 2003-06-19

Similar Documents

Publication Publication Date Title
TW571435B (en) Magnetic memory device and method for manufacturing the same
JP3824600B2 (ja) 磁気抵抗効果素子および磁気メモリ
JP5279384B2 (ja) Ｓｔｔ−ｍｔｊ−ｍｒａｍセルおよびその製造方法
TWI286838B (en) MRAM cell with reduced write current
TW538429B (en) Semiconductor memory device utilizing tunneling magneto resistive effect and method for manufacturing the same
JP4371781B2 (ja) 磁気セル及び磁気メモリ
TWI222763B (en) Magnetic logic element and magnetic logic element array
JP4080982B2 (ja) 磁気メモリ
TW569442B (en) Magnetic memory device having magnetic shield layer, and manufacturing method thereof
CN104241286B (zh) 存储元件、存储装置、制造存储元件的方法及磁头
JP2002319664A (ja) 半導体記憶装置及びその製造方法
JP2004128015A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP2015156501A (ja) 磁気積層体設計
JP2004179183A (ja) 磁気抵抗効果素子および磁気メモリ
KR20070057673A (ko) 기억 소자 및 메모리
JP2004023070A (ja) 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法
TW200306023A (en) Magnetic switching element and magnetic memory
JP2008211008A (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP2010135512A (ja) 抵抗変化型メモリデバイス
JP6226779B2 (ja) 磁気メモリ、磁気メモリ装置、及び磁気メモリの動作方法
JP2007273952A (ja) ナノ磁気メモリ素子とその製造方法
TW200304213A (en) Magnetic memory device and method for manufacturing the same
JP2012174709A (ja) 磁気トンネル接合素子及び磁気ランダムアクセスメモリ
JP2004146614A (ja) 磁気抵抗効果素子および磁気メモリ装置
CN111937170A (zh) 磁阻堆叠及其方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees