TW571197B

TW571197B - Arrangement with a plurality of processors sharing a collective memory

Info

Publication number: TW571197B
Application number: TW089122326A
Authority: TW
Inventors: Thierry Nouvet; Perthuis Hugues De; Stephane Mutz
Original assignee: Koninkl Philips Electronics Nv
Priority date: 1999-08-31
Filing date: 2000-10-24
Publication date: 2004-01-11
Also published as: US6647439B1; CN1199120C; KR20010050236A; KR100676981B1; DE60009817D1; EP1081598B1; EP1081598A1; FR2797969A1; DE60009817T2; JP2001134542A; CN1286442A; JP4531223B2

Description

571197 A7 B7 五、發明說明（1 ) 發明範圍本發明係有關一資料處理配置，該資料處理配置可包含共用一集體記憶體之複數個處理器。本發明可應用在例如可解碼一 MPEG資料流的積體電路。先前技藝之説明專利文件W0 95/32579係描述一 MPEG解碼器， MPEG解碼器具有一外部動態隨機存取（DRAM)記憶體，一控制單元可控制外部DRAM記憶體及一内部雙向匯流排，所有的資料可在經由此匯流排處理的外部DRAM記憶體與各種不同内部單元之間傳送。發明概述本發明之一目的是要以相當低成本實施，特別是高速處理的實施。本發明係考慮下列觀點。在一處理器與一記憶體之間的資料通信通常可經由一匯流排生效。爲了要完成該通信，匯流排應從每單位時間的位元數目觀點應具有某通頻帶。當資料分別讀出或寫入記憶體時，處理器可接受及提供資料的速度可受到所需的通頻帶控制。例如，以即時處理影像資料之一處理器需要具有一相當大通頻帶的匯流排。大體上，一匯流排的通頻帶是決定在兩因素。首先，通頻帶是決定在形成匯流的線路電特性。例如，如果一線路具有一實質容量，此線路便只可傳送每單位時間之一相當小量位元數目。第二，該通頻帶是決定在形成匯流排的線路數目。例如，如果一線路至多可每秒傳送1 Mbit，包含 -4- 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐） (請先閱讀背面之注意事項Θ填寫本頁) rl裝經濟部智慧財產局員工消費合作社印製 571197 A7 B7 五、發明說明（2 ) 10條線路（寬度=10位元）之一匯流排可每秒具有10 Mbits之一通頻帶。包含100條線路（寬度=100位元) 之一匯流排可每秒具有100 Mbits之一通頻帶。一自訂方法是要經由不同處理器可存取一集體記憶體而使用一集體匯流排，先前技藝文件係描述此一範例。既然秦體匯流排將不同的處理器連結至集體記憶體，所以它通常具有一實質長度。此表示此匯流排的線路將具有相當高的容量。因此，爲了要獲得一適當的通頻帶，該匯流排應具有一相當大的尺寸，特別是高速使用例如影像處理。一大尺寸匯流排通常是昂貴的，特別是在積體電路實施方面，因爲匯流排佔用一相當大的表面區域。根據本發明，在開始段落所定義的一配置類型係包含： -專用匯流排，一專用匯流排允許在一處理器與集體記憶體之間資料通信；及 -一記憶體介面，用以經由該專用匯流排而維持一實質穩定資料流，該集體記憶體可在猝發存取。此可使專用匯流排的寬度最佳化：一專用匯流排的寬度是通頻帶可滿足相關的處理器。專用匯流排的通頻帶可有效利用，因爲記憶體介面可確保這些匯流排可實質穩定傳送資料流。而且，既然一專用匯流排只需要將單一處理器連接至集體記憶體，所以匯流排將可相當短。結果，該匯流排的一線路可每單位時間傳送相當大量的位元。由於所有的這些因素，許多的實施可達成，整個專用匯流排比先前技藝所使用的一集體匯流排佔用較少的表面區域。因 -5- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項㈣填寫本頁) :裝丨·訂· 經濟部智慧財產局員工消費合作社印製 571197 A7 B7 五、發明說明（3 ) 此，本發明能以相當低成本實施。用以使本發明生效的有利使用之本發明及額外特徵將連同附圖詳細描述。圖式之簡單説明圖1係根據本發明而顯示一資料處理配置；圖2係描述該配置的記憶體介面操作；圖3係顯示該配置之一資料處理單元；圖4係顯示該配置的記憶體介面；圖5係描述一單元的讀存取；圖6a和6b係描述一集體記憶體的隨機存取；圖7係顯示該記憶體介面之一存取介面；圖8係顯示該記憶體介面之一緩衝器記憶體配置；圖9係顯示用以讀取之一緩衝器記憶體配置。發明之具體實施例下列説明係有關參考符號。類似的實體在所有圖式中具有相同的參數字。複數個類似實體可在單一圖式出現。在此情況，一數字的字尾是參考數字，爲了要在類似實體之間區別。數字或字尾爲了方便而省略。在描述與申請專利範圍同樣使用此方式。

圖1係顯示一資料處理配置。該配置係包含一集體記憶體SDRAM、一記憶體介面INT、及3個資料處理單元 Bl、B2和B3。這些資料處理單元以下稱爲”單元’’。每個單元B是至經由一專用讀匯流排BBR及一專用寫匯流排 BBW而連接至記憶體介面INT。每個專用讀匯流排BBR -6- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項_填寫本頁) 裝經濟部智慧財產局員工消費合作社印製 571197 A7 ------ B7 五、發明說明（4 ) 與每個專用寫匯流排BBW是專用於一特定單元B。記憶體介面INT是經由—集體匯流排BM而連接至該集體記憶體SDRAM。單元B、專用讀與寫匯流排bbr、BBW與記憶體介面INT可形成部份的單一積體電路，然而該集體記憶體SDRAM是一外部裝置。

貝料處理配置之一般操作如下示。在請求上，該等單元 B可接收可在集體記憶體SDRAM處理及儲存的資料。在處理該資料之後，該等單元B可經由記憶體介面INT而將處理的資料應用在集體記憶體SDRAM。記憶體介面INT 可透過各種不同的單元B而控制集體記憶體SDRAM的存取0 圮憶體介面INT具有兩基本功能。首先，它可在集體記憶體SDRAM存取層級的各種不同單元B之間執行一隨機。單一單兀B可每次存取用以讀或寫的集體記憶體 SDRAM。此表示一單元B只能以猝發模式存取記憶體。第二，在讀的情況中，記憶體介面INT可將來自集體記憶體SDRAM而提供給一特定單元B的資料猝發轉換成一實為穩足的貨料流。此資料流如此便可經由相對的專用讀匯流排BBR而傳送給單元b。在寫的情況中，記憶體介面 INT可將來自一特定單元b而要寫入集體記憶體sdram 的一實質穩定的資料流轉換成資料猝發。圖2係描述記憶體介面INT的操作。T(BM)係表示經由集體匯流排BM而在集體記憶體SDRAM與記憶體介面 INT之間的一資料傳輸。t(BBR1)、T(BBR2)和本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項寫本頁)

I 裝經濟部智慧財產局員工消費合作社印製 571197 Α7 Β7 五、發明說明（5 T(BBR3)表不經由專用讀匯流排bBR1、bbR2、和 BBR3而分別在記憶體介面INT與單元B1、B2、和B3之間的貝料傳輸。T(BBWl)、T(BBW2)和T(BBW3)表示 —由專用寫匯流排BBWi、bbW2和BBW3而分別在記憶缸二面INT與單元Bl、B2和B3之間的資料傳輸。貝料傳輸T(BM)是由資料猝發DB所組成。每個資料猝發疋在寫模式或讀模式透過一單元B對應集體記憶體 SDRAM的-存取操作。下％⑽的括財考是表示在猝發的貝料是屬於哪個單元B，並且亦表示存取類型：寫（w) ，讀（R)。例如，DBl(Bl/R)表示資料猝發DB1有關在視模式透過B1的集體記憶體SDRAM存取。

® 2顯τπΑ憶體介面INT執行來自集體記憶體SDRAM 及屬於某單元B之一，，平穩，，資料猝發。此圖式亦相對分別顯π该記憶體介面INT可執行從一單元B接收之一時間濃縮貝料’爲了要將孩資料寫入集體記憶體SDRAM當作一猝發（資料壓縮）。因此，經由專用讀匯流排BBR與專用寫匯流排BBW的資料傳輸能以相當低率生效。結果，此可使專用碩匯流排BBR與專用寫匯流排bBw具有相當窄的通頻帶，而結果具有一相當小的寬度。在這一點上，要 >王意到一 ®流排的大小不需要符合在此匯流排所傳送資料中包含的位兀數目。例如，丨6位元資料可分成4個位元丰。因此，该資料可經由4位元匯流排以一連_ 4個字傳 % 迗0 圖3係顯示一單元Β。單元Β係包含一處理器ρ及一般 (請先閱讀背面之注意事項巧填寫本頁) 裝經濟部智慧財產局員工消費合作社印製

571197 A7 B7 五、發明說明（6 定址電路AGA。處理器P可產生邏輯請卡τ η k LHQ。假設單元B可處理影像資料，在此情況，一邏輯％ +、τ 今明束LRQ可以是例如在目前影像中的一特定線路圖素請求。< 一般定址電路 AGA可將邏輯請求LRQ轉換成一實際請灰 H PRQ。該實際請求PRQ係定義實體位址，其中請求資料可储存在集體記憶體SDRAM。實際請求PRQ具有下列形、 7八· 一開始位址、從該位址開始搜尋的許多位址，如可沾、 J月匕，一万法可在資料搜尋期間採用。此構圖能以讀取的連續位址數目、跳越的位址數目、與”讀與跳躍”重複的形式定義。AGA能以轉換參數將邏輯請求PRQ轉換成實際請求Lrq之—方式程式化。此允命將資料彈性儲存在集體死憶體S d R A Μ。圖4係顯示記憶體介面INΤ。i己憶體介面inτ包含一隨機器ARB、一存取介面SIF、一緩衝器記憶體配置buf、及定址與巨集命令電路AGB。每個單元b有一定址與巨集命令電路AGB。

大致上’ 1己憶體介面INT的内邵操作如下所述。每個定址與巨集命令電路AGB可將來自單元b的一實際請求分成巨集命令。一巨集命令係表示記憶體的一特定列存取之一請求。在一巨集命令提供給隨機器ARB之前，定址與巨集命令電路AGB可確認在缓衝器記憶體配置buf是否有足夠的空間。爲了此目的，它先要將巨集命令應用在緩衝器記憶體配置BUF。如果緩衝器記憶體配置Buf確定具有巨集命令所定義的資料量儲存空間，定址與巨集命令電路AGB便可將巨集命令提供給隨機器arb。隨機器ARB -9 - 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公爱) (請先閱讀背面之注意事項填寫本頁) 裝經濟部智慧財產局員工消費合作社印製 571197 A7 B7 五、發明說明（7 ) 可接收來自各種不同定址與巨集命令電路AGB的巨集命令，並且選取提供給存取介面SIF的一巨集命令。此選擇可根據下述的一隨機方法執行。存取介面SIF能以他們接收的順序處理從隨機器ARB接收的巨集命令。因此，存取介面SIF可提供集體記憶體SDRAM的存取，該存取操作可透過處理的巨集命令定義。一巨集命令允許存取X群的位址，每群包含Y個位址，該等位址群是以Z個字而彼此分開，其中X、Y、和Z是整數値。因此，一巨集命令可包含下列資訊： -存取的第一位址； -在一群位址（Y-1)的第一位址之後存取的位址數目； -在兩群連續位址（Z)之間跳越的位址數目； -除了第一群（X-1)之外可存取的位址群數目； -存取類型：讀或寫。在位元位準上的一巨集命令範例如下所述。假設儲存在集體記憶體SDRAM的資料具有一 32位元寬度，而且集體記憶體SDRAM具有256 Mbits之一最大容量。此表示一位址是以23個位元表示。進一步假設存取操作是限制在 16位址之一最大範圍。此一限制從延遲的觀點是理想的。因此，X-1和Y-1至多是15，而且能以4個位元連續編碼。最後，根據集體記憶體SDRAM的建構，一列可包含最大5 12個位址。結果，跳越的位址數目不能超過511，結果，此數目能以9個位元編碼。巨集命令如此具有 2 3 + 2x4 + 9+1 = 41個位元大小。位址能以位元40到18編 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事填寫本頁) 裝卜訂· 經濟部智慧財產局員工消費合作社印 571197 A7 ---_____B7____；______ 五、發明說明（8 ) 碼，存取類型是在位元17,讀的字數目（Y-1)是在位元16 到13，跳越的字數目（z)是在位元12到4，而且字群的數目（X-1)是在位元3到0。圖5係描述在讀模式透過一特定單元B的一集體記憶體 SDRAM存取處理。水平大小係表示時間。此圖的垂直大小是表示包括的不同功能元件。該圖包含箭號。這些箭號是表示介面記憶體SRAM存取處理的各種不同步驟S。 S 1 =相關單元B的處理器P可將一邏輯請求LRQ傳送給一般定址電路AGA。邏輯請求LRQ可指定例如在影像的一组所要處理資料之一亮度圖素線條之小部份資料。 52 = —般定址電路AGA可將邏輯請求LRQ轉換成一實際請求PRQ。 53 = —般定址電路AGA可將實際請求PRQ提供給巨集命令定址電路AGB。 S4=巨集命令定址電路AGB可將實際請求pRQ轉換成巨集命令。 S5二巨集命令足址電路AGB可將從實際請求PRq取得的該等巨集命令之其中第一者提供給緩衝器記憶體配置 BUF。 56 =緩衝器記憶體配置BUF可確認是否有可供巨集命令所指定的資料數目儲存空間。 57 -緩衝态圮憶體配置BUF可將一確認傳送給具有空間的巨集命令定址電路AGB。 58 =表示一特定延遲。 (請先閱讀背面之注意事項一^填寫本頁) rl裝丨•訂，· 經濟部智慧財產局員工消費合作社印製 -11 -

571197 A7 B7 五、發明說明（9) S9 =巨集命令定址電路AGB可將巨集命令提供給隨機器 ARB。 510 =隨機器ARB處理可根據透過單元（在讀與寫模式) 將任何存取提供給集體記憶體SDRAM之一隨機構圖而處理當作一請求的巨集命令，用以存取集體記憶體 SDRAM。 511 =隨機器ARB可將巨集命令提供給存取介面SIF。

Slla =隨機器ARB可將一確認傳送給緩衝器記憶體配置 BUF，其中巨集命令已提供給存取介面SIF。 512 =巨集命令可在存取介面SIF佇列，其可先處理先前接收的巨集命令。 513 =存取介面SIF可在巨集命令的基礎上產生集體記憶體SDRAM的控制信號。這些控制信號可在連續讀取的巨集命令所指定的位址上產生資料。 514 =從集體記憶體SDRAM連續讀取的資料可傳送給緩衝器記憶體配置BUF。 S 15 =緩衝器記憶體配置BUF可暫時儲存資料。 S 16二緩衝器記憶體配置BUF能以一實質穩定方式將資料傳送給處理器P。步驟S5-S15可在步驟S1達成的邏輯請求LRQ之後的每個巨集命令重複。下一步驟未在圖5顯示。在步驟S1上，一般定址電路 AGA可將一確認信號傳送給處理器P。此信號可表示邏輯 -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) (請先閱讀背面之注意事項寫本頁) :裝丨·訂. 經濟部智慧財產局員工消費合作社印制取 571197 A7 B7 五、發明說明（1Q) 請求LRQ是否接受及可處理。處理器P可反應確認信號可產生一新的邏輯請求，並且在進一步通知之前可將它保存。當巨集命令定址電路AGB想應邏輯請求LRQ而提供最後的巨集命令時，邏輯請求LRQ的處理便會結束。在此情況，巨集命令定址電路AGB可將一確認信號傳送給一般定址電路AGA，以表指示稍後的邏輯請求LRQ處理是否完成。一般定址電路AGA可反應此信號而以類似在步驟 S1生效的邏輯請求LRQ程序之一方式而開始新的邏輯請求處理。換句話説，該程序可重複。圖6a和6b係顯示隨機器ARB之一隨機方法。在圖6a 中，1個狀態ST 1-ST8是以圓圈顯示。這些狀態ST可連續循環方式發生。每個狀態ST是表示將一巨集命令傳送給存取介面SIF的一可能性。因此，每個狀態是表示存取一記憶體的可能性。每個狀態係對應一特定處理器P。一特定狀態對應的處理器P是以表示狀態的圓圈指定。圖6b表示對應圖6的隨機處理。此程序包含複數個步驟 SA1-SA8，並且可在圖6的每個狀態ST實施。步驟SA1 是在狀態的一跳躍之後實施的第一步驟。在步驟SA1上，隨機器ARB可確認透過巨集命令定址電路AGB提供及跟隨來自狀態S[i]對應處理器P[j]的一邏輯請求LRQ的一巨集命令是否未決定。如果此一巨集命令是未決定，步驟 SA1便會接在步驟SA2之後。在步驟SA2上，隨機器 ARB可將相關的巨集命令傳送給存取介面SIF。此效果是在一特定延遲之後，集體記憶體SDRAM可透過如同巨集 -13- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事填寫本頁) -裝經濟部智慧財產局員工消費合作社印製 571197 A7 ---------- B7 五、發明說明（11 ) 命令所定義的相關處理器P存取。在傳送巨集命令之後，隨機器便會跳到下一狀態，此表示在圖6b所表示的程序可被重複。然而，如果在步驟S1 ,隨機器ARB偵測到狀態s[i]對應處理器P的巨集命令沒有未決定，步驟SA1便會在步驟 SA3之後。在步驟sa3上，隨機器ARB可確認其他的巨集命令是否在等待。如果沒有其他巨集命令在等待，隨機器ARB便可跳到下一狀態，而且在圖6b顯示的程序可重複。如果有其他巨集命令在等待，隨機器ARB便可執行步驟SA4。在步驟SA4上，隨機器ARB能以優先權的一順序選取一巨集命令。每個巨集命令具有一特定權限層級。該權限層級可在巨集命令開始透過處理器P決定。隨機器 ARB如此便可選取具有最高權限層級的巨集命令，並且將此巨集命令傳送給存取介面SIF。在傳送巨集命令之後， ARB便可跳到下一狀態，此表示在圖6b顯示的程序可重複。 .在圖6a和6b中，要注意每個狀態不需要對應處理器 P。可引用不對應任何處理器P的一或多個狀態，此表示可引用任意狀態。在一任意狀態的情沉，隨機器ARB可只在權限順序的基礎上選取一巨集命令。此一任意狀態可使用在資料處理配置包括一處理器P的情況，其中該處理器p 可抑制延遲時間，而且在集體記憶體SDRAM的存取層級的通頻帶是相當適度。因此，爲了要避免此處理器p沒有充足的存取，任意狀態便可引用。處理器P可利用這些任 -14- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公髮） (請先閱讀背面之注意事$填寫本頁) -丨裝 «- 經濟部智慧財產局員工消費合作社印製 571197 A7 B7 經濟部智慧財產局員工消費合作社印製五、發明說明（12 ) 思狀悲來存取集體記憶體S D R A Μ。圖7係顯示存取介面SIF的一範例。存取介面siF包含一巨集命令緩衝器記憶體FIFO一MC、一攔產生器 CAGU、一命令產生器CGU、一控制信號產生器 IF-SDRAM、一資料緩衝器記憶體IF_D。存取介面SIF的一般操作如下所述。巨集命令緩衝器記憶體FIFO—MC可從隨機器ARB接收巨集命令。此記憶體可暫時儲存這些巨集命令，並且能以他們到達的順序而將他們傳送給攔產生器CAGU。在巨集命令緩衝器記憶體 FIFO一MC元全使用而因此不能接受一新巨集命令的情況，它便可將此報告給隨機器ARB。由於來自存取介面 SIF的信號，其中該信號可表示，’FIF〇是否整個佔用，，，隨機器ARB可延緩目前選取的巨集命令傳送，直到巨集命令緩衝器記憶體FIFO—MC報告它可接受一新巨集命令爲止。事實上，來自存取介面SIF的”FIFO整個佔用，，信號可將隨機器ARB ”凍結”一段時間。 •當根據先前巨集命令的記憶體存取操作實施時，攔產生器CAGU可從巨集命令緩衝器記憶體fif〇_MC請求一新的巨集命令。事實上，與命令產生器CGU結合的攔產生器 CAGU可將巨集命令轉換成一連_的位址。集體記憶體 SDRAM的一位址是透過一排集體記憶體SDRAM的數目、一列的數目、及一攔的數目而定義。此説明一巨集命令是與單一列介面記憶體SRAM的存取有關，其可自動包含存取可在單一排中發生。因此，此足以使欄產生器 -15- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公复） --------------裂--- (請先閱讀背面之注意事填寫本頁) · · 經濟部智慧財產局員工消費合作社印製 571197 A7 _ B7 五、發明說明（13) CAGU以巨集命令爲基礎而產生一連串的攔，爲了要根據巨集命令而定義一連串的位址。欄產生器CAGU之一實施可包含例如一些計數器及一些邏輯電路。在此一實施中，一巨集命令的内容可用來程式化該等計數器。命令產生器CGU可連續接收集體記憶體SDRAM的另外欄數目。命令產生器CGU可進一步從巨集命令緩衝器記憶體FIFO_MC接收透過巨集命令所定義的位址之排數目及列數目。此資訊使攔產生器CAGU可定義用以存取集體記憶體S D R A Μ的一連_命令’母個命令是定義單· 位址。而且，命令產生器CGU可產生用以將集體記憶體 SDRAM設定成一正確狀態之必要命令，如此便允許透過巨集命令所定義的存取操作。這些命令是與集體記憶體 SDRAM的適當處理有關，例如預載入及動作。此夕卜，命令產生器CGU可確保集體記憶體SDRAM可在固定間隔更新，並且產生必要的命令來執行這些更新操作。控制信號產生器IF__SDRAM可在從命令產生器CGU接收的命令基礎上產生控制信號。例如，控制信號產生器 IF —SDRAM可產生如同縮寫RAS、CAS的信號。控制信號產生器IF_SDRAM可確保在一連串的控制信號中，集體記憶體SDRAM的某些等待時間可觀察到。這些等待時間可隨著所使用的集體記憶體SDRAM類型而改變。結果，控制信號產生器IF_SDRAM對於所使用的集體記憶體S D R A Μ類型是特別的。如果使用另一類型的集體記憶體SDRAM，它便要充份修改，亦即重新程式化控制信號 -16- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事S^填寫本頁) 裝訂_ 571197 A7 B7 經濟部智慧財產局員工消費合作社印製五、發明說明（14) 產生器IF_SDRAM。大體上，存取介面的其他元件不需要任何修改。緩衝器記憶體IF_D可在讀的情況用來將資料從集體記憶體SDRAM傳送給在圖4所示的緩衝器記憶體，並且在寫的情況可將來自緩衝器記憶體BUF的資料傳送給集體記憶體SDRAM。對於此目的而言，資料缓衝器記憶體IF_D 可同步於集體記憶體SDRAM(讀）提供的資料，或運用在集體記憶體SDRAM (寫）。而且，資料緩衝器記憶體 IF_D可形成具有一單位深度的FIFO。此表示如果一特定時脈造成資料從集體記憶體SDRAM讀取，此資料便可在下一時脈上傳送給緩衝器記憶體配置BUF。在寫的情況中，此是另一方法。圖8係顯示形成部份圖4所示記憶體介面INT的緩衝器記憶體配置BUF之一範例。緩衝器記憶體配置BUF可包含一讀緩衝器記憶體配置BUFR及一寫緩衝器記憶體配置 BUFW、及供確認信號FIFO_ACK之一緩衝器記憶體。讀緩衝器記憶體配置BUFR與寫緩衝器記憶體配置BUFW是經由存取介面SIF而連接至集體記憶體SDRAM，而且集體匯流排BM是如圖1所示。讀緩衝器記憶體配置BUFR 是分別經由專用讀匯流排BBR1、BBR2、和BBR3而連接至單元Bl、B2、和B3。寫緩衝器記憶體配置BUFW 是分別經由專用寫匯流排BBW1、BBW2、和BBW3而連接至單元Bl、B2、和B3。確認信號緩衝器記憶體 FIF〇_ACK是連接至隨機器ARB。 -17- (請先閱讀背面之注意事填寫本頁) -裝訂： -2. 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 571197 A7 ______ B7 經濟部智慧財產局員Η消費合作社印製五、發明說明（15) 緩衝器圮憶體配置BUF的一般操作如下列所述。讀缓衝器記憶體配置BUFR可暫時儲存從集體記憶體SDRAM接收的資料，而寫緩衝器記憶體配置BUFW可儲存寫入集體記憶體SDRAM的資料，並且從不同單元B接收。確認信號缓衝器記憶體FIFO—ACK可從隨機器ARB接收確認的信號。此一信號可表示隨機器ARB是否將一巨集命令提供給存取介面SIF。確認信號緩衝器記憶體FIFO_ACK具有如圖7所示存取介面SIF的巨集命令緩衝器記憶體FIFO—MC的相同深度。結果，當一巨集命令離開巨集命令緩衝器記憶體 FIFO_MC時，結果是根據巨集命令的一記憶體存取可生效，對應此巨集命令的確認信號會離開該確認信號緩衝器記憶體FIFO_ACK。此信號可表示相關的存取操作是否在一讀存取或一寫存取。在最先描述的情.況中，讀緩衝器記憶體配置BUFR可啓動以接收來自集體記憶體SDRAM的資料，而在最後提到的情況中，寫緩衝器記憶體配置 BUFW可啓動，以便將資料傳送給集體記憶體SDRAM。透過確認信號緩衝器記憶體FIFO_ACK提供的確認信號可進一步表示資料數目是否包含在如同巨集命令所定義的資料數目。此表示可分別在讀或寫的情況，透過，，在何處儲存資料或在何處取得資料？”内部管理的緩衝器記憶體配置BUF而使用。圖9係顯示讀缓衝器記憶體配置BUFR的範例。讀缓衝器#己憶體配置B U F R可包含一輸入緩衝器記憶體I b、一介 -18- (請先閱讀背面之注意事_填寫本頁) 1 裝卜訂· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 571197 A7 B7 經濟部智慧財產局員工消費合作社印製五、發明說明（16) 面記憶體SRAM、包含複數個輸出緩衝器記憶體0B之一配置、控制電路CON之一配置、及一介面記憶體存取隨機器ARBBR。輸入緩衝器記憶體IB是經由在圖4所示的存取介面SIF而連接至集體記憶體SDRAM。輸出緩衝器記憶體OBI、0B2和0B3是分別經由專用讀匯流排 BBR1、BBR2、和BBR3而連接至處理器P1、P2和 P3，最後提到的元件是在圖2和3顯示。控制電路 CONI、C0N2和C0N3是分別連接至巨集命令定址電路 AGB1、巨集命令定址電路AGB2、及巨集命令定址電路 AGB3、以及存取介面SIF。讀緩衝器記憶體配置BUFR的操作如下所述。從集體記憶體SDRAM接收的資料具有N個位元之一寬度，其中N 是一整數値，而且使用一頻率F到達。介面記憶體SRAM 具有2N個位元之一寬度，此表示一位址可包含2N個位元，並且可在頻率F上操作。輸入緩衝器記憶體IB可形成來自集體記憶體SDRAM的兩連續資料對，並且將這些連續資料對載入介面記憶體SRAM。它可採用兩時脈週期而形成一連續資料對。當假設從集體記憶體SDRAM接收的所有連續資料可成對時，介面記憶體SRAM的一寫存取便可在每兩時脈週期生效。單一位址的存取只需要一時脈週期。因此，在兩寫存取操作之間，一時脈週期可用來存取工讀取的介面記憶體SRAM，爲了要將從集體記憶體 SDRAM讀取的資料傳送給單元B。因此，大體上，介面記憶體SRAM的寫存取與讀存取可輪替彼此生效。介面記 -19- (請先閱讀背面之注意事^填寫本頁)

P i裝 _i_ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 571197 Α7 Β7 經濟部智慧財產局員工消費合作社印製五、發明說明（17) 憶體SRAM的存取將在後面更詳細描述。事實上，介面記憶體SRAM可分成3個區域Zl、Z2和 Z3。區域Zl、Z2和Z3可分別包含供處理器PI、P2和 P3的資料。來自集體記憶體SDRAM的資料可經由輸入緩衝器記憶體IB而寫入區域Zl、Z2或Z3，其是決定在目前巨集命令開始的處理器P。在區域Zl、Z2和Z3出現的資料能以一實質穩定方式及根據一實質固定的方式而分別傳送給輸出缓衝器記憶體OBI、0B2和0B3。事實上，輸出緩衝器記憶體0B可將資料分成複數個部份，並且將相關資料逐一部份提供給相對處理器P。例如，一輸出緩衝器記憶體0B可將16位元資料分成4位元部份。因此，資料可在只需要一 4位元匯流排的4個時脈内逐一部份傳送，而不是在需要一 16位元匯流排的單一時脈週期内傳送資料。控制電路CONI、C0N2和C0N3可分別控制區域Z1、 Z2和Z3。對於此目的而言，每個控制電路CON可控制一群參數。這些參數包括一寫指標、一讀指標、及一區域佔用値。該寫指標是定義來自集體記憶體SDRAM的資料要寫入的位址。該讀指標是定義將資料傳送給相關輸出緩衝器記憶體0B的位址。該佔用値是表示仍然可用於儲存從集體記憶體SDRAM所接收資料的位址數目。控制電路 C〇N1、C0N2和C0N3亦可分別控制輸出緩衝器記憶體〇B1、0B2和0B3。對於此目的而言，每個控制電路 C〇N可控制表示對應0B佔用狀態之一參數。 -20 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）請先閱讀背面之注意事項a 訂 571197 A7 B7 五、發明說明（18) 透過一控制電路實施的控制程序現將描述，假設集體記憶體SDRAM可如圖5所述存取。在步驟S5，巨集命令定址電路AGB可將一巨集命令提供給緩衝記憶配置BUF。此巨集命令可透過對應巨集命令開始的處理器P之控制電路CON處理。控制電路CON可將巨集命令所定義的資料政目與佔用値相比較。因此，控制電路CON可確認在相關區域Z是否有足夠的空間可儲存想要的資料。如果有足夠的空間，控制電路CON便可將此報告給巨集命令定址電路 AGB，並且可更新佔用參數。此表示可將資料認爲已儲存在相關區域。因此，佔用參數的更新可認爲是在相關區域的一保留。如圖5所示在步驟S 12期間的發生現將在圖5描述。此步驟S 12係根據相關的巨集命令而表示集體記憶體 SDRAM之一讀出。已説明的是存取介面SIF可瞬間開始處理巨集命令，且如此便可開始讀取，與相關巨集命令有關的確認信號可離開在圖7所示的確認信號緩衝器記憶體 FIFO一ACK。此確認信號是表示該存取是一寫操作，而且，此信號可從受阻的巨集命令指定處理器P。因此，對應此處理器P的控制電路CON可知道它是否供應資料儲存在集體記憶體SDRAM的位址。此外，控制電路CON 可根據巨集命令接收在存取操作中包括資料數目之一表示，該表示是形成部份確認信號。每次來自集體記憶體SDRAM的一資料對寫入相關區域 Z，控制電路CON便會增量寫指標。而且，它可更新佔用 -21 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事3填寫本頁) -裝 l·訂· 經濟部智慧財產局員工消費合作社印製經濟部智慧財產局員工消費合作社印^4 571197 A7 B7 五、發明說明（19) 値。控制電路C Ο N可持續執行，直到巨集命令所定義的集體記憶體SDRAM之讀存取完成爲止。控制電路CON可使用在存取操作中包括的資料數目輔助而可偵測存取操作的結束，此數目可透過確認信號，及透過計數寫入介面記憶體SRAM的資料而表示。 :在從一特定區域Z每次讀出一資料對之後，控制此區域的控制電路CON可增量讀指標。而且，它可更新佔用値。介面記憶體存取隨機器ARBBR可控制介面記憶體 SRAM的存取。有不同類型的存取：（1)透過存取介面 SIF的存取，將來自集體記憶體SDRAM的資料寫入介面記憶體SRAM ; (2)透過輸出緩衝器記憶體0B1的存取操作；（3)透過輸出緩衝器記憶體0B2的存取操作；及（4) 透過輸出緩衝器記憶體0B3的存取操作。3個最後提到的存取操作可用來將在介面記憶體SRAM中所包含的資料分別傳送給處理器PI、P2和P3。介面記憶體SRAM的任何存取可反應提供給介面記憶體存取隨機器ARBBR的一請求而生效。從目前的請求，介面記憶體存取隨機器ARBBR可選取具有最高權限的請求。寫存取請求（經由存取介面SIF存取）具有最大的權限。由於如前述的資料對寫入，此一請求通常只在每兩時脈週期發生。一寫操作只需要一時脈週期。結果，將有足夠的機會能以讀模式存取介面記憶體SRAM，爲了要將資料傳送各種不同處理器P。透過一特定輸出缓衝器記憶體0B的讀存取請求可達 -22- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I I I I I--------- (請先閱讀背面之注意事填寫本頁) ^訂· 571197 A7 B7 五、發明說明（20) 成，其是決定在輸出缓衝器記憶體OB與單元B之間的專用讀匯流排BBR大小。例如，假設匯流排的大小是N/2個位元。此表示一 N/2位元部份可每時脈週期内從輸出緩衝器記憶體OB傳送給單元B。介面記憶體SRAM的讀取是以資料對生效。一資料對可包含2 N個位元。因此，4個時脈週期可將一資料對傳送給單元B。一資料對的傳輸包括在讀模式的介面記憶體SRAM之一存取請求。因此，在目前的範例中，OB將可每4個時脈週期提供一存取請求。此範例是顯示單元B的匯流排大小需要各種不同輸出緩衝器記憶體OB的存取請求頻率。如果專用讀匯流排BBR的大小是N/4個位元，此將會是每8個時脈週期的一存取請求。下列描述係有關介面記憶體SRAM存取之一隨機範例。假設專用讀匯流排BBR1的大小是N/2個位元，而且專用讀匯流排BBR2的大小及專用讀匯流排BBR3的大小是 N/4個位元。存取介面SIF的存取操作具有遵從權限順序的最高權限，以存取操作輸出緩衝器記憶體OBI、OB2和 OB3。最後，假設所有類型存取（SIF、OBI、OB2、OB3) 的請求可在第一時脈週期内同時提供。週期1 :所有的請求可同時達成；未決定的請求：存取介面SIF、輸出緩衝器記憶體OB1、 OB2 和 OB3。週期2 :具有最高權限的介面存取SIF擁有優勢，並且可將它的請求放棄；輸出缓衝器記憶體OBI、OB2和OB3 -23- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事填寫本頁) 1 裝經濟部智慧財產局員工消費合作社印製 571197 A7 B7 五、發明說明（21) 可維持他們的請求；未決定的請求：輸出緩衝器記憶體OBI、0B2和0B3 ; 週期3 :具有第二最高權限的輸出緩衝器記憶體0B1擁有優勢，並且可將它的請求放棄；存取介面SIF可提供一新的請求；未決定的請求：存取信號介面SIF、輸出緩衝器記憶體 0B2 和 0B3 ; 週期4 :具有最高權限的存取介面SIF擁有優勢，並且可將它的請求放棄；輸出緩衝器記憶體0B2和0B3可維持他們的請求；未決定的請求：輸出緩衝器記憶體0B2和0B3 ; 週期5 :具有第三最高權限的輸出緩衝器記憶體0B2擁有優勢，並且可將它的請求放棄；存取介面SIF可提供一新的請求；未決定的請求：存取介面SIF及輸出緩衝器記憶體0B3 ; 週期6 :具有最高權限的存取介面SIF擁有優勢，並且可將它的請求放棄；輸出緩衝器記憶體0B1用完緩衝器容量，並且可重新提供一請求；未決定的請求：存取介面SIEF、輸出緩衝器記憶體0B1 和 0B3 ; 週期7 :具有第二最高權限的輸出緩衝器記憶體0B1擁有優勢，並且可將它的請求放棄；存取介面SIF可提供一新的請求；未決定的請求：存取介面SIF、輸出緩衝器記憶體0B3 ; -24- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項#填寫本頁) 裝一-0*". 經濟部智慧財產局員工消費合作社印製 571197 丨 A7 B7 五、發明說明（22) 週期8 :具有最高權限的存取介面SIF擁有優勢，並且可將它的請求放棄；輸出緩衝器記憶體0B3可維持它的請求；未決定的請求：輸出緩衝器記憶體0B3 ; 週期9 :具有第四最高權限的輸出缓衝器記憶體0B3擁有優勢，並且可將它的請求放棄；存取介面SIF可提供一新的請求；未決定的請求：存取介面SIF ; 週期10 :具有最高權限的存取介面SIF擁有優勢，並且可將它的請求放棄；輸出緩衝器記憶體OB1用完緩衝器容量，並且可重新提供一請求；未決定的請求：輸出緩衝器記憶體OB1 ; 週期11 :具有第二最高權限的輸出緩衝器記憶體OB1擁有優勢，並且可將它的請求放棄；存取介面SIF可提供一新的請求；未決定的請求：存取介面SIF ; 週期12 :具有最高權限的存取介面SIF擁有優勢，並且可將它的請求放棄；輸出緩衝器記憶體OB2用完緩衝器容量，並且可重新提供一請求；未決定的請求：輸出緩衝器記憶體OB2 ; 週期13 :具有第三最高權限的輸出缓衝器記憶體OB2擁有優勢，並且可將它的請求放棄；存取介面SIF可提供一新的請求；未決定的請求：存取介面SIF ; -25- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事寫本頁) 裝 I，訂：經濟部智慧財產局員工消費合作社印製 571197 A7 B7 五、發明說明（23 ) 2 14 ·具有最高權限的存取介面⑽擁有優勢，並且可將E的请求放棄；輸出緩衝器記憶體㈣用完緩衝器容量，並且可重新提供—請求； =定的請求：輸出緩衝器記憶體0B1 ; 週，月15 ·具有第二最高權限的輸出緩衝ϋ記憶體0B1擁有優勢，並且可將它的請求放棄；存取介面SIF可提供一新的請求；未決定的請求··存取介面SIF ; =16 :具有最高權限的存取介面犯擁有優勢，並且可將E的請求放棄；輸出緩衝器記憶體0B3用完緩衝器容量，並且可重新提供一請求；未決足的請求··輸出緩衝器記憶體0Β3，· 週期17 ·具有第四最高權限的輸出緩衝器記憶體⑽擁有優勢，並JL可將它的請求放棄；存取介面SIF可提供一新的請求；未決定的請求：存取介面SIF ; 週功18 ·具有最南權限的存取介面SIF擁有優勢，並且可將它的請求放棄，·輸出緩衝器記憶體〇Bl用完緩衝器容量，並且可重新提供一請求；未決定的請求··輸出緩衝器記憶體0B1，· 週期19 :具有第二最高權限的輸出緩衝器記憶體〇bi擁有優勢，並且可將它的請求放棄；存取介面SIF可提供一新的請求；未決定的請求：存取介面SIF ; -26- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）事 f 571197 A7 B7 五、發明說明（24) 週期20 :具有最高權限的存取介面SIF擁有優勢，並且可將它的請求放棄；輸出緩衝器記憶體OB2用完缓衝器容量，並且可重新提供一請求；未決定的請求：輸出緩衝器記憶體OB2 ; 週期21 :具有第三最高權限的輸出緩衝器記憶體OB2擁有優勢，並且可將它的請求放棄；存取介面SIF可提供一新的請求；未決定的請求：存取介面SIF ; 週期22 :具有最高權限的存取介面SIF擁有優勢，並且可將它的請求放棄；輸出緩衝器記憶體OB1用完緩衝器容量，並且可重新提供一請求；未決定的請求··輸出緩衝器記憶體OB1 ; 週期23 :第二最高權限的輸出緩衝器記憶體OB1擁有優勢，並且可將它的請求放棄；存取介面SIF可提供一新的請求；未決定的請求··存取介面SIF ; 週期24 ··具有最高權限的存取介面SIF擁有優勢，並且可將它的請求放棄；輸出緩衝器記憶體OB3用完緩衝器容量，並且可重新提供一請求；未決定的請求：輸出緩衝器記憶體OB3 ; 週期25 ··具有第四最高權限的輸出緩衝器記憶體OB3擁 -27- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項㈣填寫本頁) 裝 -訂. 經濟部智慧財產局員工消費合作社印製經濟部智慧財產局員工消費合作社印製 571197 A7 B7 五、發明說明（25 ) 有優勢，並且可將它的請求放棄；存取介面SIF可提供一新的請求；未決定的請求··存取介面SIF ; 週期26 :具有最高權限的存取介面SIF擁有優勢，並且可將它的請求放棄；輸出緩衝器記憶體0B1用完緩衝器容量，並且可重新提供一請求；未決定的請求··輸出缓衝器記憶體0B1 ; 等。先前描述的存取操作具有8週期之一週期數。好像隨機會受到具有八個狀態的一循環機器的影響。這是由於在範例中，假設所有單元B能以一規律方式處理他們的資料。而且，假設透過存取介面SIF的存取請求可有規則每兩時脈週期提供。實施上，這些假設不必然要正確。對於此理由而言，理想可使用一隨機器的輔助及一權限順序而不是一週期機器的輔助而可控制介面記憶體SRAM的存取。隨機器允許介面記憶體SRAM存取之某彈性程度，結果，允許可較佳利用用於資料傳送的頻寬。下列是根據每兩時脈週期内只有一介面記憶體SRAM (二透過存取介面SIF的存取）寫存取的規則之一例外範例。此例外是在反應包括一資料奇數數目的巨集命令而存取集體記憶體SDRAM的情況發生。除了最後資料元件以外，在此存取包括的所有資料具有一合夥，如此便可形成寫入介面記憶體SRAM的一資料對。最後資料元件是單獨的。 -28- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------裝--- (請先閱讀背面之注意事填寫本頁) .. 571197 A7 B7 五、發明說明（26) 不可能使用下一資料元件來形成一資料對，因爲此資料元件是另一存取操作的第一資料元件，因此可供另一處理器 P使用。結果，另一存取操作的第一資料元件應儲存在介面記憶體SRAM的另一區域Z。因此，只要到達包括資料元件的一奇數數目之存取的最後資料元件輸入緩衝器記憶體IB，該資料便載入載入介面記憶體SRAM，而在存取操作中所包含的最後資料對的寫操作之後的時脈週期内無需一夥伴。結果，將有連續的兩寫存取操作，而不會中斷一時脈週期，否則在兩寫存取操作之間允許一讀存取操作。圖5和9係有關在讀模式的記憶體介面INT操作。在寫模式的操作實質是對稱。此表示寫緩衝器記憶體配置 BUFW是類似前述的讀緩衝器記憶體配置BUFR。因此，寫緩衝器記憶體配置BUFW可包含分成區域的一介面記憶體，每個區域是與一不同單元B有關。單元B可在巨集命令表示此資料是否應該儲存之前或之後提供寫入集體記憶體的資料。事實上，只要區域對應的單元B可提供在集體記憶體儲存的資料，一區域便會填滿。例如，該填滿可持續，直到區域可完全使用資料填滿。在此情況，記憶體介面INT將表示相關單元B是否不再有供新資料儲存的空間。此將可避免單元B提供新的資料，直到空間在相關的區域變成可用爲止。一資料可從區域Z傳送給空間可用的集體記憶體。只要一巨集命令透過隨機器ARB接受及存取介面SIF處理，此一資料傳送便會發生。一巨集命令可在相關單元B提供資料之前送出同樣是可能的。無論如何， -29- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項_填寫本頁) I裳丨'訂：經濟部智慧財產局員工消費合作社印制取經濟部智慧財產局員工消費合作社印製 571197 A7 B7 五、發明說明（27) 只要寫緩衝器記憶體配置BUFW不表示相關區域之一適當填滿位準，沒有巨集命令可提供給隨機器ARB。上述參考圖1-9的資料處理配置是在”發明概述”部份所描述之一本發明實施範。請即參考圖1，專用讀匯流排 BBR1與專用寫匯流排BBW1允許在單元B1與集體記憶體SDRAM之間資料通信。專用讀匯流排BBR2與專用寫匯流排BBW2允許在單元B2與集體記憶體SDRAM之間資料通信。專用讀匯流排BBR3與專用寫匯流排BBW3允許在單元B3與集體記憶體SDRAM之間資料通信。當記憶體介面INT在專用讀與寫匯流排BBR、BBW上實質產生穩定資料流時，它便允許每個單元B可以資料成組方式存取該集體記憶體。事實上，對於每個單元B而言，記憶體介面INT可執行從集體記憶體SDRAM讀取的一平穩的資料猝發，並且可供單元B使用。相反地，對於每個單元 B而言，記憶體介面INT可執行從單元B接收的一時間濃縮資料，爲了要在猝發中將資料寫入該集體記憶體 SDRAM 〇圖式及其前述是舉證而非對本發明限制，顯然各種不同修改不致於達背文後之申請專利範圍。在這一點上，可完成下列結論。有各種不同方式可根據本發明而實施一資料處理配置。在圖所述的資料處理配置包含3個處理器。其他實施可包含多個處理器或較少的處理器。而且，不需要每個處理器具有一專用匯流排。一些處理器可經由他們可存取集體記 -30- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------裂--- (請先閱讀背面之注意事寫本頁) 1·訂· · 571197 A7 B7 五、發明說明（28) 憶體而共用一公用匯流排。例如，在圖1所示的資料處理配置係包含未在圖顯示的兩或多個額外處理器，這些可經由他們可存取集體記憶體SDRAM或另外集體記憶體而共用一公用匯流排。有各種不同方式可實施專用匯流排。在圖1所示的資料威理配置係包含專用讀匯流排BBR與專用寫匯流排 BBW。其他實施可包含專用雙向匯流排。在此一實施中，一處理器可從集體記憶體讀取資料，並且經由一專用雙向匯流排而將資料寫入一集體記憶體。此一雙向匯流排將可攜帶一實質穩定的讀資料流及一實質穩定的寫資料流，該等兩讀/寫資料流可交錯。有各種不同方式可實施一記憶體介面。在圖4描述的記憶體介面可在隨機的基礎上提供集體記憶體的存取。其他實施可在一固定方法的基礎上提供一集體記憶體的存取。固定方法可以是包含每個處理器的至少一時隙的重複存取模式。有許多方式可藉由硬體或軟體或兩者而實施功能。在這一點上，該等圖是圖解的，每個只表示本發明的一可能的具體實施例。因此，雖然一圖示顯示不同方塊的不同功能，但是刺決未除外硬體或軟體的單一項目來實施數個功能。此並未排除硬體或軟體或兩者項目的一组合來實施一功能。例如，圖4係描述包含各種不同方塊的一記憶體介面，並且可控制在記憶體介面中所包括集體記憶體與控制記憶 -31 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項#|填寫本頁) —訂· 經濟部智慧財產局員工消費合作社印製 571197 A7 B7_；_五、發明說明（29 ) 體電路的存取。大體上，可藉由一適當的程式化電腦電路而實施這些方塊。載入一程式記憶體的一組指令會造成電腦電路使圖1-9的各種不同控制操作生效。該組指令可透過讀取例如包括該組指令的一磁碟的媒體而載入程式記憶體。媒體的讀取可經由例如網際網路之一通信網路而生效。即是，一服務供應器可使該組指令可經由一通信網路使。在參考申請專利内的任何符號並未構成對本申請專利的限制。”包含”的字眼並不排除在申請專利以外的其他元件或步驟。在一元件或步驟之前的”一”字眼並未排除複數個此元件或步驟。 (請先閱讀背面之注意事^^填寫本頁) -裝卜訂：經濟部智慧財產局員工消費合作社印製 -32- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims

571197 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 1. 一種包含複數個處理器配置而能與一集體記憶體協同使用之資料處理配置，其特徵爲該資料處理配置包含： -專用匯流排，一專用匯流排允許在一處理器與該集體記憶體之間的資料通信；及 -一記憶體介面，當其在該等專用匯流排上實質產生穩定資料流時，以資料成組方式提供對該集體記憶體的存取。 2·如申請專利範圍第1項之資料處理配置，其特徵爲該記憶體介面包含： -一集體緩衝器記憶體；及 -一控制裝置，其用以控制在屬於不同處理器的該集體記憶體内的區域。 3.如申請專利範圍第2項之資料處理配置，其特徵爲該記憶體介面包含一隨機器，其用以控制該集體緩衝器記憶體的存取。 4· 一種藉著經由專用匯流排與一集體記憶體協同使用配置的複數個處理器之資料處理方法，一專用匯流排允許在一處理器與該集體記憶體之間的資料通信；該方法包含下列步驟： -當在該等專用匯流排上產生實質穩定的資料流時，以資料成組方式提供對該集體記憶體的存取。 5. —種用於一資料處理配置之電腦程式產品，該資料處理配置係包含可經由一記憶體介面與專用匯流排而與一集體記憶體協同使用配置的複數個處理器，該電腦程式產 -33- (請先閱讀背面之注意事項_寫本頁) »!裝訂· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 571197 A8 B8 C8 D8六、申請專利範圍品包含一組指令，當該組指令載入資料處理配置時，使該記憶體介面以資料成組方式提供對集體記憶體的存取，而實質穩定的資料流可在該等專用匯流排上產生。 (請先閱讀背面之注意事項寫本頁) i 裝 1T: 經濟部智慧財產局員工消費合作社印製 -34- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）