JP2903536B2 - データ転送装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置に係り、特に記憶装置間のデー
タ転送装置の起動方法に関するものである。

〔従来の技術〕

メモリ制御装置は、中規模ないし大規模の情報処理装
置を構成する演算処理装置や入出力処理装置などからの
メモリアクセスを集中的に処理するために設けられ、各
処理装置からのリクエストに基づいてメモリアクセスを
はじめとする各種の処理を行なう装置である。

一方、拡張記憶装置は、超大型コンピュータやスーパ
ーコンピュータの新たな記憶階層として数年前から採用
され始めた大容量高速の半導体記憶装置である。それ以
前の記憶階層構造は、小容量超高速のキヤツシユメモ
リ，大容量高速な主記憶装置，非常に大容量で低速な外
部記憶装置という構造が一般的であつた。そして、昨
今、処理情報量の増大にともなつて主記憶容量の不足が
問題となりはじめたが、主記憶を拡大することにはコス
ト面の問題や、主記憶装置の大型化にともなう信号の伝
播遅延時間の増大によりプロセサの処理性能が低下する
という問題があるため、主記憶装置と同様の構造を持つ
がより安価で低速大容量の素子を使用した拡張記憶装置
の導入が行なわれるようになつた。

一般に、主記憶装置と拡張記憶装置との関係はキャツ
シユメモリと主記憶装置の関係とは多少異なつており、
主記憶装置上に開かれるデータがすべて拡張記憶装置を
経由するわけではない。あるデータを従来どおり外部記
憶装置と主記憶装置との間で直接転送するか、或いは拡
張記憶に格納するかはオペレーテイングシステムによつ
て決定され、拡張記憶装置に格納する場合には主記憶装
置あるいは外部記憶装置から拡張記憶装置へのデータ転
送指示が出される。

そして、データ転送の実行は、演算処理装置など既存
のハードウエアで繰返しメモリアクセスを発行すること
によつても実現可能であるが、通常は拡張記憶装置導入
の利点を生かすために専用のデータ転送機構によつて行
なわれる。このデータ転送機構は主記憶装置と拡張記憶
装置に対して連続して多数のメモリアクセスを発行する
ので、上述したメモリ制御装置の内部や近傍に設けられ
るのが普通である。

〔発明が解決しようとする課題〕

上述したデータ転送機構を演算処理装置等から起動す
る方法としては各種の手段が考えられるが、いずれにし
ても主記憶装置−拡張記憶装置間データ転送の起動に
は、主記憶装置側の開始アドレス、拡張記憶装置側の開
始アドレス、転送方向、転送量の４種類の情報が必要で
ある。

これらの必要情報を送るため方法の１つとして主記憶
装置を使用することが考えられる。この場合には、要求
元装置によつて主記憶装置に格納された上記情報をデー
タ転送装置が読み出して処理を行なうため、データ転送
装置側の処理が複雑化しハードウエアが増大する上、転
送開始までの処理が複雑化するという課題があつた。

一方、別の方法として、要求元装置とメモリ制御装置
との間で通常のメモリアクセスに使用されるパスを使用
する場合には、直接パスなので起動が容易かつ高速に行
なえる反面、パスのビツト幅がメモリアドレスのビツト
数分程度しかなく上記情報を一度に送ることができない
ために複数個のリクエストを使用する必要があり、その
結果要求元が２つ以上存在する場合には要求元相互間で
の事前の排他制御が必要となつてやはり処理が複雑化す
るという課題があつた。

〔課題を解決するための手段〕

本発明のデータ転送装置は、情報処理装置内のメモリ
制御装置と密に接続され、同じくメモリ制御装置に接続
された他の処理装置からの転送要求によつて起動され主
記憶装置と拡張記憶装置との間のデータ転送または主記
憶装置内部あるいは拡張記憶装置内部の二領域間のデー
タ転送を行なうデータ転送装置であつて、処理装置とメ
モリ制御装置との間の通常のメモリアクセスリクエスト
経路を使用して要求元の処理装置から送られる、予め発
行順が規定された複数個のリクエスト群より構成される
転送要求の受付に際して、上記リクエスト群のうちの最
初のリクエストが送られたとき、アンロック状態であれ
ば転送機構をロックし、このロック成功から転送終了ま
での間、ロックに成功した要求元処理装置以外からの一
切の転送要求を受付けないよう制御するものである。

〔作用〕

本発明においては、処理装置からメモリ制御装置に張
られたインタフエース線を使用することにより転送の起
動を高速に行なう。

〔実施例〕

以下、図面に基づき本発明の実施例を詳細に説明す
る。

第１図は本発明の一実施例を示すブロツク図で、この
第１図の構成は、メモリ制御装置に２つの処理装置とそ
れぞれ１つの主記憶装置、拡張記憶装置が接続されたも
のである。

図において、１はメモリ制御装置、２は主記憶装置、
３は拡張記憶装置、４はデータ転送装置、５はインタフ
エースポート部、６は主記憶アクセス制御部、７は第１
の処理装置、８は第２の処理装置、９は転送要求受付レ
ジスタ群である。

そして、情報処理装置内のメモリ制御装置１と密に接
続され、同じくメモリ制御装置１に接続された他の処理
装置からの転送要求によつて起動され主記憶装置２と拡
張記憶装置３との間のデータ転送または主記憶装置２の
内部あるいは拡張記憶装置３の内部の二領域間のデータ
転送を行なうよう構成され、要求元の処理装置からの転
送要求はその処理装置とメモリ制御装置１との間の通常
のメモリアクセスリクエスト経路を使用した複数個のリ
クエスト群により構成され、このうち最初に送られるリ
クエストにより転送機構をロツクしそれ以降転送終了ま
での間ロツクをとつた要求元装置以外からの一切の転送
要求を受付けないよう制御するように構成されている。

ａは第１の処理装置７からのリクエストインタフエー
スを示し、ｂは第２の処理装置８からのリクエストイン
タフエース、ｃは第１の処理装置７へのリプライインタ
フエース、ｄは第２の処理装置８へのリプライインタフ
エース、ｅは主記憶アクセス要求信号、ｆは主記憶アク
セスに対するリプライ信号、ｇはデータ転送装置起動信
号、ｈはデータ転送装置４からのリプライおよび主記憶
アクセス信号、ｉはデータ転送装置４へのリプライ信
号、ｊは主記憶装置２へのアクセス信号、ｋは拡張記憶
装置３へのアクセス信号、ｌは主記憶装置２からのリプ
ライ信号、ｍは拡張記憶装置３からのリプライ信号を示
す。

第２図は第１図における転送要求受付レジスタ群９の
詳細を示す説明図である。

この第２図において、90は装置番号レジスタ、91は主
記憶装置の開始アドレスレジスタ、92は拡張記憶装置の
開始アドレスレジスタ、93は転送指示受付レジスタであ
る。そして、911（Ｌ）はロツクビツト兼主記憶装置の
開始アドレスレジスタ91の有効表示ビツトを示し、921
（Ｖ）は拡張記憶装置の開始アドレスレジスタ92の有効
表示ビツト、931（Ｖ）は転送指示受付レジスタ93の有
効表示ビツト、912（MMA）は主記憶装置の転送開始アド
レス（主記憶装置の開始アドレスレジスタ91のアドレス
フイールド）、922（EMA）は拡張記憶装置の転送開始ア
ドレス（拡張記憶装置の開始アドレスレジスタ92のアド
レスフイールド）、932（CMD）は転送コマンドフイール
ド（転送指示受付レジスタ93のコマンドフイールド）、
933（LEN）は転送長フイールド（転送指示受付レジスタ
93のコマンドフイールド）を示す。

つぎに第１図に示す実施例の動作を第２図を参照して
説明する。

まず、通常のメモリアクセス動作の流れを説明する。
第１の処理装置７からメモリ制御装置１のインタフエー
スポート部５に対してインタフエースａ（第１の処理装
置７からのリクエストインタフエース）を通じてメモリ
アドレスを伴つたメモリアクセス要求が送出されると、
インタフエースポート部５では他の要求元との各種の競
合をチエツクし、問題がなければ主記憶アクセス制御部
６に対して主記憶アクセス要求信号ｅを出す。これを受
けた主記憶アクセス制御部６は主記憶装置２に対してメ
モリアクセス（アクセス信号ｊ）を出し、一定時間後に
リプライ信号ｌを受取つてそれを主記憶アクセスに対す
るリプライ信号ｆとしてインタフエースポート部５に返
し、最終的に要求元の第１の処理装置７に対してリプラ
イ（リプライインタフエースｃ）が返される。この過程
において第１の処理装置７からのメモリアクセス要求と
第２の処理装置８からのメモリアクセス要求の間でメモ
リアドレスが一致する等の競合が発生した場合には、イ
ンタフエースポート部５において全体の動作に矛盾が生
じないよう調停が行なわれる。

実際には処理装置からメモリ制御装置１への動作要求
はメモリアクセス以外にもメモリ制御装置１の内部にあ
るレジスタへのアクセスをはじめ各種のものがあり、以
下ではこれらを総称してリクエストと呼ぶ。

つぎに、リクエストがメモリアクセスではなく、デー
タ転送装置４に対する転送の起動リクエストであつた場
合の動作について説明する。

この実施例において起動リクエストには次の３種類が
あり、要求元装置は必ず→→または→→の
順番でリクエストを発行しなければならないものとす
る。

主記憶装置の開始アドレス指定兼ロツクリクエスト 拡張記憶装置の開始アドレス指定リクエスト 転送動作種類および転送量指定リクエスト まず第１の処理装置７から起動リクエストが送られ
ると、データ転送装置４は転送要求受付レジスタ群９の
中のロツクビツト兼主記憶装置開始アドレスレジスタ91
の有効表示ビツト911を参照し、それが論理「０」、す
なわち、アンロツク状態であればリクエストに付随して
送られてきた主記憶装置開始アドレスを主記憶装置開始
アドレスレジスタ91のアドレスフイールド（MMA）912に
取込むと同時にロックビット911（アドレスレジスタ91
の有効表示ビツト）を論理「１」に、要求元固有の装置
識別番号を装置番号レジスタ90にセツトし、要求元の第
１の処理装置７にロツク成功を知らせるリプライを返
す。もしロツクビツト（レジスタ91の有効表示ビツト）
911が既に論理「１」となつていれば、何も動作を行な
わず要求元に対してロツク失敗を知らせるリプライを返
す。以下、ロツクが成功した場合について説明する。

要求元である第１の処理装置７は、ロツク成功のリプ
ライを受け取ると続いて起動リクエスト、起動リクエ
ストを送出する。これを受けたデータ転送装置４は、
それぞれのリクエストの要求元装置番号を先に送られた
起動リクエストによつて装置番号レジスタ90にセツト
されている番号と比較し、一致すれば起動リクエスト
に付随して送られた拡張記憶装置転送開始アドレスを拡
張記憶装置開始アドレスレジスタ92のアドレスフイール
ド（EMA）922に格納、起動リクエストに付随して送ら
れた転送方向などの動作内容を指示する動作コマンドを
転送指示受付レジスタ93のコマンドフイールド932に、
転送バイト数を指定する転送長を同じレジスタ93の転送
長フイールド933にそれぞれ格納し、同時に各レジスタ
の有効表示ビツト921,931を論理「１」にセツトする。
もし上記比較によつて装置番号の不一致が検出されれば
アドレス等はレジスタに取込まず、要求元に対してエラ
ーを通知する。

以上により転送に必要な情報がすべて揃つた時点で、
データ転送機構が起動され、要求に従つた転送が起動さ
れる。そして、転送に際してはデータ転送装置４からイ
ンタフエース（リプライおよび主記憶アクセス信号h,主
記憶アクセス要求信号e,アクセス信号ｊ）を通じてメモ
リアクセス要求が出され、これに対するリプライがイン
タフエース（リプライ信号ｉ）を通じて返される。ま
た、拡張記憶装置３とはインタフエース（アクセス信号
k,リプライ信号ｍ）によつてデータ転送装置４と直接デ
ータの授受が行なわれる。そして、データ転送装置４は
これらのインタフエースを使用して転送長フイールド93
3（LEN）で指定された量のデータ転送を実行し、終了す
るとインタフエース（リプライおよび主記憶アクセス信
号h,リプライインタフエースｃ）を介して要求元へ終了
通知を送る。

上述した転送起動の過程において、起動リクエストの
うち最初のリクエストがロック機能をもたせているた
め、第１の処理装置７が３つ１組の起動リクエストの発
行を開始してから終了までの間に第２の処理装置８が別
の起動リクエストの発行を試みた場合でも、ロツク失敗
となつて競合は調停される。また、何らかの理由により
第２の処理装置８がロツクをとらずに第2,第３の起動リ
クエストを発行しても、要求元装置番号をチエツクして
誤つた情報に基づく転送を抑止することができる。

なお、上述した主記憶装置２と拡張記憶装置３の間の
データ転送のほかに、転送コマンドフイールド932（CM
D）の内容によつては主記憶装置内部相互間あるいは拡
張記憶装置内部相互間の転送も可能であり、その場合の
動作は拡張記憶装置開始アドレスレジスタ92のアドレス
フイールド922（EMA）に主記憶装置のアドレスあるいは
主記憶装置の開始アドレスレジスタ91のアドレスフイー
ルド912（MMA）に拡張記憶装置３のアドレスが格納され
る点を除いてすべて同様である。

また、データ転送装置４がメモリ制御装置１の外部に
位置する場合についても上記の内容は同様にあてはま
る。

〔発明の効果〕

以上説明したように本発明によれば、処理装置からメ
モリ制御装置に張られたインタフエース線を使用するこ
とにより転送の起動を高速に行なうことができ、加えて
ロツク機能によつて転送機構における競合を調停するこ
とができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロツク図、第２図は
第１図における転送要求受付レジスタ群の詳細を示す説
明図である。 １……メモリ制御装置、２……主記憶装置、３……拡張
記憶装置、４……データ転送装置、５……インタフエー
スポート部、６……主記憶アクセス制御部、7,8……処
理装置、９……転送要求受付レジスタ群。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】情報処理装置内のメモリ制御装置と密に接
   続され、同じくメモリ制御装置に接続された他の処理装
   置からの転送要求によって起動され主記憶装置と拡張記
   憶装置との間のデータ転送または主記憶装置内部あるい
   は拡張記憶装置内部の二領域間のデータ転送を行なうデ
   ータ転送装置であって、 処理装置とメモリ制御装置との間の通常のメモリアクセ
   スリクエスト経路を使用して要求元の処理装置から送ら
   れる、予め発行順が規定された複数個のリクエスト群よ
   り構成される転送要求の受付に際して、前記リクエスト
   群のうちの最初のリクエストが送られたとき、アンロッ
   ク状態であれば転送機構をロックし、このロック成功か
   ら転送終了までの間、ロックに成功した要求元処理装置
   以外からの一切の転送要求を受付けないよう制御するこ
   とを特徴とするデータ転送装置。