JPH08340348A - 情報処理システム - Google Patents

情報処理システム

Info

Publication number
JPH08340348A
JPH08340348A JP14755095A JP14755095A JPH08340348A JP H08340348 A JPH08340348 A JP H08340348A JP 14755095 A JP14755095 A JP 14755095A JP 14755095 A JP14755095 A JP 14755095A JP H08340348 A JPH08340348 A JP H08340348A
Authority
JP
Japan
Prior art keywords
packet
data transfer
processor
buffer
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14755095A
Other languages
English (en)
Other versions
JP2710587B2 (ja
Inventor
Minoru Oda
稔 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP14755095A priority Critical patent/JP2710587B2/ja
Publication of JPH08340348A publication Critical patent/JPH08340348A/ja
Application granted granted Critical
Publication of JP2710587B2 publication Critical patent/JP2710587B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 【目的】 高並列スーパーコンピュータにおいて、一連
のリクエストとして送出される複数のパケットの管理を
簡略化する。 【構成】 高並列スーパーコンピュータの一連のリクエ
ストに起動元プロセッサ番号1000およびパケット番
号1100を付加し、前記起動元プロセッサ番号、パケ
ット番号により制御されるバッファ1200〜1230
(または1220)を備える。前記バッファにより複数
のパケットの管理を簡略化する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、マルチプロセッサシス
テムにおける共有メモリと拡張記憶装置との間のデータ
転送命令を行う情報処理システムに関し、特に、プロセ
ッサから一連のリクエストを複数のパケットに分解し、
データ転送処理装置に送出する情報処理システムに関す
る。
【0002】
【従来の技術】従来の情報処理システムは、
図4,図5,図6,図7に示すように、共有メモリ12
0上にデータ転送処理装置へのリクエスト送出の排他制
御用のロックバイト310を持ち、各プロセッサ100
〜103は、共有メモリ120〜123と拡張記憶装置
140、141との間のデータ転送を指示する命令(以
後、データ転送命令)を解読し、これを一連のリクエス
トとして複数のパケットに分割するリクエスト発行手段
200と、ネットワーク経由でデータ転送処理装置にパ
ケットを送信するパケット送信手段210と、共有メモ
リ上のロックバイトをロックまたはアンロックするロッ
ク手段220と、ロック成功あるいは不成功を判断する
ロック成功判断手段3から構成され、データ転送
処理装置130,131のそれぞれは、プロセッサから
のパケットを格納し、複数のパケットを整列させ、ひと
つのリクエストとするパケット整列手段400と、プロ
セッサからのリクエストの解読を行うリクエスト解読手
段410と、共有メモリからの読み出しおよび共有メモ
リへの書き込みを行う共有メモリアクセス手段430
と、拡張記憶装置からの読み出しおよび書き込みを行う
拡張記憶装置アクセス手段440と、読手段410
指示により共有メモリアクセス手段430と拡張記憶装
置アクセス手段440を制御する転送制御手段420
と、データ転送終了を判断し、要求元プロセッサに終
了を報告する終了通知手段450から構成される。
【0003】次に図4乃至図7に示す情報処理システム
の動作を説明する。プロセッサ100が共有メモリ12
0と拡張記憶装置10との間のデータ転送命令を発行
した場合を考える。プロセッサ100により発行された
命令はリクエスト発行手段200により、データ転送命
令と解読される。その後、演算プロセッサ100は、
ータ転送処理装置130へのリクエストの発行の権利を
得るために、ロック手段220により共有メモリ上のロ
ックバイトのロックを行う。ここでロック成功判断手段
300によりロックが不成功であったと判断された
合、成功するまで再実行する。ロックが成功した
と判断された場合、演算プロセッサ100は、データ転
送命令をリクエスト発行手段200により複数のパケッ
トに分割し、このパケットをパケット送出手段210に
よりローカルネットワーク110を経由し、データ転送
処理装置130へ送信る。ここで一連のリクエストの
最終パケットにはリクエスト発行手段200によりプロ
セッサ番号と最終パケットのフラグ付加される。デー
タ転送処理装置130は、プロセッサ100からのパケ
ットを受信し、受信した順番にリクエスト整列手段40
0にパケットを格納する。最終パケットフラグの付加さ
れたパケットを受信時、リクエスト整列手段400はリ
クエスト受付完了をリクエスト解読手段410に通知す
る。リクエスト解読手段410はリクエスト整列手段4
00に格納されたプロセッサ100からのリクエストを
読み出し解読する。リクエストが共有メモリ120から
拡張記憶装置10への転送であるので、転送制御手段
420は、リクエスト解読手段410から共有メモリ1
20の読み出し開始アドレス、転送長を受け取り、デー
タ転送処理単位毎に共有メモリアクセス手段430に対
して共有メモリ読み出し指示を出す。共有メモリアクセ
ス手段430は、読み出したデータを拡張記憶装置アク
セス手段440に渡すと共に、読み出し完了を転送制御
手段420に通知する。次いで、転送制御手段420
は、リクエスト解読手段410から拡張記憶装置130
の書き込み開始アドレスを受け取り、データ転送処理単
位毎に拡張記憶装置アクセス手段440に対して拡張記
憶装置への書き込み指示を出す。拡張記憶装置アクセス
手段440は、共有メモリアクセス手段430からの共
有メモリ読み出しデータを拡張記憶装置10へ書き込
み、書き込み完了を転送制御手段420に通知する。転
送制御手段420はこの通知によりデータ転送終了を判
断し、終了通知手段450にデータ転送終了を報告す
る。終了通知手段450はリクエスト解読手段420か
らプロセッサ100の番号を受け取り、要求元プロセッ
サ100にデータ転送命令の終了をローカルネットワー
110経由で通知する。プロセッサ100は本通知を
受け、ロック手段220により共有メモリ上のロックバ
イト310をアンロックする。
【0004】
【発明が解決しようとする課題】この従来の情報処理シ
ステムでは、各プロセッサからデータ転送処理装置への
一連のリクエストの複数のパケット送出時、複数のパケ
ットを整列させるためプロセッサ間で排他制御(ロック
バイトの制御)が必要となるため、共有メモリと拡張記
憶装置との間のデータ転送でプロセッサにオーバーヘッ
ドが大きく、かつ処理が煩雑となる欠点があった。ま
た、一連のリクエストとして送出される複数のパケット
の管理ができないため、一連のリクエスト送出中にプロ
セッサが故障した場合、該プロセッサのみの切り離しに
よる縮退運転ができずにシステムダウンとなる欠点もあ
った。
【0005】
【課題を解決するための手段】本発明は、複数のプロセ
ッサと、前記プロセッサ間を結ぶネットワークと、前記
ネットワークに接続する共有メモリと、前記ネットワー
クに接続し拡張記憶装置を接続するデータ転送処理装置
から構成され、プロセッサにデータ転送処理装置への共
有メモリと拡張記憶装置との間のデータ転送を指示する
命令をを複数のパケットに分割する手段と、前記パケッ
トをプロセッサから順序保証機能を有するネットワーク
経由でデータ転送処理装置に対し、ある一連のリクエス
トとして送出する手段を備えた情報処理システムにお
いて、プロセッサから送出される各々のパケットにプロ
セッサ番号を付加する手段、データ転送処理装置内にパ
ケット内のプロセッサ番号をリードポインタライトポ
インタとして複数のプロセッサからの混在したパケット
をバッファ上で整列させる手段を備えることを特徴と
するものである。
【0006】本発明は、複数のプロセッサと、プロセッ
サ間を結ぶネットワークと、ネットワークに接続する共
有メモリと、ネットワークに接続し拡張記憶装置を接続
するデータ転送処理装置から構成され、プロセッサにデ
ータ転送処理装置への共有メモリと拡張記憶装置との間
のデータ転送を指示する命令を有し、前記命令を複数の
パケットに分割する手段と、前記パケットをプロセッサ
から順序保証機能を有するネットワーク経由でデータ転
送処理装置に対し、ある一連のリクエストとして送出す
る手段を備えた、情報処理システムにおいて、プロセッ
サから送出されるある一連のリクエストの各々のパケッ
トにパケット番号を付加し、データ転送処理装置内に最
終パケットを検出する手段と、最終パケットにより前記
バッファよりデータを読み出す制御を行う手段と、最終
パケット検出時、すべてのパケットが到着していること
を確認するパケットの消失エラー検出手段を備えること
を特徴とするものである。
【0007】
【実施例】次に本発明について、図面を参照して説明す
る。
【0008】図1は、本発明による情報処理システム
実施例を示す構成図である。図1に示す情報処理システ
ムは、複数の演算処理装置100,101、複数の共有
メモリ120,121、データ転送処理装置130
れらを相互接続するローカルネットワーク110デー
タ転送処理装置130に接続される拡張記憶装置140
有する第1のクラスタと、
複数の演算処理装置102,104、複数の共有メモリ
122,123、データ転送処理装置131、それらを
相互接続するローカルネットワーク111、データ転送
処理装置
131に接続される拡張記憶装置141を有する第2の
クラスタと、前記第1,第2のクラスタ間を相互に接続
グローバルネットワーク150とを具備する
【0009】図1おいて、演算処理装置100〜103
オペレータからの指示により命令処理を行う機能を
有している。ローカルネットワーク110(111)は
演算プロセッサ(100〜103)からの命令により
目的とする共有メモリ(120〜123)へのアクセス
を行う機能、共有メモリ(120〜123)と拡張記
憶装置(140〜141)間のデータ転送を行う目的の
命令をデータ転送処理装置(130,131)へ送出す
る機能、他クラスタへの命令をグローバルネットワー
ク150へ送出する機能を有している。共有メモリ
(120〜123)はローカルネットワーク(110,
111)を介して読み書きされる。データ転送処理装置
(130,131)は複数のパケットからなる命令を
整列する機能、命令を解読する機能、解読した命令
により共有メモリ(120〜123)と拡張記憶装置
(140,141)間のデータ転送を行う機能を有し
ている。拡張記憶装置(140,141)はデータ転送
処理装置(130,131)により読み書きされる。グ
ローバルネットワーク150ローカルネットワーク
(101〜103)から送られてくる他クラスタへの命
令を目的とする他クラスタのローカルネットワーク
(101〜103)へ送出する機能を有している。
【0010】本発明の第1の実施例では、図2に示すよ
うに、演算プロセッサ(100〜103)内のリクエス
ト発行制御部160、演算プロセッサ(100〜10
3)から送出される一連の命令のパケットに起動元プロ
セッサ番号1000、パケット番号1100を付加し、
データ転送処理装置(130,131)内にパケット番
号により書き込まれるべきバッファを選択、最終パケ
ットの到着によりバッファからのデータを起動元プロ
セッサ番号をリードポインタとしてリードを行バッフ
ァ選択制御部1400を備える。このバッファ選択制御
1400は、前記起動元プロセッサ番号をリードポイ
ンタ、ライトポインタとして制御されパケット保持バ
ッファ1200,1210,1220,1230をパケ
ット数(この実施例では4個)備えている。最終パケッ
トの到着によりバッファからリードされたデータはリク
エスト整列レジスタ1300に格納され、その後リクエ
ストが実際に起動される。またパケット間の順序はネッ
トワーク(ローカルネットワーク,グローバルネットワ
ーク)で保証されているものとする。
【0011】本発明の第2の実施例では、図3に示すよ
うにバッファ各々にリクエスト到着フラグ2000〜
2110を有し、データ転送処理装置
(130,131)内にリクエストの最終パケット検
出時、すべてのパケットが到着していることをリクエス
ト到着フラグにより確認するパケットの消失エラーを検
出するエラー検出部2200を有している。
【0012】次に、
図1,図2を参照して、本発明の第1の実施例の動作を
説明する。
【0013】演算処理装置100からデータ転送処理装
置130に対して共有メモリ120から拡張記憶装置
140に対してデータ転送を行うデータ転送命令が発行
されたとする。それと同時に演算処理装置103から
拡張記憶装置140に対しデータ転送を行うデータ転送
命令が発行されたとする。データ転送命令は1つの命令
が4つのパケットに分割され各々のパケットに起動元
プロセッサを表す起動元プロセッサ番号とパケット順
序を表すパケット番号が付加されているものとする。
まず、演算処理装置100から発行された命令のパケッ
番号“1000演算処理装置103から発行さ
れた命令のパケット番号“1030”はローカルネット
ワーク110に入力されローカルネットワーク110
で調停され、パケット番号“1000”が最初にデータ
転送処理装置130へ送出さ、次にパケット番号“1
030”がデータ転送処理装置130に入力される。デ
ータ転送処理装置130では、送られてきたリクエスト
のパケット番号“1000”の起動元プロセッサ番号
“100”によりバッファのライトポインタ番号“00
0”を決定、リクエストのパケット番号“0”により
バッファ番号“0”への書き込みを決定する。また次に
送られてきたリクエストのパケット番号“1030”の
起動元プロセッサ番号によりバッファのライトポインタ
番号“002”を決定、リクエストのパケット番号#
0によりバッファ#0への書き込みを毛呈する。次に演
算処理装置100から発行された命令のパケット番号
“1001”はパケット番号“1000”と同様にロー
カルネットワーク110で調停され、データ転送処理装
置130へ送出される。また演算総理装置103から発
行された命令のパケット番号“1031”も同様にロー
カルネットワーク110で調停され演算処理装置10
0から発行された命令のパケット番号“1001”の次
にデータ転送処理装置130へ送出される。データ転送
処理装置130では、送られてきたリクエストのパケッ
ト番号“1001”の起動元プロセッサ番号“100”
によりバッファのライトポインタ番号“000”を決定
、リクエストのパケット番号“1”によりバッファ番
号“1”への書き込みを決定する。また次に送られてき
たリクエストのパケット番号“1301”の起動元プロ
セッサ番号“103”によりバッファのライトポインタ
番号“002”を決定、リクエストのパケット番号
“1”によりバッファ番号“1”への書き込みを決定す
る。同様にパケット番号“1002”が演算処理装置1
00から送出されデータ転送処理装置内のバッファ番号
“2”のライトポインタ番号“000”へ書き込まれ
る。またパケット番号“1032”が演算処理装置10
3から送出されデータ転送処理装置内のバッファ番号
“2”のライトポインタ番号“103”へ書き込まれ
る。最後に演算処理装置100から発行された命令のパ
ケット番号“1003”はローカルネットワーク110
で調停され、データ転送処理装置130へ送出される。
データ転送処理装置130では、送られてきたリクエス
トの起動元プロセッサ番号番号“100”によりバッフ
ァのライトポインタ番号“000”を決定、リクエス
トのパケット番号“3”によりバッファ番号“3”への
書き込みを行う。またパケット番号“3”により次タイ
ミングでのバッファからのリード動作を決定し、起動元
プロセッサ番号“100”からリードポインタ番号“0
00”を決定する。バッファ番号“0”〜“3”からの
リードデータをフリップフロップに入力させ複数のパケ
ットのリクエスト整列を完了させる。同様に演算処理装
置103から送出された命令のパケット番号“103
3”はローカルネットワーク110で調停され、演算処
理装置100から送出されたリクエストのパケット番号
“1003”の次にデータ転送処理装置130へ送出さ
れる。データ転送処理装置では送られてきたリクエスト
の起動元プロセッサ番号“103”によりバッファのラ
イトポインタ番号“002”を決定、リクエストのパ
ケット番号“3”によりバッファ番号“3”への書き込
みを行う。またパケット番号“3”により次タイミング
でのバッファからのリード動作を決定し、起動元プロセ
ッサ番号“103”からリードポインタ番号“103”
を決定、バッファ#0〜番号“3”からのリードデー
タをフリップフロップに入力させ複数のパケットの整列
を完了させる。データ転送処理装置では、これらのリク
エストを解読し、共有メモリと拡張記憶装置間のデータ
転送を行う。転送が完了すればデータ転送命令の完了と
なる。
【0014】次に図1,図3を参照して、本発明の第2
の実施例の動作を説明する。
【0015】演算処理装置100からデータ転送処理装
置130に対して共有メモリ120から拡張記憶装置
140に対してデータ転送を行うデータ転送命令が発行
されたとする。またデータ転送命令は1つの命令が4つ
のパケットに分割され各々のパケットに演算処理装置
100を表す演算処理装置番号とパケット順序を表す
パケット番号が付加されているものとする。まず、演
算処理装置100から発行された命令のパケット番号
“0”はローカルネットワーク110を介しデータ転送
処理装置130へ送出される。データ転送処理装置13
、送られてきたリクエストの起動元プロセッサ番号
“100”によりバッファのライトポインタ番号“00
0”を決定、リクエストのパケット番号“0”により
バッファ番号“0”への書き込みを決定する。また、バ
ッファ番号“0”のライトポインタ番号“000”の到
着パケット管理ビット2000をセットする。次に演算
処理装置100から発行された命令のパケット番号
“1”はパケット番号“0”と同様にローカルネット
ワークを介しデータ転送処理装置130へ送出される。
データ転送処理装置130、送られてきたリクエスト
の起動元プロセッサ番号“100”によりバッファのラ
イトポインタ番号“000”を決定、リクエストのパ
ケット番号“1”によりバッファ番号“1”への書き込
みを決定する。また、バッファ番号“1”のライトポイ
ンタ番号“000”の到着パケット管理ビット2100
をセットする。同様にパケット番号“2”が演算処理装
置100から送出されデータ転送処理装置内のバッファ
番号“2”へ書き込まれる。また、バッファ番号“2”
のライトポインタ番号“000”の到着パケット管理ビ
ット2020をセットする。最後に演算処理装置100
から発行された命令のパケット番号“3”はローカルネ
ットワーク110を介しデータ転送処理装置130へ送
出される。データ転送処理装置130、送られてきた
リクエストの起動元プロセッサ番号番号“100”によ
りバッファのリードポインタ番号“000”を決定す
る。バッファ番号“0”〜“2”からのリードデータお
よびパケット番号“3”のデータをフリップフロップに
同時に入力させ複数のパケットのリクエストを完了さ
せる。また同時に到着パケット管理ビットの起動元プロ
セッサ番号“000”に対応する管理ビット2000〜
2020をエラー検出部に送出し、エラー検出部は、
べてのパケットが到着していることを確認しパケット
が消滅している場合にはパケット消失エラーを報告し、
起動元プロセッサ番号により該プロセッサのみの切り離
しによる出対運転を行う。
【0016】
【発明の効果】以上説明したように、本発明によれば、
各プロセッサからのデータ転送処理装置への複数のパケ
ット送出時、プロセッサ間で排他制御不要となり、共有
メモリと拡張記憶装置との間のデータ転送でプロセッサ
にオーバーヘッドがなくなる。また、一連のリクエスト
として送出された複数のパケットの管理ができ一連のリ
クエスト送出中にプロセッサが故障した場合、該プロセ
ッサのみの切り離しによる縮退運転が可能となる。ま
た、最終パケットのバッファが不要となりハードウェア
量が削減できる。
【図面の簡単な説明】 【図1】本発明の実施例の構成図である。 【図2】本発明の第1の実施例におけるリクエスト整列
制御部の構成図である。 【図3】本発明の第2の実施例におけるリクエスト整列
制御部の構成図である。 【図4】従来例の構成図である。 【図5】図5中の共有メモリの構成図である。 【図6】図5中のデータ転送処理装置の構成図である。 【図7】 図5中の 演算プロセッサの構成図である。 【符号の説明】 100〜103 演算処理装置 110〜111 ローカルネットワーク 120〜123 共有メモリ 130〜131 データ転送処理装置 140〜141 拡張記憶装置 150 グローバルネットワーク 160 リクエスト発行制御部 200 リクエスト発行手段 210 パケット送出手段 220 ロック手段 300 ロック成功判断手段 310 ロックバイト 400 リクエスト整列手段 410 リクエスト解読手段 420 転送制御手段 430 共有メモリアクセス手段 440 拡張記憶装置アクセス手段 450 終了通知手段 1000 起動元プロセッサ番号 1100 パケット番号 1200〜1230 パケット保持バッファ 1300 リクエスト整列レジスタ 1400 パケット保持バッファ選択制御部 2000〜2080 到着パケット管理ビット 2200 エラー検出部

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 複数のプロセッサと、前記プロセッサ間
    を結ぶネットワークと、前記ネットワークに接続する共
    有メモリと、前記ネットワークに接続し拡張記憶装置を
    接続するデータ転送処理装置から構成され、プロセッサ
    にデータ転送処理装置への共有メモリと拡張記憶装置と
    の間のデータ転送を指示する命令をを複数のパケットに
    分割する手段と、前記パケットをプロセッサから順序保
    証機能を有するネットワーク経由でデータ転送処理装置
    に対し、ある一連のリクエストとして送出する手段
    備えた情報処理システムにおいて、 プロセッサから送出される各々のパケットにプロセッサ
    番号を付加する手段、データ転送処理装置内にパケット
    内のプロセッサ番号をリードポインタライトポインタ
    として複数のプロセッサからの混在したパケットをバッ
    ファ上で整列させる手段を備えることを特徴とする情
    報処理システム。
  2. 【請求項2】 複数のプロセッサと、プロセッサ間を結
    ぶネットワークと、ネットワークに接続する共有メモリ
    と、ネットワークに接続し拡張記憶装置を接続するデー
    タ転送処理装置から構成され、プロセッサにデータ転送
    処理装置への共有メモリと拡張記憶装置との間のデータ
    転送を指示する命令を有し、前記命令を複数のパケット
    に分割する手段と、前記パケットをプロセッサから順序
    保証機能を有するネットワーク経由でデータ転送処理装
    置に対し、ある一連のリクエストとして送出する手段を
    備えた、情報処理システムにおいて、 プロセッサから送出されるある一連のリクエストの各々
    のパケットにパケット番号を付加し、データ転送処理装
    置内に最終パケットを検出する手段と、最終パケットに
    より前記バッファよりデータを読み出す制御を行う手段
    と、最終パケット検出時、すべてのパケットが到着して
    いることを確認するパケットの消失エラー検出手段を備
    えることを特徴とする情報処理システム。
JP14755095A 1995-06-14 1995-06-14 情報処理システム Expired - Fee Related JP2710587B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14755095A JP2710587B2 (ja) 1995-06-14 1995-06-14 情報処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14755095A JP2710587B2 (ja) 1995-06-14 1995-06-14 情報処理システム

Publications (2)

Publication Number Publication Date
JPH08340348A true JPH08340348A (ja) 1996-12-24
JP2710587B2 JP2710587B2 (ja) 1998-02-10

Family

ID=15432867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14755095A Expired - Fee Related JP2710587B2 (ja) 1995-06-14 1995-06-14 情報処理システム

Country Status (1)

Country Link
JP (1) JP2710587B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7228375B1 (en) * 2001-01-12 2007-06-05 Slt Logic, Llc System and method for efficient input/output of a computer system
US7844730B2 (en) 2001-02-05 2010-11-30 Nec Corporation Computer system and method of communication between modules within computer system
WO2015121986A1 (ja) 2014-02-14 2015-08-20 株式会社Murakumo システム、記憶装置および方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7228375B1 (en) * 2001-01-12 2007-06-05 Slt Logic, Llc System and method for efficient input/output of a computer system
US7844730B2 (en) 2001-02-05 2010-11-30 Nec Corporation Computer system and method of communication between modules within computer system
WO2015121986A1 (ja) 2014-02-14 2015-08-20 株式会社Murakumo システム、記憶装置および方法

Also Published As

Publication number Publication date
JP2710587B2 (ja) 1998-02-10

Similar Documents

Publication Publication Date Title
US6874053B2 (en) Shared memory multiprocessor performing cache coherence control and node controller therefor
US5010477A (en) Method and apparatus for transferring vector data between parallel processing system with registers & logic for inter-processor data communication independents of processing operations
US4445176A (en) Block transfers of information in data processing networks
US6094532A (en) Multiprocessor distributed memory system and board and methods therefor
EP0486167A2 (en) Multiple computer system with combiner/memory interconnection system
US5915088A (en) Interprocessor messaging system
US5717849A (en) System and procedure for early detection of a fault in a chained series of control blocks
EP0241129A2 (en) Addressing arrangement for a RAM buffer controller
JP2002510079A (ja) メモリ・インタフェース間で読み書きの順序付けられた実行を強制する方法と装置
US5210828A (en) Multiprocessing system with interprocessor communications facility
US4939636A (en) Memory management unit
JPH0354659A (ja) 4ポート付きパケットメモリ制御装置を有する二重経路コンピュータ相互接続システム
JPS5833972B2 (ja) 計算機システム間通信方式
JPH11312126A (ja) 記憶制御装置
JPH114279A (ja) 先進的システム間送信方法および機構
US5687393A (en) System for controlling responses to requests over a data bus between a plurality of master controllers and a slave storage controller by inserting control characters
US7069305B2 (en) Computer system and a data transfer method thereof using remote direct memory access
US6988160B2 (en) Method and apparatus for efficient messaging between memories across a PCI bus
US20080052429A1 (en) Off-board computational resources
JPH08340348A (ja) 情報処理システム
JP2859178B2 (ja) プロセッサ間データ転送方式及びプロセッサ間データ転送用リングバッファメモリ
EP0376003A2 (en) Multiprocessing system with interprocessor communications facility
JP3522150B2 (ja) データ処理装置およびそのデータ処理方法
KR850000562B1 (ko) 계산기 시스템간 통신방식
KR960004058B1 (ko) 메모리 리드방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970916

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees