TW552323B - Method for producing SOI substrate and SOI substrate - Google Patents

Method for producing SOI substrate and SOI substrate Download PDF

Info

Publication number
TW552323B
TW552323B TW088108462A TW88108462A TW552323B TW 552323 B TW552323 B TW 552323B TW 088108462 A TW088108462 A TW 088108462A TW 88108462 A TW88108462 A TW 88108462A TW 552323 B TW552323 B TW 552323B
Authority
TW
Taiwan
Prior art keywords
wafer
single crystal
silicon
nitrogen
doped
Prior art date
Application number
TW088108462A
Other languages
English (en)
Inventor
Masaro Tamatsuka
Original Assignee
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Handotai Kk filed Critical Shinetsu Handotai Kk
Application granted granted Critical
Publication of TW552323B publication Critical patent/TW552323B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

552323 A7 B7 五、發明說明（i ) 發明背景 發明範疇： 本發明有關一種使用藉柴克勞斯基氏方法（以下稱爲 ’>cz方法〃）製造之矽單晶晶圓以產製結合之SOI基 板之方法，及一種結合之S 0 I基板。本發明尤其有關一 種產製S 0 I層厚度爲1微米或更小之薄膜S 0 I基板之 方法，其中該S〇I層中稱爲晶內缺陷之結晶缺陷尺寸較 小，因此可輕易藉著熱處理而消去該等缺陷，及藉該方法 所製造之SOI基板。 相關技藝描述= 就在夾置二氧化矽層之情況下結合兩片矽單晶晶圓之 技術而言，已知一種揭示於例如日本專利申請案公告（ K〇K〇KU )第5 — 4 6 0 8 6號中之方法，其包括於至少 一晶圓上形成一氧化物層，在消除該結合表面上之任何外 來物質之情況下使之彼此緊密接觸，於約2 0 0 -1 2 0 0°C溫度下進行熱處理，以促進結合強度。 因爲結合強度已藉熱處理增高之結合基板之可藉例如 硏磨、拋光等方式處理，故可藉著硏磨、拋光等方式將其 中一晶圓磨薄至所需厚度，而產生一 s〇 I層，並於其上 層形成裝置。
即，因爲所製造之S 0 I基板含有矽單晶晶圓之整體 結晶，具有原始之優越結晶度，故所得之s 0 1層具有優 越之結晶度，而此特性較其他s0 1製法諸如s IM0X 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公爱） (請先閱讀背面之注意事項再«(寫本頁) 太 訂---------線座 經濟部智慧財產局員工消費合作社印製 -4- 552323 A7 B7 五、發明說明（2 ) (藉植入之氧分隔）法及熔化再結晶法優越。 (請先閱讀背面之注意事項再^寫本頁) 另一方面，結合基板之起始材料即矽單晶晶圓，主要 使用藉裁切由柴克勞斯基氏法（C Z方法）所生長之單晶 '塊所得之矽單晶晶圓。 然而，目前已記錄於藉c Z方法所生長之矽單晶中， 於結晶生長期間所導入之結晶缺陷及前述晶缺陷係藉各 種測量方法偵測。例如，於一般用於工業化製法中之生長 速率（例如約1毫米/分鐘或更快）下拉出之單晶中，可 藉著使用Secco溶液（K2c r 2〇7、氫氟酸及水之混合溶 液）蝕刻其表面而偵測此等坑狀結晶缺陷。參照日本專利 公開申請案（KOKAI)第4一192345號。 此等坑孔之主要成因被認爲是於單晶產製期間附集之 空位叢，或爲氧化物沉澱物，其係爲來自石英坩堝之污染 氧原子之聚集物。因爲此等位於欲形成之裝置之區域中的 結晶缺陷可能變成有害之缺陷，破壞裝置之特性，故已針 對減少此等結晶缺陷之各種方法進行硏究。 經濟部智慧財產局員工消費合作社印製 例如，已知爲了降低前述空位叢之密度，可於極低生 長速率（例如〇 . 4毫米/分鐘或更低）下生長結晶。參 照日本專利公開申請案（ΚΟΚΑ I )第2 — 2 6 7 1 9 5 號。然而，已知此種方法產生視爲由新聚集之過量隙間矽 所形成之錯位環的結晶缺陷，大幅降低裝置特性，意指該 方法並非該問題之解答。此外，該結晶生長速率自傳統之 1毫米/分鐘或更快降低至0 · 4毫米/分鐘或更慢使產 能大幅降低，而增加單晶之成本。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) -5- 552323 A7 B7 五、發明說明（3 ) 因此，若S 0 I基板係使用含有此等結晶缺陷之c Z 晶圓產製，則所產製之S 0 I層當然含有結晶缺陷，而降 低該S 0 I層之電特性，諸如氧化物介質擊穿電壓。尤其 ’’當該基板係爲薄膜SO I基板時，即欲形成之so I層 需具有例如1微米或更薄之厚度，則該結晶缺陷之存在可 使其貫穿該S 0 I層形成針孔，而大幅降低品質及特性。 發明總結 本發明係針對前述問題而完成，其目的係提供一種產 製S 0 I基板之方法，尤其是具有厚度爲1微米或更小之 S〇I層之薄膜SO I基板，其中該SO I層中之結晶缺 陷可變得較小，而可輕易藉著熱處理而消除，及一種低成 本及高產能之SOI基板。 經濟部智慧財產局員工消費合作社印製 爲達到前述目的，本發明提出一種產製S 0 I基板之 方法，其包括於兩矽晶圓之至少一矽晶圓的一表面上形成 氧化物層，令一晶圓與另一晶圓緊密地接觸，使得該氧化 物層夾置於其間，該等晶圓進行熱處理以緊密地結合該等 晶圓，使得一裝置處理（產製）側晶圓較所需厚度薄， 其中使用藉著以柴克勞斯基氏方法生長而摻雜氮之矽 單晶塊，將該矽單晶塊切成矽單晶晶圓所得之矽單晶晶圓 以作爲裝置處理側晶圓。 藉著於前述藉由c Z方法生長期間以氮摻雜單晶矽塊 ，可抑制於結晶生長期間導入之結晶缺陷生長。此外，抑 制結晶缺陷生長之結果，可使結晶生長速率變快，而大幅 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） -6 - 552323 A7 B7 五、發明說明（4 ) 改善結晶之產能。 此外，藉著使用藉由處理摻雜有氮之矽單晶所得之晶 圓作爲S〇I基板之裝置處理側晶圓，可得到具有極小結 晶缺陷尺寸之S 0 I基板。因此，該結晶缺陷可藉著使 S〇I基板進行熱處理而輕易去除，而可大幅改善位於 S〇I基板上之裝置的品質諸如電特性。 於前述方法中，因爲該裝置處理側晶圓中欲作爲 S〇I層之氮係於熱處理期間向外擴散，故其對於欲形成 之裝置不具有負面影響。 本發明亦提供一種產製S 0 I基板之方法，其包括使 矽晶圓及絕緣體基板緊密地接觸，進行熱處理以使之牢固 地結合，使該矽晶圓-裝置處理側晶圓-變得較所需厚度 薄， 其中藉著以柴克勞斯基氏方法生長而摻雜氮之矽單晶 塊，並將該矽單晶塊切成矽單晶晶圓所得之矽單晶晶圓係 用作裝置處理側晶圓。 經濟部智慧財產局員工消費合作社印製 根據本發明，產製SO I基板時，其中一矽晶圓及一 絕緣體基板係結合而成爲一 S 0 I基板，一摻雜有氮之矽 單晶結晶晶圓可作爲裝置處理側晶圓。此情況下，該 s〇I層中之結晶缺陷尺寸凸變得極小，而改善矽晶圓之 產能。 根據本發明，當摻雜有氮之矽單晶塊係藉柴克勞斯基 氏方法生長時，ii雜於該單晶塊中之氮濃度以控制於1 X 1 01(D至5 X 1 015原子/厘米3爲佳。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 552323 經濟部智慧財產局員工消费合作社印製 A7 B7 五、發明說明（5 ) 此因氮濃度於1 X 1 0 1 ^或較高時即足以抑制結晶缺 陷之生長，而確實減少該s 0 I層中針孔之生成，故氮濃 度以5 X 1 0 15原子/厘米3或較低而不致抑制矽單晶之 _結晶爲佳。
此外，當摻雜有氮之單晶塊係藉柴克勞斯基氏方法生 長時，於該單晶塊中所含之氧濃度以控制至1 . 2 X 1018原子/厘米3或較低爲佳（人3丁1^1'7 9之値） 〇 使用低氧濃度可進一步抑制結晶缺陷，因此可進一步 抑制該S 0 I層中結晶缺陷及針孔之生長。 於前述產製S 0 I基板之方法中，用以得到牢固結合 之熱處理可於9 0 0°C或較高溫度下進行。 藉著於該範圍內之溫度下進行熱處理，該兩片基板可 於充分強度下結合，而確定去除欲成爲裝置處理側晶圓之 S〇I層之區域中的氮。因此，當其於SO I基板中作用 時，氮不再對於電特性等性質產生負面影響。此外，因爲 欲成爲該裝置處理側晶圓之S 0 I層之區域中之氧使得於 該範圍內之溫度下之熱處理產生無缺陷區域，減少缺陷， 並防止因氧而使該S 0 I層之電特性降低等。 於產製本發明S 0 I基板時，該裝置處理側晶圓可變 得較1微米或較小之厚度薄。 因爲針孔特別容易在極薄之SO I層諸如厚度爲1微 米或較小之S 0 I層中因結晶缺陷之貫穿而形成，故使用 本發明摻雜有氮之矽晶圓較有利於作爲此種基板。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） i_!!訂-ι_ί_ — · a·· (請先閱讀背面之注意事項再和寫本頁) (再 -8- 552323 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（6 ) 於本發明產製S 0 I基板之方法中，在使得裝置處理 側晶圓變得較薄之後，該熱處理可於9 0 0 °C或較高溫度 下進行。 於該晶圓已變得較薄之後，藉著於9 0 0 °C或較高溫 度下進行熱處理，可輕易消除該S 0 I層中小型之結晶缺 陷。 因此，本發明製法所產製之S〇I基板之SO I層中 可具有極小型之結晶缺陷，可輕易藉熱處理而去除。因此 ，本發明S 0 I基板具有極少之結晶缺陷。 即，本發明S 0 I基板係爲例如一基板，其產製方式 係於兩矽晶圓中至少一矽晶圓之一表面上形成氧化物層， 在使得其間夾置氧化物層之情況下使一矽晶圓與另一矽晶 圓緊密地接觸，使該等晶圓進行熱處理而牢固地結合該等 晶圓，使得一裝置處理側晶圓較所需厚度薄，其中該裝置 處理側晶圓係爲藉著使用柴克勞斯基氏方法生長摻雜有氮 之矽單晶塊，並將該單晶塊切成矽單晶晶圓而得之矽單晶 晶圓。 本發明之S 0 I基板亦可爲一基板，其產製方式係於 使一矽晶圓與一絕緣體基板緊密地接觸，使彼進行熱處理 而牢固地結合，使得作爲一裝置處理側晶圓之矽晶圓較所 需厚度薄，其中該作爲一裝置處理側晶圓之矽晶圓係爲藉 著使用柴克勞斯基氏方法生長摻雜有氮之矽單晶塊，並將 該單晶塊切成矽單晶晶圓而得之矽單晶晶圓。 於本發明S 0 I基板中，該裝置處理側晶圓中之氮濃 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） i I I I I — I 訂！！ (請先閱讀背面之注意事項再 1Γ寫本頁) 士 -9 - 552323 A7 B7 五、發明說明（7 ) 度可介於1 X 1 01G至5 X 1 〇15原子/厘米3之範圍內 ，而該裝置處理側晶圓中之氧濃度可爲1 · 2xl 018原 子/厘米3或較低。 即使該S 0 I層具有1微米或較小之厚度，本發明 S 0 I基板仍可爲具有良好品質而含有極少針孔之S〇I 層之S 0 I基板。 根據本發明，於S〇I層中之結晶缺陷尺寸極小而具 有極少針孔之S 0 I基板可於高產能及低成本下藉著使具 有摻雜有氮之矽單晶晶圓之S 0 I基板而製得。本發明方 法尤其可作爲產製具有厚度爲1微米或較小之S Ο I層之 薄膜SO I基板的方法，其中該so I層中之結晶缺陷及 針孔之問題特別嚴重。 圖式簡單說明 圖1 (a) —（g)係爲顯示產製本發明結合s〇l 基板之例示方法步驟的說明圖。 經濟部智慧財產局員工消費合作社印製 圖2係爲顯示於Secco蝕刻之後，實施例及對照例之砂 晶圓表面藉顯微照相測定針孔密度之結果。黑色圓係表示 摻雜有氮之晶圓的結果，而白色圓係表示未摻雜氮之晶圓 的結果。 元件對照表 1 結合基板 2 結合晶圓 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公爱） -10- 552323 A7 B7 五、發明說明（8 ) 3 基層晶圓 4 氧化物層 5 氧化物膜 •6 S〇I層 本發明及具體實例描述 下文將更詳細地描述本發明，但本發明不限於以下說 明。 就用以消除矽晶圓中之結晶缺陷的技術而言，已知有 一種方法，包括於高溫下於還原氛圍諸如氫氛圍中熱處理 該晶圓。然而，若此技術應用於S 0 I基板，則因爲於 SO I層由結晶缺陷形成貫穿之針孔，尤其是當該s〇I 極薄時，故產生還原氣體貫穿該針孔而使內部所包埋之氧 化物層還原。該種使內部所包埋之氧化物層還原之情況破 壞該SO I結構，而大幅降低裝置之電特性。 因此，根據本發明，減少貫穿之針孔，並非消除所產 製之S〇I層中之結晶缺陷，而是使材料矽晶圓中之結晶 缺陷尺寸變小，使得該缺陷可輕易藉著熱處理消除。 即，本發明係基於以下發現而完成，若使用在藉C Z 方法生長之期間，經由氮摻雜矽單晶而使得該結晶缺陷尺 寸較小之矽單晶晶圓作爲結合S 0 I基板，則具有S〇I 層中結晶缺陷尺寸小之S〇I層的S〇I基板含有極少之 貫穿針孔及易藉熱處理消除之缺陷，可於低成本及高產能 下產製，另外係基於各種所使用條件之硏究。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事 II訂！！-線赢 本頁) 經濟部智慧財產局員工消費合作社印製 -11 - 552323 A7 ______ B7 五、發明說明（9 ) 已發現將氮摻雜於矽單晶中可抑制矽中之空位聚集（ T· Abe and H. Taken。，Mat. Res. Soc. Symp. Proc. Vol. 3，1992 )。此效果係視爲該空位聚集方法形成均勻（ 均勻）之晶核轉變成形成不均勻之晶核。因此，若矽單晶 於其藉C Z方法生長期間摻雜有氮，則可得到具有小結晶 缺陷尺寸之矽單晶，而具有小結晶缺陷之矽單得晶圓可藉 著處理該矽單晶而得到。此外，此方法並非如同前述習用 方法般地必要降低結晶生長速率，因此可於高產能下產製 具有極少缺陷之矽單晶晶圓。 然而，已知矽單晶中之氮原子促進氧之沉澱（例如， F. Shimura and R. S. Hockett, Appl. Phys. Lett. 48, 224, 1 968 )，當摻雜於藉CZ方法製造之矽單晶晶圓時，於該 裝置處理方法等過程中，於使用熱處理之該裝置處理層中 ，因氧沉澱諸如〇S F (氧化誘導堆疊故障）而生成許多 缺陷。因此，摻雜有氮之C Z矽單晶晶圓傳統上不使用爲 供裝置處理用之晶圓。 因此，根據本發明，爲了使摻雜氮之結晶中難以生長 結晶缺陷（晶內缺陷）之優點發揮至最大，摻雜有氮之晶 圓係作爲結合S〇I基板之材料晶圓。製造結合之S〇I 基板時，使兩片晶圓緊密地接觸，之後進行熱處理以供結 合，因此氮因熱處理而向外擴散，而不停留於該S 0 I層 中。然而，因爲該S 0 I層係使用摻雜有氮之基板製造， 故即使該氮向外擴散，晶內缺陷仍保持小尺寸。另一方面 ，已知由氧所致之缺陷不易位於結合界面之周圍，但其原 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再 W天·! 本頁) !!訂！！ 羞 經濟部智慧財產局員工消費合作社印製 -12- 552323 A7 B7 五、發明說明（10 ) 因不明顯。因此，在欲成爲SO I層之區域中，因氧所致 之缺陷密度亦變得極低。 此外，根據本發明，不需於C Z方法中使用較低之結 ’晶拉引速率，因此可於低成本及高產能下得到材料矽晶圓 。結果，可得到降低S 0 I基板成本之優點。 於本發明用以製造S 0 I基板之方法中，就材料晶圓 即矽單晶晶圓而言，摻雜有氮之矽單晶晶圓先藉著C z方 法生長摻雜有氮之矽單晶塊，並裁切該單晶塊而製造摻雜 有氮之矽單晶晶圓。 於此步驟中，藉c Z方法生長摻雜有氮之矽單晶塊時 ，可根據已知方式進行，例如，日本專利公開申請案（ KOKAI )第 60 — 251 190 所描述。 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 即於該C Z方法中，其包括使種晶與容裝於石英坩堝 中之起始多晶矽熔體接觸，緩緩旋轉拉起該種晶，以生長 具有所需直徑之矽單晶塊，所拉出之結晶可藉著預先將氮 化物導入該石英坩堝中或於熔體中添加氮化物或採用含氮 之氛圍作爲氛圍氣體而摻雜氮。於此操作中，該結晶中之 摻雜量可藉著調整氮化物之量、氮氣體之濃度、其導入時 間等因素而控制。 如前文所述般地藉著於C Z方法生長單晶之期間於晶 塊中摻雜氮，可抑制該結晶生長期間導入之結晶缺陷的生 長。此外，與習用方法不同地，不需使用低結晶生長速率 例如0 · 4毫米乂分鐘或更慢，因此可大幅改善結晶之產 能。結果，亦可改善矽晶圓一 SO I基板之材料一之產能 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） -13 - 552323 A7 B7 五、發明說明（Μ ) 及成本。 藉著於矽單晶中摻雜氮而縮小結晶缺陷尺寸之原因係 視爲導致形成均勻晶核之空位聚集過程係轉變成導致形成 •不均勻晶核之過程，如前文所述。 因此，所摻雜之氮之濃度以足以形成不均勻晶核之程 度爲佳，即1 X 1 01()原子/厘米3或更高爲佳，而5 X 1 0 15原子/厘米3並更高更佳。該濃度足以抑制結晶缺 陷之生長。 另一方面，若氮濃度超過5 X 1 015原子/厘米3 -該固體於矽單晶中之溶解度，則矽單晶本身之結晶受到抑 制，因此氮濃度係選擇使其不超過前述値。 根據本發明，當摻雜有氮之單晶塊係藉C Z方法生長 時，該單晶塊中所含之氧濃度以控制於1 · 2 X 1 0 1 8原 子/厘米3或較低爲佳。 在含有氮之同時，該矽單晶中之低氧含量可進一步抑 制結晶缺陷之形成，並抑制前述0 S F之形成。使其可進 一步減少該S〇I層中之結晶缺陷。 使用C Z方法生長矽單晶塊之期間，所含之氧濃度可 藉著習用方法降低至前述範圍。例如，可藉著降低坩堝旋 轉速度、增加導入氣體流動、降低氛圍壓力、控制矽熔體 之溫度分佈及對流等方式，而輕易得到前述範圍內之氧濃 度。 如前文所述，摻雜有所需濃度之氮而含有所需濃度之 氧之矽單晶塊可藉C Z方法製得。該晶塊可藉裁切機諸如 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） <請先閱讀背面之注意事項再 - I I 再本頁) ------訂---------線 經濟部智慧財產局員工消費合作社印製 -14- 552323 A7 B7 五、發明說明（12 ) 內徑截剪器或線鋸裁切，並經由各種處理方法諸如切削、 硏磨、蝕刻、及拋光以習用方式處理成矽單晶晶圓。當然 ，此等步驟僅爲例示步驟，而可有各種其他步驟諸如淸洗 。此等步驟亦可於經適當修飾之方式下使用，諸如視情況 交換步驟之順序及省略某些步驟。 之後，使用先前所得之矽單晶晶圓至少作爲裝置處理 側晶圓，以產製結合之S 0 I基板。 用以產製本發明S 0 I基板之方法係藉著參照附圖結 合兩片矽晶圓之例示情況而說明。然而，本發明不限於以 下說明。 圖1係說明以用產製本發明結合S 0 I基板之例示方 法步驟。 於圖1中，首先提出一種藉著結合而用以產製s〇I 基板之材料晶圓，結合晶圓2 (裝置處理側晶圓）及基層 晶圓3 (圖1 ( a ))。 經濟部智慧財產局員工消費合作社印製 根據本發明，使用前述C Z方法摻雜有氮之矽單晶晶 圓係作爲至少該結合晶圓2，其係爲裝置處理側晶圓。當 然，該兩晶圓皆可摻雜氮。 於所提供之矽單晶基板中，結合晶圓2係進行熱處理 ’以於該結合晶圓表面上形成氧化物層4(圖1(b)) 〇 此熱處理係於高溫例如1 0 0 o°c或較高之溫度下進 行，摻雜之氮係於此處理期間向外擴散。因此，該SO I 層在變得較薄之後不含氮，而所製造之裝置無負面影響。 本紙張尺度適用中關家標準（CNS)A4規格（21G X 297公爱) ' -15- 552323 A7 B7 五、發明說明（13) 於此步驟中，該氧化物層可於基層晶圓3上形成，或 於兩晶圓上形成。當僅於該基層晶圓3上形成氧化物層時 ，結合晶圓中之氮於後續步驟中向外擴散，用於結合之熱 處理。 之後，已形成氧化物層之結合晶圓2及基層晶圓3於 淸潔之氛圍中彼此緊密地接觸（圖1 (c))。結合晶圓 2及基層晶圓3係於氧化氛圍中進行熱處理而緊密地結合 ，以形成結合之基板1。於此步驟中，該結合晶圓2及該 基層晶圓3係緊密地結合，而氧化物膜5 (於後續步驟中 變成防蝕刻膜）係於該結合基板1之整體外表面上形成（ 圖 1 ( d ))。 就用以緊密結合雨晶圓之熱處理的條件而言，該熱處 理可例如於2 0 0至1 2 0 Ot之溫度下於含氧或蒸汽之 氛圍中進行，以9 0 0 °C或更高溫度爲佳。 定義前述溫度範圍之緣故係爲該高溫範圍可使兩晶圓 於充分強度下結合，確定該裝置處理側晶圓中之氮向外擴 散。 經濟部智慧財產局員工消費合作社印製 因此，摻雜有氮之基板中所含之晶內缺陷的尺寸有利 地縮小，而氮對於裝置電性之負面影響因氮向外擴散而完 全消除。此外，氧之負面影響亦因該結合界面不易因氧而 形成缺陷而消除。 如前述方式般結合之結合基板1包括結合晶圓2及基 層晶圓3之未結合部分，自外緣計約寬2毫米。因爲該未 結合部分無法作爲用以形成裝置之S 0 I層，此外其可能 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -16· 552323 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（14) 於後續步驟中剝離而導致各種問題，故需去除。 欲去除該未結合部分時，結合晶圓2之外緣部分包括 未結合部分先藉著硏磨成預定厚度t而去除，如圖1(e _)所示。因爲硏磨可迅速去除而具有良好之處理準確度， 故較爲有利。 該預定厚度t以儘可能地小爲佳，因爲較小之厚度t 使後續步驟中需去除之堆疊物變得較薄。 之後，位於結合晶圓2之邊緣部分上之未結合部分係 藉著蝕刻而完全去除，如圖1(f)所示。此可藉著將結 合之基板1浸漬於蝕刻溶液中而進行，顯示對於矽單晶之 蝕刻速率遠大於對於氧化物膜之蝕刻速率。即，該結合晶 圓2之邊緣部分係由蝕刻溶液蝕刻，因爲矽已曝露於硏磨 ，而結合基板1表面之其他部分因覆有氧化物膜5而未被 蝕刻。該蝕刻可爲使用KOH、N a 0H等物之所謂鹼蝕 刻。 於此具體實例中，因爲該結合晶圓2之邊緣部分厚度 夠薄，故位於結合基板1之邊緣部分上之未結合部分可藉 著短時間蝕刻而完全去除。 最後，結合晶圓2可藉著硏磨、拋光等一般方式而使 其距表面之厚度較薄而成爲所需厚度，以製備具有S〇I 層6之結合SOI基板，如圖1 (g)所示。 本發明方法特別有利於S 0 I層薄至1微米或較薄之 厚度之情況，因爲該薄層易被結晶缺陷貫穿，因此易有針 孔。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -!1訂·！-線爲 (請先閱讀背面之注意事項再_寫本頁) -17- 552323 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（15) 雖然前文係說明藉著硏磨、拋光及蝕刻而使結合晶圓 變得較薄之具體實例，但本發明不限於前文說明，而結合 晶圓可藉任何使其變得較薄之方式而變薄。尤其，本發明 當然亦可使用於藉蒸汽相蝕刻而將晶圓變薄之情況，或是 於晶圓中植入離子，結合，剝離之方法，其係目前用以生 產極薄S 0 I層之最具吸引力的技術。 該蒸汽相蝕刻係爲所謂之乾式蝕刻法之一，其包括例 如測定位於S 0 I基板上之S 0 I層厚度分佈，根據薄層 厚度分佈而於該S 0 I基板上進行空腔保持電漿。即，該 S〇I層表面曝露於該電漿之時間係由進行速度控制，而 係根據薄層厚度分佈控制。結果，蝕刻去除量係控制以於 S〇I基板上產生SO I均勻厚度。 另一方面，藉著結合及分隔植有離子之晶圓以產製 S〇I基板之方法（稱爲智慧裁切法之技術）目前開始變 成用以產製S 0 I基板之方法。此方法包括於兩片矽晶圓 中之至少一矽晶圓上形成氧化物層，自一晶圓之上層表面 植入氫離子或稀有氣體離子，以於晶圓中形成細泡層（封 包層），在中間夾置該氧化物層之情況下使植有離子之表 面與另一矽晶圓緊密地接觸，使該晶圓進行熱處理，使一 晶圓於該作爲裂面之細泡層剝離而成爲薄膜’使該晶圓進 行熱處理而緊密地結合該晶圓（參照日本專利公開申請案 (KOKAI)第5 — 211128號）。該裂面顯示良 好之鏡面，因此可輕易得到具有極薄s 0 1層及具有極均 勻薄層厚度之SOI基板。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） « ϋ meaw am— ϋ 1 1« ϋ 1 I emMm ί ϋ al-i I I 線* (請先閱讀背面之注意事項再坪寫本頁) —9^ -再太 -18- 552323 經濟部智慧財產局員工消費合作社印制衣 A7 B7 五、發明說明（16 ) 此外，因爲前述方法步驟所製造之S 0 I基板具有小 結晶缺陷尺寸，故其結晶缺陷可藉著於9 0 0 °C或更高溫 度下進行熱處理而減少，因爲可得到具有極少結晶缺陷之 ’ S 0 I基板。供該熱處理使幅之氛圍未特別限制，先決條 件爲該熱處理溫度係爲9 0 0 °C或較高，而氫、氬、氮、 氧、其混合氣體氛圍等皆可使用於該熱處理。然而，該 S〇I層表面上矽原子之移動易於含有氫之還原氛圍中發 生，因此該氛圍特別可減少空隙型缺陷諸如空位叢。 實施例 以下將參照本發明實施例及對照例而詳細說明本發明 ，但本發明不受限於此。 〔實施例及對照例〕 (使用c Z方法生長摻雜有氮之砂單晶塊的方法） 根據c Z方法，將4 0公斤起始多晶矽置入直徑爲 18英吋之石英坩堝中，於一般拉引速率〇·8—1·5 單體/分鐘之範圍內，於各種拉引速率下’拉引1 0塊結 晶取向< 1 0 0〉而直徑6英吋之P型晶塊。拉引其中的 五個晶塊時，該起始物質多晶矽與具有氮化矽膜0 · 1 2 克之矽晶圓一起熔化，而其他5個晶塊則於不使用摻雜氮 之情況下拉引。拉引期間，針對每個結晶控制坩堝之旋轉 ，使得該單晶中乏氧濃度變成0 · 9 — 1 · 〇xl 〇18原 子/厘米3。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) -19- 552323 A7 B7 五、發明說明（17) 當以F T - I R測定該摻雜有氮之晶塊之尾部的氮濃 度時，平均係爲5 · 0X1014原子/厘米3 (因爲氮之 沉降係數極小，故該晶塊之本體濃度變成小於該値）。此 外，針對所有單晶塊以F Τ - I R測定氧濃度，確定所有 結晶之氧濃度皆係約.0 · 9 - 1 . 0 X 1 0 1 8原子/厘米 3 〇 (矽單晶晶圓之產製） 使用線鋸自所得之單晶塊裁切晶圓，於實質相同條件 下切削、硏磨、蝕刻、及鏡面拋光，以產製直徑6英吋之 兩種鏡面矽單晶晶圓，不同處係爲其係摻雜或不摻雜氮。 先前所得之矽單晶晶圓係進行Secco蝕刻，藉顯微照相 術測定坑孔密度，以測結晶缺陷（晶內缺陷）之密度。 測定結果係顯示於圖2中。黑圈表示摻雜有氮之晶圓 的結果，而白圈係顯示未摻雜氮之晶圓的結果。 經濟部智慧財產局員工消費合作社印副衣 由此等結果可知，儘管該拉引係於等於或高於習用速 率之1 · 0毫米/分鐘或較高速率下進行，摻雜有氮之晶 圓的結晶缺陷密度係降低至約使用習用方法所得之約二十 分之一。即，可知摻雜氮可抑制結晶缺陷之生長，而減少 具有可偵測大小之結晶缺陷。 (S 0 I基板之產製） 之後，使用前述晶圓，根據圖1所示之方法步驟產製 S〇I基板。摻雜有氮之晶圓於實施例中係同時使用摻雜 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -20- 552323 A7 B7 五、發明說明（18) 有氮之晶圓以作爲結合晶圓及基層晶圓，對照例中則同時 使用未摻雜氮之晶圓以作爲結合晶圓及基層晶圓。 每個結合晶圓皆於1 0 5 0 °C下於含氧氛圍中進行熱 ’處理，以於結合晶圓表面上形成厚度0 · 2微米之氧化物 層，與基層晶圓緊密接觸，而於1 1 0 下熱處理2分 鐘以藉熱處理而牢牢地結合。之後，硏磨並拋光該結合晶 圓，進行蒸汽蝕刻，以產製具有厚度約0 . 2微米之 S〇I層的SO I基板。 若前文所得之S 0 I基板具有貫穿該S 0 I層之缺陷 ，則當該基板浸入5 0百分比H F水溶液中歷經1 〇分鐘 時形成蝕刻坑孔，因爲H F經由實穿之缺陷到達所包埋之 氧化物層，而蝕刻該氧化物層。.因爲此等位於該氧化物層 上之蝕刻坑孔可經由薄S 0 I層而藉光學顯微鏡發現，故 藉著於直徑方向上掃描該晶圓表面而測定總面積10厘米2 之區域中的坑孔數目。 測量結果，發現實施例中平均有0 · 2個坑孔/厘米2 ，而對照例中平均有〇·8個坑孔/厘米2。因此，發現於 S〇I層中因結晶缺陷所形成之針孔可藉由本發明大幅改 善° 於先前SO I基板（摻雜有氮）之相同條件下產製而 厚度0 · 2微米之SOI基板係於10 0百分比氫氛圍中 使用加熱燈（Steag Microtech International Corporation， SHS-28 00 )於1 2 0 0 °C下熱處理1 0秒。之後，使幅前 述方式評估此基板使用H F水溶液所形成之蝕刻坑孔，發 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 請 先 閱 讀‘ 背 面 之 注 意 事 項
頁 I I I I I I 訂 經濟部智慧財產局員工消費合作社印製 -21 · 552323 A7 B7 五、發明說明（19 ) 現該缺陷密度係爲0 · 0 3個坑孔/厘米2。 S〇I層中之缺陷大幅改善。 本發明不限於前述具體實例。前述具體 例，而任何具有與申請專利範圍所描述實質 提供相同效果及優點者皆包括本發明範圍內。 例如，當矽單晶係根據本發明以柴克勞 長時，該熔體可施加或不施加磁場，因此本 柴克勞斯基氏方法係包括所謂之MC Z方法 此外，雖已於前文中證明結晶缺陷可於 進一步降低，但本發明當然亦於較高氧濃度 點，例如1 · 2至1 · 5 X 1 0 1 8原子厘米: 此外，前述具體實例主要係於結合兩片 S〇I基板之情況下說明，但本發明當然亦 法產製之矽晶圓及由石英、碳化矽、氮化矽 寶石、其他陶瓷材料等物所製造之絕緣體基 合之S 0 I基板之情況下減少該S 0 I層中 可應用於此種情況。 因此發現 實例僅爲實施 相同之結構並 斯基氏方法生 發明所使用之 ，其中施加磁 低濃度含氧下 下提供該等優 或更高。 矽晶圓以產製 可於藉C Z方 、氧化鋁、籃 板結合形成結 之結晶缺陷，
λ m 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -22-

Claims (1)

  1. 552323
    A8B8C8D8 經濟部智慧財產局員工消費合作社印製 ^、申請專利範圍 1 · 一種產製so i基板之方法，其包括於兩矽晶圓 之至少一矽晶圓的一表面上形成氧化物層，令一晶圓與另 一晶圓緊密地接觸，使得該氧化物層夾置於其間，該等晶 圓進行熱處理以緊密地結合該等晶圓，使得一裝置處理（ 產製）側晶圓較所需厚度薄， 其中使用藉著以柴克勞斯基氏方法生長而摻雜氮之砂 單晶塊，將該矽單晶塊切成矽單晶晶圓所得之矽單晶晶圓 以作爲裝置處理側晶圓。 2 · —種產製SO I基板之方法，其包括使矽晶圓及 絕緣體基板緊密地接觸，進行熱處理以使之牢固地結合， 使該矽晶圓-裝置處理側晶圓-變得較所需厚度薄， 其中藉著以柴克勞斯基氏方法生長而摻雜氮之矽單晶 塊，並將該矽單晶塊切成矽單晶晶圓所得之矽單晶晶圓係 用作裝置處理側晶圓。 3·如申請專利範圍第1項之產製SOI基板方法， 其中當摻雜有氮之矽單晶塊係藉柴克勞斯基氏方法生長時 ，摻雜於該單晶塊中之氮濃度係控制於1 X 1 0 1(3至5 X 1 0 1 5原子/厘米3範圍內。 4 ·如申請專利範圍第2項之產製SO I基板方法， 其中當摻雜有氮之矽單晶塊係藉柴克勞斯基氏方法生長時 ，摻雜於該單晶塊中之氮濃度係控制於1 X 1 〇 1(3至5 X 1 0 15原子/厘米3範圍內。 5 ·如申請專利範圍第1項之產製SO I基板方法， 其中當摻雜有氮之單晶塊係藉柴克勞斯基氏方法生長時， 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------·裝--------訂-丨 (請先閱讀背面之注意事項再填寫本頁) il- 552323 A8B8C8D8 經濟部智慧財產局員工消费合作社印製 六、申請專利範圍 於該單晶塊中所含之氧濃度係控制於1 · 2 χ 1 〇 1 8原子 /厘米3或較低。 6·如申請專利範圍第2項之產製s〇I基板方法， 其中當摻雜有氮之單晶塊係藉柴克勞斯基氏方法生長時， 於該單晶塊中所含之氧濃度係控制於1 · 2 X 1 0 1 8原子 /厘米3或較低。 - 7·如申請專利範圍第1項之產製s〇I基板方法， 其中用以得到牢固結合之熱處理係於9 0 0°C或較高溫度 下進行。 8 ·如申請專利範圍第2項之產製SO I基板方法， 其中用以得到牢固結合之熱處理係於9 0 0°C或較高溫度 下進行。 9·如申請專利範圍第1項之產製SOI基板方法， 其中該裝置處理側晶圓可變得較1微米或較小之厚度薄。 1 0 ·如申請專利範圍第2項之產製SO I基板方法 ’其中該裝置處理側晶圓可變得較1微米或較小之厚度薄 〇 1 1 ·如申請專利範圍第1項之產製SO I基板方法 • ’其中在使得裝置處理側晶圓變得較薄之後，該熱處理可 於9 0 0°C或較高溫度下進行。 1 2 ·如申請專利範圍第2項之產製SO I基板方法 ’其中在使得裝置處理側晶圓變得較薄之後，該熱處理可 於9 0 0°C或較高溫度下進行。 13 · —種SOI基板，其係藉著如申請專利範圍第 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 x 297公釐） •裝--------訂· (請先閲讀背面之注意事項再填寫本頁) Φ -24- 552323 A8B8C8D8 六、申請專利範圍 該裝置處理側晶圓中之氧濃度係爲1 · 2 X 1 0 1 8原子/ 厘米3或較低。 20·如申請專利範圍第16項之SOI基板’其中 該裝置處理側晶圓中之氧濃度係爲1 · 2 X 1 0 1 8原子/ 厘米3或較低。 21·如申請專利範圍第15項之SOI基板，其中 該S 0 I層係具有1微米或較小之厚度。 22·如申請專利範圍第16項之SOI基板，其中 該S Ο I層係具有1微米或較小之厚度。 <請先閱讀背面之注意事項再填寫本頁) ·_裝--------訂· 經濟部智慧財產局員工消费合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -26-
TW088108462A 1998-06-02 1999-05-24 Method for producing SOI substrate and SOI substrate TW552323B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16930998 1998-06-02

Publications (1)

Publication Number Publication Date
TW552323B true TW552323B (en) 2003-09-11

Family

ID=15884153

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088108462A TW552323B (en) 1998-06-02 1999-05-24 Method for producing SOI substrate and SOI substrate

Country Status (4)

Country Link
US (1) US6224668B1 (zh)
EP (1) EP0969505A3 (zh)
KR (1) KR100592965B1 (zh)
TW (1) TW552323B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6224668B1 (en) * 1998-06-02 2001-05-01 Shin-Etsu Handotai Co., Ltd. Method for producing SOI substrate and SOI substrate
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
US6846718B1 (en) * 1999-10-14 2005-01-25 Shin-Etsu Handotai Co., Ltd. Method for producing SOI wafer and SOI wafer
JP3994602B2 (ja) 1999-11-12 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびその製造方法並びにｓｏｉウエーハ
DE10014650A1 (de) * 2000-03-24 2001-10-04 Wacker Siltronic Halbleitermat Halbleiterscheibe aus Silicium und Verfahren zur Herstellung der Halbleiterscheibe
JP3754897B2 (ja) * 2001-02-09 2006-03-15 キヤノン株式会社 半導体装置用基板およびｓｏｉ基板の製造方法
JP4071476B2 (ja) * 2001-03-21 2008-04-02 株式会社東芝 半導体ウェーハ及び半導体ウェーハの製造方法
US6565652B1 (en) 2001-12-06 2003-05-20 Seh America, Inc. High resistivity silicon wafer and method of producing same using the magnetic field Czochralski method
JP2003204048A (ja) * 2002-01-09 2003-07-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
US6743722B2 (en) 2002-01-29 2004-06-01 Strasbaugh Method of spin etching wafers with an alkali solution
US6896727B2 (en) 2002-06-28 2005-05-24 Seh America, Inc. Method of determining nitrogen concentration within a wafer
US6794227B2 (en) 2002-06-28 2004-09-21 Seh America, Inc. Method of producing an SOI wafer
JPWO2004073057A1 (ja) * 2003-02-14 2006-06-01 株式会社Sumco シリコンウェーハの製造方法
EP1598452B1 (en) * 2003-02-25 2015-10-14 SUMCO Corporation Method for growing silicon single crystal, method for manufacturing silicon wafer, and method for manufacturing soi substrate.
JP4854917B2 (ja) * 2003-03-18 2012-01-18 信越半導体株式会社 Ｓｏｉウェーハ及びその製造方法
US20070090491A1 (en) * 2003-04-07 2007-04-26 United Microelectronics Corp. Semiconductor structure with silicon on insulator
US20040195622A1 (en) * 2003-04-07 2004-10-07 United Microelectronics Corp. Semiconductor structure with silicon on insulator
JP4552857B2 (ja) * 2003-09-08 2010-09-29 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハおよびその製造方法
DE102004021113B4 (de) 2004-04-29 2006-04-20 Siltronic Ag SOI-Scheibe und Verfahren zu ihrer Herstellung
US7358586B2 (en) * 2004-09-28 2008-04-15 International Business Machines Corporation Silicon-on-insulator wafer having reentrant shape dielectric trenches
US7211474B2 (en) * 2005-01-18 2007-05-01 International Business Machines Corporation SOI device with body contact self-aligned to gate
FR2881573B1 (fr) 2005-01-31 2008-07-11 Soitec Silicon On Insulator Procede de transfert d'une couche mince formee dans un substrat presentant des amas de lacunes
DE102008060275B4 (de) * 2008-12-03 2012-10-31 Austriamicrosystems Ag Verfahren zum Strukturieren eines gebondeten Wafers
JP2010278337A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 表面欠陥密度が少ないｓｏｓ基板
JP2010278338A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 界面近傍における欠陥密度が低いｓｏｓ基板
WO2011003366A1 (zh) * 2009-07-10 2011-01-13 上海新傲科技股份有限公司 一种形成带有绝缘埋层的衬底的方法
JP5643509B2 (ja) * 2009-12-28 2014-12-17 信越化学工業株式会社 応力を低減したｓｏｓ基板の製造方法
TWI877235B (zh) * 2019-10-24 2025-03-21 日商信越半導體股份有限公司 半導體基板的製造方法及半導體基板
US12134557B2 (en) 2021-02-12 2024-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Arched membrane structure for MEMS device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR850007717A (ko) * 1984-04-19 1985-12-07 아놀드 하베이 콜 반도체 기판물질의 개량된 게터링(Gettering) 공법
JPS60251190A (ja) * 1984-05-25 1985-12-11 Shin Etsu Handotai Co Ltd シリコン単結晶の製造方法
JPH0633235B2 (ja) 1989-04-05 1994-05-02 新日本製鐵株式会社 酸化膜耐圧特性の優れたシリコン単結晶及びその製造方法
JPH06103714B2 (ja) 1990-11-22 1994-12-14 信越半導体株式会社 シリコン単結晶の電気特性検査方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP2785585B2 (ja) * 1992-04-21 1998-08-13 信越半導体株式会社 シリコン単結晶の製造方法
JP3192000B2 (ja) * 1992-08-25 2001-07-23 キヤノン株式会社 半導体基板及びその作製方法
JP3262945B2 (ja) * 1994-08-10 2002-03-04 三菱マテリアル株式会社 Ｓｏｉ基板の製造方法及びこの方法により製造されたｓｏｉ基板
JP3262190B2 (ja) * 1994-09-05 2002-03-04 三菱マテリアル株式会社 Ｓｏｉ基板の製造方法及びこの方法により製造されたｓｏｉ基板
DE19637182A1 (de) * 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
US6224668B1 (en) * 1998-06-02 2001-05-01 Shin-Etsu Handotai Co., Ltd. Method for producing SOI substrate and SOI substrate

Also Published As

Publication number Publication date
EP0969505A2 (en) 2000-01-05
US6224668B1 (en) 2001-05-01
EP0969505A3 (en) 2003-03-26
KR100592965B1 (ko) 2006-06-23
KR20000005790A (ko) 2000-01-25

Similar Documents

Publication Publication Date Title
TW552323B (en) Method for producing SOI substrate and SOI substrate
TW583351B (en) A method of producing a bonded wafer and the bonded wafer
JP3500063B2 (ja) 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
TW552622B (en) SOI wafer and its manufacturing method
TW471020B (en) A method of fabricating an SOI wafer by hydrogen ion delamination method and SOI wafer fabricated thereby
US7763541B2 (en) Process for regenerating layer transferred wafer
TWI225113B (en) Silicon single crystal wafer and method for producing silicon single crystal wafer
US7563697B2 (en) Method for producing SOI wafer
US7186628B2 (en) Method of manufacturing an SOI wafer where COP's are eliminated within the base wafer
CA2059368C (en) Method of producing semiconductor substrate
JP3232168B2 (ja) 半導体基板およびその製造方法ならびにその半導体基板を用いた半導体装置
CN100452408C (zh) Soi晶片及其制造方法
JP3618254B2 (ja) Ｓｏｉ基板の製造方法
JP4380141B2 (ja) シリコンウェーハの評価方法
JPH11322491A (ja) シリコン単結晶ウエ―ハの製造方法およびシリコン単結晶ウエ―ハ
WO2004040650A1 (ja) Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法
KR20050088493A (ko) Ｓｏｉ웨이퍼 및 그 제조 방법
JPH1192283A (ja) シリコンウエハ及びその製造方法
JP5565079B2 (ja) Ｓｏｉウェーハの製造方法
JP2003068744A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
JP4069554B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP4092874B2 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
WO2001018285A1 (fr) Plaquette et procede de fabrication de la plaquette
JP2006080348A (ja) Ｓｏｉ基板の製造方法及びｓｏｉ基板
JP5565012B2 (ja) エピタキシャルウェーハの評価方法及びエピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent