TW548782B - Nonvolatile memory cell and method of making the same - Google Patents

Nonvolatile memory cell and method of making the same Download PDF

Info

Publication number
TW548782B
TW548782B TW091106599A TW91106599A TW548782B TW 548782 B TW548782 B TW 548782B TW 091106599 A TW091106599 A TW 091106599A TW 91106599 A TW91106599 A TW 91106599A TW 548782 B TW548782 B TW 548782B
Authority
TW
Taiwan
Prior art keywords
region
oxide
area
polycrystalline silicon
window
Prior art date
Application number
TW091106599A
Other languages
English (en)
Inventor
Bohumil Lojek
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Application granted granted Critical
Publication of TW548782B publication Critical patent/TW548782B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

548782
五、發明說明（1) itjg之領域 本發明係關於浮動閘極’非揮發性、電子式可改變記憶 體元件，而且特別係關於微型化的記憶體元件，以=製^ 這些物體的方法。 之背景
非揮發性記憶體元件典型地使用一個氧化物窗孔，以將 電荷傳送入與傳送出浮動間極。記憶體元件的邏輯狀態係 由該浮動閘極之電荷的存在或不存在所決定。電荷傳送入 與傳送出浮動閘極的速率係取決於所施加的電位能、氧化 物窗孔的相對尺寸、氧化物窗孔厚度等等。
非揮發性圯丨思體元件不僅需要一參考高電位，用於操作 的施加電壓Vcc，而且需要至少一高程式設計與拭除電” 壓，Vpp，該電壓例如大約為15-16伏特，且典型地為Vcc 大小的二或三倍。因為積體電路裝置之縮短，譬如包含記 隐體電晶體與選擇電晶體的元件，所以不僅僅它們連續元 件的尺寸減少，而且它們所施加的電壓亦同樣地減少，以 維持正確的裝置操作，而且沒有損壞到該縮減的裝置。在 ，揮發性圯憶體元件中，程式設計與栻除電壓不能減 ^太多，原因是該程式設計與拭除電壓Vpp必須在某些預 疋的大型邊緣處仍高於Vcc。藉由設計一元件以致使該元 =需要相當高的Vpp電壓，以致於能導致程式設計與拭除 k作’而非故意地經由標準v c c電壓執道所程式設計或拭 除兀=的機會則予以減少。當使用相當低參考電壓Vccl的 小型裝置藉著介面而與使用相對較高參考電壓Vcc2之大型
548782 五、發明說明（2) 二置1接日寸^尤其真實。假如大型裝置之較高的參考電 產CC2係為可比較於較小裝置程式設計與拭除Vpp電；1之 電位的話’較小裂置的記憶體元件則隨後 數據改變。較小褒置之程式設計與拭除Vpp電壓因：：必、 須維持較南於Vccl與Vcc2的一安全限度。 ώ ^ it # ^ -t όί, ^ ^ , ^ α # 4 t MVcc #Vpp ^ ^ ^ = 與Vpp的大小沒有減少的話，縮減的元件 則鼢後猶如施加較高電壓而導致元件之功能與可靠度退化 =起作用。在非揮發性記憶體的例子中，因為縮減記憶 脰=件的Vpp值仍維持相當地高，所以當記憶體元件的尺 寸縮小時，電荷傳送氧化物窗孔的效應則會放大。例如， 當浮動閘極、控制閘極、與汲極縮小時，每單位面積氧化 物窗孔的電荷傳送量則可能維持不變或甚至增加。這造成 記，體元件之非均勻地按比例縮小，該記憶體元件則導致 可容許，比例縮小的有限數量。為了補償Vpp相對較強的 衫響，氧化物窗孔的尺寸則理論上應該比該元件的其他構 件還要更進步地減少。不管怎樣，最小氧化物窗孔典型 地係由構成該記憶體元件所使用之製造裝置的最小特&尺 寸解析度所限制。這種情形則定出氧化物窗孔可獲得之最 小尺寸的有限界限，而該氧化物窗孔則不可超過該界限地 縮小。 進一步使按比例縮小記憶體元件之結構複雜化的則為該 π件本身的複雜結構。氧化物窗孔的位置係經常令人希望 地處於選擇電晶體與記憶體電晶體之間。這種情形需要許
isili1
第5頁 548782 五、發明說明（3) 多的遮罩步驟來形成該元件，而這乃在試著建立縮小之非 揮發性記憶體元件的時候，會使氧化物窗孔之有限尺寸的 問題惡化。 參考圖1，其係顯示類似典型MOS (金屬氧化物半導體） 電晶體的非揮發性記憶體電晶體，該電晶體係為記憶體元 件的整體部分，在該圖中，該電晶體包括基板丨5裡的源極 區域11與汲極區域1 2。在源極1 1與沒極1 2之間的區域則界 定出記憶體電晶體之通道區域的長度尺寸。一堆疊閘極、 非揮發性記憶體電晶體的特色為一控制閘極2丨在浮動閘極 19之上，而浮動閘極〗9在閘極氧化物23上，閘極氧化物 則覆蓋著通道區域17並部分覆蓋著源極丨丨與汲極12區域。 浮動閘極1 9係藉由共聚氧化物25而與控制閘極隔開。一般 電子式可變非揮發性記憶體元件之更具特色的則是一氧化 物窗孔27，電荷則經過該氧化物窗孔而傳入與傳出浮動閘 極1 9。、貝貝上，氧化物窗孔2 7的尺寸定義出元件之電荷傳 送區域的大小。誠如以下所將解釋的，此特徵係為對最小 特徵尺寸之記憶體元件之結構的障礙。 蒼考圖2，其係為沿著圖1之線2- 2所擷取的橫剖面圖， 其係顯示該電晶體建立於兩相對場氧化物區域29之間。場 氧化物區域29之間的分隔則定義出該記憶體電晶體的寬度 方向。洋動閘極19則顯示出跨越該通道區域的寬度，並部 分地覆蓋場氧化物區域29。同樣地，當多晶矽片垂直該記 憶體電晶體的長度而延伸時則實施控制閘極21。在此情形 覆盍汲極區域12的氧化物窗孔27，其係從一場氧化物區域
$ 6頁 548782 五、發明說明（4) 2 9延伸到另一場氧化物區域。 此元件結構於受讓給本發明之受讓者的美國專利第 5, 0 86, 325號中有更完整的詳述，此元件結構藉由具 氧=物區域29間之最小間隔所定義之氧化物窗孔的寬产琢 來簡化元件之記憶體電晶體的結構。此結構已經 二 致袖珍尺寸的元件，但是當元件尺寸進一步減少時， 必要使場氧化物區域2 9甚至更靠近以維持適當之 小的性能。不管怎樣，已經令人發現到的是，當將 = 物區域29非常靠近時，可使氧化物窗孔產生畸變的 而這可導致元件過早的故障’並因而造成限 制Α以此結構而可允許按比例縮小的數量。 美國專利第5, 9°4, 524號藉由從定義元件通道 見又勺穷氧化物3 3與3 5之間將氧化物窗孔移出，而 此問題。該元件係由三有效區域41、43、與45所定i 憶體元件的源才圣、汲極與通道區域係位於有效區域43内： 控制閘極47則連接到有效區域41裡的浮動閘極49， 閘極49則覆蓋著有效區域43裡的通道區域，並且覆蓋著 效區域45裡的氧化物窗孔31。因為該通道區域在；效區域 43裡，且該氧化物窗孔31不在有效區域43裡，所以在沒有 造成氧=物窗孔31彎曲的情形下，可使場氧化物區域33與 Μ非常靠近以形成小的寬度通道。美國專利第5,9〇4,524 $解釋因為場氧化物窗孔31不再受到元件通道寬度變窄所 影響，所以這種情形則允許記憶體元件之較簡單的按比例 縮小。不管怎樣，此元件結構需要三個由放在中間之場氧 Μ
I C:\2D-〇〇DE\91-06\91106599.ptd 第7頁 548782
548782 五、發明說明（6) 發性記憶；元件的氧化物窗孔，其係可能藉由 之製造裝置之最小特徵尺寸解析度而作得比用別的 可能做出的還要小。本發明解釋了這種情形允許氧 化，面孔之縮減，以獲得較小的元件。參考圖5 ’美國專 L弟Λ 972,752號的記憶冑元件*有源極區域61、汲極區 道區域65於其間。浮動問極67與控制閉極69覆蓋 部覆蓋登起方塊71。間極氧化㈣包括 氧化物固孔77，該窗孔從一場氧化物區域，未顯 寬度’而到一相對的場氧化物區;或。不管怎 ί造Γ置:度可藉由使用賢起方塊71而作得比 度控制的遮Γ 小，以構成氧化物窗孔之高
參考圖6，美國專利第5,972,75 2號 I 塊71覆盍住源極區域61與汲極區域63。 = 長於包括欧加士仏Γ7 1 ^ 氧化物7 3 Ρ通後則成 之露出邊側與基板79之露出表面的該 向下㈣“X形成邊牆間隔片81。邊邑；= 域則曝露於邊牆間隔二‘7 。7 =乳化物層73的狹窄區 刻，以形成氧化物窗-化物的窄片係返回蝕 除，並將第一與裳夕 在圖7中’將邊牆間隔片81移 隨後則予以^f石夕層67與69敷設。這些多晶石夕層 間極69。 ^，以構成如圖5所示之浮動閉極67與控制 雖然美國專利第5,972,752號的元件獲得一氧化物窗 第9頁 C:\2D-roDE\91-06\91106599.ptd 548782 五、發明說明（7) 孔，該窗孔的尺寸，亦即， 尺寸解析度可獲得的尺寸， 雜的製造製程。此外，獲得 起方塊，其係導致不規則輪 程層的數目增加時，這種情 敗壞。此外，該專利並沒有 更靠近而來縮減該元件寬度 本發明之目的乃在提供一 需要複雜製程步驟的情形下 縮減。 其長度小於該裴置之最小特徵 位疋該元件則需要一非常更複 縮減之氧化物窗孔所必須的豎 廊的記憶體元件，而當製造製 形可進一步地使元件的完整性 對付起因於使隔離氧化物區域 之需要之氧化物窗孔的敗壞。 記憶體元件結構，該結構在不 ’允許其電荷傳送區域的簡單 本發明之目的乃在提供建立一記憶體元件的一方法，該 方法允許疋義元件I度之隔離場氧化物區域更加靠近以恰 當地按比例縮小，而沒有使氧化物窗孔惡化。 本發明之另一目的乃在提供建立一記憶體元件的一方 法’遠έ己憶體元件之電荷傳送區域的尺寸，小於由建立該 凡件所使用之製造裝置之最小特徵尺寸解析度而獲得的尺 寸。 發明之概述 以上目的乃於製造非揮發性記憶體元件結構的方法中得 到滿足’其中該氧化物窗孔的尺寸仍然有限，但是電荷傳 送經過氧化物窗孔的部分則可減少到小於所使用之製造裝 置^最小特徵尺寸解析度的一尺寸。此乃由以如此之氧化 物固孔沒有從一場氧化物區域，延伸經過元件之寬度而到 另一場氧化物區域的方式而來放置固定尺寸的氧化物窗孔
C:\2D-C0DE\9l-06\91106599.ptd 第10頁 548782 五、發明說明（8) =成，而且該位置則控制允許傳送經過氧化物 二第？ ΐ建立氧！物窗孔所完成，以致使該氧化物】 -個a °Μ77僅僅覆盍住兩相對場氧化物窗孔區域的其中 内，作!氧化物窗孔的剩下部分則敷設於通道區域 化物窗：伸經過該窗孔。此有效地產生-裂縫於氧 位置而調整。建立於場氧化物區域：=二匕“孔的 不能用來將電荷傳送到浮動閘極, = : = = 域内的ϋ仆从& a如、 有位處於通道區 1的軋化物自孔部分可使用來 m ^ -有效的電荷遷移區域，該區域hu此=可建立 到者。以此方式，因為只有解析度所可能得 荷之傳送，所以氧化物窗孔的相對；η::用於電 非揮發性元件按比例的縮小。此夕口 ：：：則無法影響該 延伸到相對的場氧化物區域， 因為乳化物窗孔無法 加靠近，而沒有對氧化物窗孔吏場氧化物區域更 利的影響。 、電何傳送部分造成非常不 氧化物窗孔的配置係由注惫 形而建立。纟型土也，此矩形： 物窗孔具有-般的矩 揮發性記憶體元件的寬度，而乂/邊將使用來延伸經過非 的長度而對準。為了維^ 矩形的較短邊則將沿著元件 制，然而，較佳具體例將送部分的適當控 較長邊沿著元件長度而對匕物®孔轉動九十度，以致於 對準。以此方式，如需要的’：較短邊則沿著元件的寬度 而要的，氣化物窗孔的較短邊並沒有 548782
548782 五、發明說明（ίο) 的位置。有 的沒極，並 8 9之下，場 晶體82與記 的相對邊界 在控制閘 道區域。同 域83分隔， 體82的通道 之下的絕緣 成，且令人 内，以致於 的接觸。例 多晶矽片8 9 域85而絕緣 閘極氧化物 如以上所 極9 9而儲存 封的，所以 浮動閘極99 π窗孔π ，且 裡。該窗孔 以及使該訊 物而構成。 效區域83之部分93的功能如同 且如同選擇電晶體82的源極。 氧化物區域85a與85b的相對邊 十思體電晶體8 1的寬度。場氧化 則各自地由箭頭85，與85，'表示 極8 9之下的有效區域組成記慎 樣地’多晶石夕片8 7藉由閘極氧 而多晶矽片8 7之下的有效區域 區域。記憶體電晶體8 1進一步 浮動閘極9 9。浮動閘極9 9同樣 視為是浮動的，原因是它密封 能避免與其鄰近傳導元件之直 如’該浮動閘極的上邊係藉由 系巴緣’未顯示，而它的側端則 ’它覆蓋著場氧化物區域，而 而與有效區域8 3絕緣。 解釋的，數據係藉由將電荷移 於δ己丨思體電晶體8 1裡，而因為 就必須建造可控制的通道，以 之接近的機會。此可控制的通 典型地建造在浮動閘極9 9之下 係藉由劃出閘極氧化物内之訊 框内的氧化物變薄或在該訊框 遠訊框内的氧化物係做得足夠 記憶體電晶體81 在多晶矽片8 7與 界定義出選擇電 物區域85a與85b 體電晶 化物而 則組成 包括多 地由多 於絕緣 接、實 共聚氧 藉著場 它的底 體8 1的通 與有效區 選擇電晶 晶石夕片8 9 晶石夕製 氧化物 體與電性 化物而與 氧化物區 邊則藉由 入與移出浮動閘 浮動閘極9 9是密 獲得對別樣隔絕 道實際上稱為 的閘極氧化物 框區域的輪廓， 内形成一薄氧化 薄’以致於能保
第13頁 ΨΜ C:\2D-GODE\91-06\91106599.ptd 548782 五、發明說明（11) 留它的絕緣特性，但是它的電場阻擋層則可藉由大電場 V^p的4施加而克服，而沒有造成對氧化物窗孔1〇1的太多損 壞三藉由Vpp的適當施加，電荷係可控制地經過此薄氧化、 物窗孔1 0 1而移入與移出。氧化物窗孔丨〇 j的架構在本發明 中係具有特別的重要性。 λ 當一般地試著按比例縮小非揮發性記憶體元件8 〇之尺 寸，特別地是按比例縮小非揮發性電晶體8丨的時候，氧化 ，，孔101則引出了一個問題。移動經過氧化物窗孔的電 荷量取決於許多因素，包括氧化物窗孔的厚度、氧化物窗 孔的面積、以及橫越過該氧化物窗孔的電位能。例如，如 電晶體的汲極-至-源極電壓維持不變，而它的通道長产尺 寸減少的話，沿著縮短通道的平均電場則將較大，^ ς 致獲得的減少，以及熱載子效應的增加。€子移動的 問題以及穿通的失敗亦可能發生。因&，按比例縮小裝置 的規則係為應該將所施加的電壓與裝置的尺寸一。 換句話說，當該裝置按比例縮小時，Vcc與vdd的值則^該 〒少。否毋]’該裝置的性能將降低，則該裝置本身可：g 相。 ::的{，越過氧化物窗孔而施加的電壓典型地則盔法 =望地按比例縮小那麼多’以維持與其 =-，性。…非揮發性電晶體…例縮小的= 尺寸相較之下，譬如該非揮發性電晶體的寬度、長产、 化物窗孔厚度、浮動閘極尺寸等等，Vpp仍然相當高-以假如允許VPP之減少與電晶體實體尺寸以及電 第14頁 ^3l2\2d-code\91-06\91106599.ptd 548782 五、發明說明（12) 按比例縮小成適當比例的話，則有必要藉由減少氧化物窗 孔的面積來補償相對較大的電場甚至超過另外所需的。氧 化物窗孔尺寸之減少限制了傳送經過該窗孔的電荷量，並 因而補償相當大Vpp值之稍微較高的電場。浮動閘極以下 之通道氧化物面積的減少則同樣地增加了電容耦合速率。 就具有向搞合速率的記憶體元件而言，電子從浮動閘極傳 送到源極/汲極區域的速度很快，所以提供了較佳的程式 設計特性。氧化物窗孔101的最小尺寸係由在記憶體元件 80構造中使用之製造裝置的最小特徵尺寸解析度所限制。 此外，當非揮發性電晶體8 1的尺寸減少時，減少該電晶 體的通道寬度尺寸則變得有必要。如以上所述，非揮發性 記憶體電晶體81的寬度係由相對的場氧化物區域心與奶 所界定。目此’當將電晶體8 j按比例縮小以減少寬度時， 就需要使場氧化物區域85a與85b —起靠近。如以上所 的特性，然而，假如場氧化物窗孔從一相對 ，，另-場氧化物區域85b而且場氧化心 85b太罪近的話，場氧化物窗孔的品質會因此降低。” 本發明藉由改變氧化物窗孔1 〇 i的配置而解決上 種問題。氧化物窗孔之需要按比例縮小的尺寸，農的' 於製造非揮發性電晶體所使用之製造裝置的最小特 角午析度。此乃因為非揮發性記憶體電晶體8丨的實、 其係典型地按比例縮小到製造裝置的極限。例如，曰骑 之通道長度係令人希望地設定在該製造裝置 ：尺 寸解析度’而且所有其它的參量則相應地使用作為= 548782
縮小之參考的最小通道長度而來按比例地縮小。如以上所 解釋的，為了維持適當的操作，氧化物窗孔丨〇1有必要比 記憶體電晶體的比例係數還小。目為電晶體的比例係數係 以按比例縮小的通道長度為基礎，而且按比例縮小的通道 長度係設定在製造裝置的最小特徵尺寸解析度，故結果 是，氧化物窗孔需要小於製造裝置之最小特徵尺寸解析度 的尺寸。無論如何，氧化物窗孔i 〇 1定義為氧化物的薄區& 域，而此氧化物薄區域丨01的最小尺寸則限定在由製造裝 置之最小特徵尺寸解析度所決定的固定值。 為了補償氧化物窗孔101，其最小尺寸係限定在比按比 例適當縮小所需要的還要大的一固定值，本發明將氧化物 窗孔1 0 1的放置排列，以致於氧化物窗孔1 0 1的第一地帶 1 0 1 A部分地延伸入記憶體電晶體8 1的通道區域，而第二地 帶1 01B則置於場氧化物區域8 5 b之上。第一地帶1 〇 1 a組成 電荷傳送區域，而第二地帶1 〇 1 B則組成氧化物窗孔1 〇 1的 無電荷傳送區域1 0 1 B。在按比例縮小記憶體電晶體81的寬 度期間，氧化物窗孔101僅僅接觸一場氧化物區域85b，以 致於該窗孔不會受到使相對場氧化物85a與85b —起靠近的 不良影響。此外，電荷傳送區域1 0 1A乃完全地置於記憶體 電晶體8 1的通道區域内，而且沒有接觸到源極區域9 1、& 極區域93、或相對的場氧化物區域85A。雖然氧化物窗孔 1 〇 1仍具有由製造裝置之最小特徵尺寸解析度所限定之相 當大的尺寸，但是氧化物窗孔的有效尺寸則藉由限制其電 荷傳送區域1 0 1 A的面積而減少。因為氧化物窗孔1 0 1的無
\\312\2d-code\91-06\91106599.ptd 第16頁 548782 (14) ------ =荷傳运區域1 〇 1B完全地存在於絕緣的場氧化物區域8 # ，所以該無電荷傳送區域1 01B則無法傳送電荷。假如場 =化物窗孔101的電荷傳送區域1〇以令人希望地進一步減 ^的話，場氧化物窗孔1〇1則隨後更朝場氧化物區域85b移 :，樣地’假如電荷傳送區域1 〇 1A令人希望地增加的 =，氧化物窗孔101隨後就可更朝相對的場氧化物區域85A , 2夕動，但較佳的是，氧化物窗孔丨〇 i沒有與相對的場氧化 物區域85A接觸。令人瞭解的是，電荷傳送區域1〇以的確 切區域可能無法完全地令人決定。這是因為氧化物窗孔 1 〇 1A的位置可能因為對準之誤差而輕微地改變。然而，當 設計元件的配置時，這些不當的對準則典型地列入考慮， $該合成的結構則將存在於本發明的精神内。同樣應該注 Μ的疋’電射傳送窗孔1 〇 1為矩形，而較長的一邊則與電 晶體的長度尺寸平行。氧化物窗孔的較短邊平行於通道的 寬度尺寸。這有助於在沒有跨越通道寬度的情形下之氧化 物窗孔的放置。 參考圖9，所有相似於圖8的元件具由相似的參考符號， 並於上文說明。在此例子中，氧化物窗孔1 0 1係移動而靠 近導致較小電荷傳送區域1 〇 1 Α的場氧化物8 5 b。因此，非 揮發性§己憶體元件8 0的實體參量可進一步地縮短，而無需 面臨任何來自氧化物窗孔1 〇 1之可獲得最小尺寸的限制。 參考圖1 0，其係顯示根據本發明而設計之特別建造之記 憶體電晶體8 1的透視圖。所有相同於圖8的元件係藉由相 · 似的參考符號而識別，並於以上說明。有效區域8 3係顯示
\\312\2d-code\91-06\91106599.ptd 第17頁
五、發明說明（15) 548782
以包括擴散入基板111的摻 並典型地予以包括，以調整雷^曰域。此摻雜區域係選擇性 形成有效區域内的電場。定^體的臨限電壓，並有助於 氧化物區域85a與85b，其倍^ ^效區域83之寬度尺寸的場 來說明它們的LOCOS結構，兮处"比例地繪製，但卻顯示 域縮小到有效區域8 3邊緣上構的特徵為將場氧化物區 縮小動作典型地稱為“二？：：種場有效區域85的 區域83之上。如圖8所指出乳t物103則顯不於有效 99與由有效區域83表面所定的義的W氧化物103將浮動閉極 與剛則各自標示出在製造區域分開。虛線1〇7 ^ , Λ . .. I k私的種種加熱階段内，源極 &域91與汲極區域93到閘極氧化物丨〇3以下之通道區域 内’起因於擴散的任何侵犯。 、、如所示的，氧化物窗孔丨〇 J部分地置於有效區域8 3的通 道區域内，並部分地置於場氧化物區域85b上。氧化物窗 孔101的特徵係由蝕刻製程形成（譬如濕式蝕刻、乾式蝕 刻、或結合性餘刻），該製程使目標訊框區域内之閘極氧 化物1 03與場氧化物區域85b的氧化物變薄，並接著在目標 訊框區域裡建立一氧化物薄層。放置於通道區域内之氧化 物窗孔1 0 1的部分係為其電荷傳送區域丨〇丨A。此特徵係為 較佳地小於80埃並適合電荷之Fowier-Nordheim隧道效應 的薄氧化物105。放置於場氧化物區域85b内的氧化物窗孔 1 0 1部分係為它的無電荷傳送區域1 〇丨B。 參考圖1 1，其係顯示沿著箭頭1 〇所擷取之圖8記憶體元 件80的橫剖面透視圖。通道區域1 1 5係在閘極氧化物1〇3之
C:\2D-C0DE\91-06\91106599.ptd 第18頁 548782
下’該閘極氧化物則右、、玄# ^ ^ G初幻在斤動閘極99之下。通道區域117在 二：：化物1J 9之下’而閘極氧化物則在控制閘極8 7之 -於从，極氧化物1〇3之内’電荷傳送區域101入則顯示出 :物薄區f的特點。此乃形成閘極氧化物1〇3裡的凹 :π亥閘極氧化物係沿著覆蓋電荷傳送區域1 0 1 A的層而普 一例如，斤動閘極99、共聚氧化物丨13以及控制閘極89 j不方、其結構中之類似的凹痕。在接著圖8的說明性配置 曰三圖11的圯憶體το件8〇顯示浮動閘極99，其部分地覆蓋 1氧化物區域85a，以及控制閘極89，其於場氧化物區域 a上延伸，並超過之。同樣地，選擇電晶體8 2的控制閘 極87也在場氧化物區域85a上延伸，並超過之。此外，傳 ‘區域9 1、9 3與9 5則如同由基板丨丨j内之摻雜區域組成般 地顯示。假如希望的話，電荷傳送區域1〇14可包含適當的 植入，以增加通道氧化物下面的濃度。 參考圖1 2，其係顯示圖1丨之記憶體元件的橫剖面圖。所 有相似於圖1 1的元件具有相同的參考符號，並於上說明。 記憶體元件80係顯示由連續接著選擇電晶體82的非揮發性 電b曰體8 1所組成。區域9 1較佳地具有如同非揮發性電晶體 81之源極區域的功能，而且區域95則具有如同選擇電^ = 8 7之汲極區域的功能。區域9 3的功能如同非揮發性電晶體 81的汲極區域，以及選擇電晶體82的源極區域。圖12 =調 非揮發性電晶體8 1的堆疊結構。氧化物窗孔的電荷傳送部 为1 0 1 A顯示出完全存在於由浮動閘極9 9與控制閘極8 g所定 義的通道區域内。此外則顯示出氧化物窗孔丨〇 1構成在閉
548782 五、發明說明（17) 極氧化物1〇3、浮動閘極99、共聚氧化物113與控制閘極⑽ $堆疊層裡的凹痕121。該凹痕係由氡化物窗孔的電荷傳 送區域101A引起。共聚氧化物+ 7、取乳化物11〇!可包含一介電薄膜或介 電薄膜的組合。 圖13顯示圖8與圖！！沿著箭頭13 —13所擷取之記憶體元件 的橫剖面圖。此圖較佳地強調氧化物窗孔1〇1的結構。如 所不地，控制閘極89跨越在相對的場氧化物區域85a與85b 之上。相同地，浮動閘極99部分地從場氧化物區域85a跨 越到場氧化物區域85b，並藉由共聚氧化物113而與控制閘 極89隔離。閘極氧化物1〇3將浮動閘極99與基板ui内的有 j通道區域分開。如所示地，氧化物窗孔丨〇 1由一第一電 荷傳送區域1 0 1 A與第二無電荷傳送區域丨〇丨B組成，該第一 電荷傳送區域101A將浮動閘極99與通道區域隔開，該第二 無電荷傳送區域10 1B則部分地跨越場氧化物區域85b。氧 化物窗孔1 0 1導致凹痕1 2 1，該凹痕普及由閘極氧化物 1 03、浮動閘極99、共聚氧化物1 1 3與控制閘極89所组成的 堆疊。 圖1 4到圖1 9顯示根據本發明而設計之非揮發性電晶體結 構中的各種製程步驟。在圖丨4到圖丨9中，符號” A” ，如在 圖1 4 A ’’中’指示沿著圖8之箭頭1 3 -1 3所擷取的圖，而符 號’’ B ”，如在圖’’ 1 4 B ”中，指示沿著圖7之箭頭1 〇 -1 〇所擷取 的圖。 參考圖1 4，在將基板111的表面清除與拋光，並建造任 何需要的井結構之後，場氧化物區域8 5則予以建立。假如
548782
希i的活，隱埋的N + Γ氣Μ ;、ϊ—,丄、 造於其祐Μ 1 m (虱離子）區域，未顯示，其係可建 、於暴板ill内。一开杜的触工4士 》 盖士 ^ r 1、 70件的離子植入則隨後可執行，以定 俠^品V。較佳地，元件離子植入則在80KeV (千電子 ,]=及未旋轉的7度角之75As+ (砷離子）8· 5E11 (8 5 X 1011 )所組成。 、· 在圖1 5中，元件氧化物，或者閘極氧化物丨〇3係以較佳 :厚度39 0埃構成。如圖16所示，該表面隨後則受到濕式 蝕刻步驟，以形成向下到基板ηι之閘極氧化物1〇3裡的開 口 1 3 1。開口 1 31的形狀與位置可藉助於遮罩步驟的抗蝕劑 4而界疋開口 1 3 1從有效區域8 3延伸到場氧化物區域 8 5 D 〇 茶考圖1 7 ’氧化物薄層隨後則成長於開口丨31中，以形 f氧化物窗孔1 〇 1。薄層具有大約7 6埃的較佳厚度。如之 前所解釋的，氧化物窗孔丨〇1係由一第一電荷傳送區域 101A與一第一無電荷傳送區域ίο”所組成。成長於有效區 域83内之薄層的部分遂形成第一部份1〇1A，而成長於場氧 化物區域85B之薄層的部分則形成第二部份。 蒼考圖1 8，第一多晶矽層9 9隨後則覆蓋閘極氧化物 103、氧化物窗孔1〇ι、以及場氧化物區域85A與85B。第一 多晶矽層9 9可以在返回蝕刻之前受到離子植入，以僅僅部 份地從場氧化物區域8 5 A延伸到場氧化物區域8 5 B。較佳地 為以45KeV與7度之11B+ (硼離子）4E11 (4 X 1011 )的臨限 電壓調節植入，其係經由第一多晶矽層9 9而施加到通道區 域’以調節元件的臨限電壓。
548782 ^—---- 五 '發明說明（19) 參考圖1 9，i£平与儿， 是由於第二多曰 年 物11 3則覆蓋著該元件而形成。這 佳地延伸超過^ m9的鋪設所產生，該第二多晶石夕層較 將具有如同浮動心區域85Α_β。此第二多晶石夕層89 受到離子植入，二t ^件=控制閉極的功能，而且同樣遭 化物11 3將浮動門榀\即該第二多晶矽層的導電率。共聚氧 開。如圖1 9Β所:°夕晶矽層"與控制閘極多晶矽89隔 超過第一多s 可將第二多晶矽層選擇性地製成延伸 在的長度’並且停留在基板⑴之上。 開。此外，可進杆、登裡/將弟一夕晶矽層89與基板ηι隔 摻雜之汲極結構的構成。 +1有孝工u 在圖20中’源極91與沒極93區域係由垂直植入1 罩。H t浮動閉極99作為遮 (鱗離子心 的活，控制閘極與浮動閘極可彼此互相對準：構】如：^ r刚的情形下構輕::;r 二=:=r我對準到由㈣ 元件編號說明 2 - 2 線 10 -10 線 13 -13 線 第22頁 C:\2D-CODE\91-06\91106599.ptd 548782
五、發明說明 (20) 13-13 箭頭 11 源極區域 12 >及極區域 15 基板 17 通道區域 19 浮動閘極 21 控制閘極 23 閘極氧化物 25 共聚氧化物 27 氧化物窗孔 29 場氧化物區域 31 氧化物窗孔 33 場氧化物 35 場氧化物 41 有效區域 43 有效區域 45 有效區域 47 控制閘極 49 浮動閘極 51 氧化物窗孔 53 浮動閘極 55 控制閘極 61 源極區域 63 >及極區域 C:\2D-C0DE\91-06\91106599.ptd 第23頁 548782
五、發明說明 (21) 65 通 道 區 域 67 浮 動 閘 極 67 第 _ 一 多 晶 矽 層 69 控 制 閘 極 69 第 二 多 晶 矽 層 71 豎 起 方 塊 73 氧 化 物 75 閘 極 氧 化 物 77 氧 化 物 窗 孔 79 基 板 80 非 揮 發 性 記 憶 體 元 件 81 邊 牆 間 隔 片 81 非 揮 發 性 記 憶 體 電 晶體 82 選 擇 電 晶 體 83 虛 線 83 有 效 區 域 85 場 氧 化 物 區 域 85’ 箭 頭 8 5" 箭 頭 85A-85D 場 氧 化 物 區 域 87 多 晶 矽 片 87 控 制 閘 極 89 多 晶 矽 片 89 第 二 多 晶 矽 層 C:\2D-CODE\91-06\91106599.ptd 第24頁 548782
五、發明說明 (22) 89 控 制 間 極 91 源 極 區 域 93 汲 極 區 域 95 汲 極 區 域 97 陰 影 線 1¾ 域 99 浮 動 閘 極 99 第 一 多 晶 矽 層 101 氧 化 物 窗 孔 101A 第 一 地 帶 101A 電 何 傳 送 區 域 101B 第 二 地 帶 101B 無 電 λ务 傳 送 區域 103 閘 極 氧 化 物 104 抗 劑 107 虛 線 109 虛 線 111 基 板 113 共 聚 氧 化 物 115 通 道 區 域 117 通 道 區 域 119 閘 極 氧 化 物 121 凹 痕 131 開 π 133 離 子 植 入 C:\2D-C0DE\9卜06\91106599.ptd 第25頁 548782
C:\2D-CODE\91-06\91106599.ptd 第26頁 548782
圖1係為先前技藝堆疊閘極，非揮發性記憶體元件的横 剖面圖。 圖2係為沿著圖丨之先前技藝非揮發性記憶體元件之線 2-2所擷取的剖面圖。 圖3係為另一先前技藝記憶體元件的透視圖。 圖4係為併入一選擇電晶體之先前技藝記憶體元件的橫 剖面圖。 圖5到圖7顯示在具有通道氧化物之先前技藝記憶體元件 之結構中種種的製程步驟，該通道氧化物的長度則小於以 構成該記憶體元件所使用之製造裝置之最小解析度而可得 到的長度。 圖8與圖9顯示根據本發明而設計之記憶體元件的配置 圖。 圖1 0係為根據本發明而設計之部分架構的記憶體元件的 透視圖。 圖11係為根據併入一選擇電晶體之本發明而設計之記憶 體元件的透視圖。 圖1 2係為沿著圖8之線1 〇 -1 〇所擷取之記憶體元件的橫剖 面圖。 圖1 3係為沿著圖8之線丨3-丨3所擷取之記憶體元件的橫剖 面圖。 圖14(A)、（B)至圖19(A)、（B)則顯示製造根據本發明而 設計之記憶體元件的各種製程步驟。 圖20係為根據本發明第一具體例而設計之記憶體元件的
\\312\2d-code\91-06\91106599.ptd 548782 圖式簡單說明 橫剖面圖。 圖2 1係為根據本發明第二具體例而設計之記憶體元件的 橫剖面圖。 \\312\2d-code\91-06\91106599.ptd 第28頁

Claims (1)

  1. 548782
    •一種記憶體元件，包含： 之該—宽'氧::V Λ具有定義該記憶體元件之該有效 在C勺隔開、互相面對的阻障牆，該場氧化物係 弟傳導型態的一基板上； 穷虱化物係 一源極區域’其擴散入該基板，並經 兀件，從一 γ^ <峡長方向裡的該 拉 ％乳化物阻障層延伸到該對面的揚气儿^ 也 牆； 日Ί矯虱化物阻障 區域的 對的場一傳導一第一氧 物阻障 到該相 極區域一第一 該選擇 障牆裡 極區域 該源極 氧化物 型態的 一閘極 化物窗 牆的一 對的場 ’該氧 地帶之 ’其擴散 區域隔開 阻障牆， 第二傳導 氧化物， 孔區域， 選擇阻障 氧化物阻 化物窗孔 入該基 ，該汲 該源極 型態； 其覆蓋 其從該 牆内， 障牆， 區域的 該第一閘極氧化 場氧化物阻障牆 的一凹進開口； 上一第 、 ，π穴间又一通道 極區域的相铜 仰對碥點毗鄰該相 與汲極區域係為相反於該第 該通道區域； 通道區域内延伸到該場氧化 該氧化物窗孔區域並未延伸 而且沒有延伸到該源極與汲 特徵為定義該通道區域上之 物的一凹進開口 ，以及定義 二地帶之該選擇場氧化物阻 -傳導浮動閘極層，纟覆蓋包括該氧化物窗孔 有邊第一地帶之該第一閘極氧化物。 -斤 册2.如申請專利範圍第1項之記憶體元件，其中該第一 帶完全地放置於該通道區域内’並且沒有與該源極地 /及極區域以及該相對場氧化物阻障牆接觸，該第一地* '巾 *
    C:\2D-C0DE\91-06\91106599.ptd 第29頁 548782 六、申請專利範圍 之該第一閘極氧化物的該區域則進一步具有有助於 Fowler-Nordheim隧道效應的厚度。 八 Λ如：ϊί利範圍第2項之記；體元件，其中該第-地 〒内之遺苐-開極氧化物的該區域則具有小於埃的厚 度。 請專利範圍第1項之記憶體元件，其中該氧化物 囪孔品=的至少一尺寸係由在該記憶體元件之製造中所使 =該A造裝置之最小特徵尺寸解析度所定義，該第一地 π包圍小於該氧化物窗孔區域之區域的一區域。 5 ·如申租專利範圍第1項之記憶體元件，進一步具有至 少了介電薄膜於該傳導性浮動閘極上，以及進一步具有一 傳導性控制閘極層於該至少一介電薄膜上。 δ·如申請專利範圍第5項之記憶體元件/其中該窗孔區 域形成一矩形凹痕於該浮動閘極層、於該至少一介電薄膜 與於該控制閘極層裡’該矩形凹痕具有一較高脊與一較低 平面的特該較低平面係藉由該較高脊而完全地密封於 該通道區域内的三邊上。 7.如申請專利範圍第5項之記憶體元件，其中該傳導性 控制閘極層延伸於該相對的場氧化物阻障層上，並超越 之。 一 8·如申請專利範圍第7項之記憶體元件，其中該傳導性 浮動閘極層係與該相對的場氧化物阻障層部分地重疊。 9 ·如申请專利範圍第8項之記憶體元件，其中該浮動閘 極層與泫控制閘極層係為多晶石夕層。
    C:\2D-CDDE\91-06\91106599.ptd I- 第30頁 敷設一第 548782 六、申請專利範圍 I 0 ·如申請專利範圍第丨項之記憶體元 物阻障層係至少部分地配置入該基板内 II · 一種製造具有一電荷傳送區域之一 法，該區域的一尺寸小於由製造該記情 造裝置所定義之最小製程特徵尺寸，該 形成場氧化物區域，該區域具有定義 有效區域之該寬度界限之間隔、相對的 物係形成於第一傳導型態的一基板上； 建立第一閘極氧化物於由該相對場 所疋義之该有效區域内； 定義一窗孔區域，其具有相等於該最 寸的尺寸，該窗孔區域係定義以部分地 域，且部分地僅僅包圍該場氧化物區域 物區域，在該有效區域内之該窗孔區域 荷傳送區域，而該選擇場氧化物區域内 分係為一非電荷傳送區域； 蝕刻去該定義窗孔區域内的氧化物， ，的數里則貫質地相等於該第一閘極氧 藉此該基板係曝露於該窗孔區域内； 成長一通道氧化物於該窗孔區域之节 電荷傳送區域的兩者，該通道氧化物^ 極氧化物的一半厚； 夕晶矽片層於該第 件，其中該場氡化 〇 -記憶體元件的方 體元件所使用之製 方法包含： 該記憶體元件之該 阻障牆，該場氣化 氧化物阻障牆 小製程特徵尺 包圍該有效區 的一選擇場氧化 的部分係為一電 的該窗孔區域部 餘刻去之氧化 化物的該厚度， 電荷傳送與無 至多是該第一 閘 從該場氧化物阻障牆延伸到該相對二 障ί
    548782 六、申請專利範圍 該第一多，矽片則部分地覆蓋該相對場氧化物阻障層的 兩者，該第一多晶矽片完全地覆蓋該窗孔區域的該電荷 傳送區域，以致於該電荷-傳送區域不會延伸到該第一多 晶矽片的該界限； 以至少一介電薄膜來覆蓋該第一多晶矽片層； f，一第二多晶矽片層於該至少一介電薄膜與該第 夕曰曰夕片層之上，5玄第_多晶石夕片層則延伸超過該場 氧化物區域兩者； 施加一離子植入步驟，以在該第一與第二多晶矽片 層的任邊上建立源極與汲極區域，該汲極與源極區域 則距該窗孔區域的該電荷傳送區域很遙遠。 3 申凊專利紅圍第11項之方法，其中該窗孔區域内 的该乳化物則藉由一濕式蝕刻步驟而來移除。 二如專刹範圍第11項之方法，其中該窗孔區域内 1 Λ則藉由r乾式银刻步驟而來移除。 的兮氧口化物睛專利11第11項之*法，其1^該窗孔區域内 = 物係刻與乾式㈣步驟之結合所移 1 5.如申請專利範圍第J J # ^ . F a. 使用遮罩來定義。 貞之方法，其中該窗孔&域則 Λ6·Λ申，專利範圍第11項之方法，其中該通道氧化物 ，長於該有效處域内，厚度小於8〇埃。 化物：丨4專利1巳圍第11項之方法，其中該第，閘極氧 化物係小於4〇〇埃。 ^
    C:\2D.OODE\9l-06\9llOfiSQQ 第32頁 548782 六、申請專利範圍 18. 如申請專利範圍第n項之方法，其中該第一與第二 多晶矽片層則文到各自的離子植入，以使它們具傳導性。 19. 如申請專利範圍第丨丨項之方法，進一步包括在該第 一多晶石夕層片鋪設之後以及在該第二閘極氧化物形成之 的-臨限^調整離子植入，該臨限電壓調整離子植入係 施加到讜第一多晶石夕片層的有效區域。 ” 20·如申請專利範圍第〗丨項之方法'其中該第二 片2在該有效區域内的距離則較大於該第一多晶矽片層， 該^二多晶矽層片則延伸以覆蓋該第一多晶矽片的一 ‘， 且覆蓋一部份的該有效區域。 透 ，.久申請專利範圍第18項之方法，進一步包括進入μ 著该弟一多晶石夕片層所未覆芸之《X女势 該基板的-離子植入多晶石夕片層邊側之 驟之前…源極與沒極區域植;;=加該離子植入步 度。 于植入步驟中所使用還低的離子濃 之非揮發性記憶體元件的 22· —種製造一可按比例縮小 方法，該方法包含： 選擇一比例係數， 件所使用之該製造裝 限制； 將該比例係數施加到_皆 較大比例係數施加到一第二電力軌道，而且將一 道則大約比該第一電力執道大=二軌道，該第二電力軌
    548782 六、申請專利範圍 =該第二正電力轨道之該數 傳送區域的該尺寸，兮啻从扁、、， 心屯何 於由製造該記憶體元件所使 ，、係J 小製程特徵尺寸；所使用之该製造裝置所定義之最 :成具有間隔、相對阻障牆 陣牆定義該記憶體元件之哕右峙F ^^ $ &阻 場ft彳h物目彳祀#仏》 有區域之該寬度界限，該 野虱化物則形成於弟一傳導型態的一基板上，· 建立一第一閘極氧化物於該有效區域内，該區 由该相對場氧化物阻障牆所定義； D $ 、J 疋義一窗孔區域，Jt且古士發 寸的尺卄，哮办π π二有4於該最小製程特徵尺 部分妯句If!呤i"气儿:、義成4为包圍該有效區域並 刀地包圍違％乳化物區域的僅僅一 域，該有效區域内之哕窗？丨γ R aa 、豕虱化物區 运區域’而且該選擇場氧化 傳 分係為一無電荷Μ專送區域； U由孔£域的5亥部 ?刻以從：”窗孔區域内移除氧化物去的 5乂氧化物數量係貫質地相等於該第一# 乂 ' 度，Μ此兮芙柘伤♦山 、弟 閘極虱化物的該厚 又猎此5亥基板係路出於該窗孔區域内； 成長-通道氧化物於該窗孔區域之該電 電荷傳送區域的兩者，該通if 4 & & Β，仃傳达與無 極氧化物的-半厚；通道減物則至多是該第一閘 敷設一第一多晶矽 >；層於辞楚 日日》〆 從該場氧化物阻障牆延伸到^彳 Ψ妒，化物上，並 該第-多晶石夕片則 後玄相對場氧化物阻障層的
    548782 六、申請專利範圍 兩者，該第一多晶矽片完全地覆蓋該窗孔區域的該電荷 傳送區域，以致於該電荷-傳送區域不會延伸到該第一多 晶矽片的該界限，該第一多晶矽片層的該長度尺寸係垂 直該記憶體元件之該有效區域的該寬度界限，該多晶矽 片的該長度係為該選擇比例係數的基礎； 以一第二閘極氧化物來覆蓋該第一多晶矽片層； 敷設一第二多晶矽片層於該第二閘極氧化物與該第 一多晶矽片層之上，該第二多晶矽片層則延伸超過該場 氧化物區域兩者； 施加一離子植入步驟，以在該第一與第二多晶矽片 層的任一邊上建立源極與汲極區域，該汲極與源極區域 則距該窗孔區域的該電荷傳送區域很遙遠。 2 3 ·如申請專利範圍第2 2項之方法，其中該窗孔區域則 使用遮罩來定義。 ^24.如申請專利範圍第22項之方法，其中該通道氧化物 係成長於該有效區域内，厚度小於8 〇埃。 25. 如申請專利範圍第22項之方法，其中該第一閘極氧 化物係小於4 0 〇埃。 ’其中該第一與第二 以使它們具傳導性。 進一步包括在該第 26. 如申請專利範圍第以項之方法 多晶矽片層則受到各自的離子植入， 27. 如申請專利範圍 一多晶矽層片舖嗖 貝之方法 < —少匕符隹铋乐 的-臨限電壓調整離纟邊第-閘極氧化物形成之前 施加到該第一多曰石入，該臨限電壓調整離子植入係 夕日日石夕片層以下的有效區域。
    548782 六、申請專利範圍 2 8.如申請專利範圍第2 2項之方法，其中該第二多晶矽 片層在該有效區域内的長度則較大於該第一多晶矽片層， 該第二多晶矽層片則延伸以覆蓋該第一多晶矽片的一邊， 且覆蓋一部份的該有效區域。 2 9.如申請專利範圍第2 2項之方法，進一步包括進入沿 著該第二多晶矽片層所未覆蓋之該第一多晶矽片層邊側之 該基板的一離子植入，該離子植入係在施加該離子植入步 驟之前，建立源極與汲極區域，該離子植入具有比建立源 極與汲極區域之該離子植入步驟中所使用還低的離子濃 度。 3 0.如申請專利範圍第2 2項之方法，其中建立源極與汲 極區域的該離子植入步驟係為一垂直植入，藉此該源極與 汲極區域係自我對準到該第一與第二多晶矽片層。
    C:\2D-00DE\91-06\91106599.ptd 第 36 頁
TW091106599A 2001-05-01 2002-04-02 Nonvolatile memory cell and method of making the same TW548782B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/847,810 US6369422B1 (en) 2001-05-01 2001-05-01 Eeprom cell with asymmetric thin window

Publications (1)

Publication Number Publication Date
TW548782B true TW548782B (en) 2003-08-21

Family

ID=25301568

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091106599A TW548782B (en) 2001-05-01 2002-04-02 Nonvolatile memory cell and method of making the same

Country Status (9)

Country Link
US (2) US6369422B1 (zh)
EP (1) EP1388172A1 (zh)
JP (1) JP2004527128A (zh)
KR (1) KR20040015239A (zh)
CN (1) CN1263152C (zh)
CA (1) CA2445592A1 (zh)
NO (1) NO20034843L (zh)
TW (1) TW548782B (zh)
WO (1) WO2002089214A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI714314B (zh) * 2018-10-31 2020-12-21 台灣積體電路製造股份有限公司 半導體裝置和其形成方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624027B1 (en) 2002-05-09 2003-09-23 Atmel Corporation Ultra small thin windows in floating gate transistors defined by lost nitride spacers
US20050239250A1 (en) * 2003-08-11 2005-10-27 Bohumil Lojek Ultra dense non-volatile memory array
US6905926B2 (en) * 2003-09-04 2005-06-14 Atmel Corporation Method of making nonvolatile transistor pairs with shared control gate
US8735297B2 (en) 2004-05-06 2014-05-27 Sidense Corporation Reverse optical proximity correction method
US7755162B2 (en) * 2004-05-06 2010-07-13 Sidense Corp. Anti-fuse memory cell
KR101144218B1 (ko) 2004-05-06 2012-05-10 싸이던스 코포레이션 분리 채널 안티퓨즈 어레이 구조
US9123572B2 (en) 2004-05-06 2015-09-01 Sidense Corporation Anti-fuse memory cell
CN100403551C (zh) * 2005-03-08 2008-07-16 联华电子股份有限公司 高压元件结构
KR100691006B1 (ko) * 2005-04-29 2007-03-09 주식회사 하이닉스반도체 메모리 소자의 셀 트랜지스터 구조 및 그 제조방법
US20070166971A1 (en) * 2006-01-17 2007-07-19 Atmel Corporation Manufacturing of silicon structures smaller than optical resolution limits
KR100784082B1 (ko) * 2006-06-29 2007-12-10 주식회사 하이닉스반도체 반도체 메모리 소자 및 그것의 제조 방법
US20080119022A1 (en) * 2006-11-22 2008-05-22 Atmel Corporation Method of making eeprom transistors
KR100789409B1 (ko) * 2007-01-02 2007-12-28 삼성전자주식회사 이이피롬 소자 및 그 제조방법
CN101752381B (zh) * 2008-12-10 2013-07-24 上海华虹Nec电子有限公司 Otp器件结构及其制备方法
CN101989551B (zh) * 2009-08-06 2012-01-25 中芯国际集成电路制造(上海)有限公司 不对称晶体管的形成方法
JP5839958B2 (ja) * 2010-12-29 2016-01-06 セイコーインスツル株式会社 半導体不揮発性メモリ装置
US8850379B2 (en) * 2012-01-18 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of and system for generating optimized semiconductor component layout
CA2829970C (en) * 2012-10-29 2014-09-09 Sidense Corp. A reverse optical proximity correction method
CN104733461B (zh) * 2013-12-23 2018-02-06 上海华虹宏力半导体制造有限公司 Eeprom的结构及其制造方法
US11515314B2 (en) * 2020-06-04 2022-11-29 Globalfoundries Singapore Pte. Ltd. One transistor two capacitors nonvolatile memory cell

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5103814A (en) 1988-04-28 1992-04-14 Timothy Maher Self-compensating patient respirator
US5334550A (en) 1989-01-09 1994-08-02 Texas Instruments Incorporated Method of producing a self-aligned window at recessed intersection of insulating regions
US5066992A (en) 1989-06-23 1991-11-19 Atmel Corporation Programmable and erasable MOS memory device
US5102814A (en) 1990-11-02 1992-04-07 Intel Corporation Method for improving device scalability of buried bit line flash EPROM devices having short reoxidation beaks and shallower junctions
US5094968A (en) 1990-11-21 1992-03-10 Atmel Corporation Fabricating a narrow width EEPROM with single diffusion electrode formation
US5086325A (en) 1990-11-21 1992-02-04 Atmel Corporation Narrow width EEPROM with single diffusion electrode formation
US5198381A (en) 1991-09-12 1993-03-30 Vlsi Technology, Inc. Method of making an E2 PROM cell with improved tunneling properties having two implant stages
US5379253A (en) 1992-06-01 1995-01-03 National Semiconductor Corporation High density EEPROM cell array with novel programming scheme and method of manufacture
US5424233A (en) 1994-05-06 1995-06-13 United Microflectronics Corporation Method of making electrically programmable and erasable memory device with a depression
US5640032A (en) 1994-09-09 1997-06-17 Nippon Steel Corporation Non-volatile semiconductor memory device with improved rewrite speed
JP3710880B2 (ja) 1996-06-28 2005-10-26 株式会社東芝 不揮発性半導体記憶装置
US5844269A (en) * 1996-07-02 1998-12-01 National Semiconductor Corporation EEPROM cell having reduced capacitance across the layer of tunnel oxide
US5904524A (en) 1996-08-08 1999-05-18 Altera Corporation Method of making scalable tunnel oxide window with no isolation edges
US5953254A (en) * 1996-09-09 1999-09-14 Azalea Microelectronics Corp. Serial flash memory
US5861333A (en) 1996-10-25 1999-01-19 United Microelectonics Corp. Method of tunnel window process for EEPROM cell technology
US5895240A (en) 1997-06-30 1999-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making stepped edge structure of an EEPROM tunneling window
US5973356A (en) 1997-07-08 1999-10-26 Micron Technology, Inc. Ultra high density flash memory
US5936274A (en) 1997-07-08 1999-08-10 Micron Technology, Inc. High density flash memory
US6187634B1 (en) * 1997-11-19 2001-02-13 Altera Corporation Process for making an EEPROM active area castling
US6171907B1 (en) * 1997-12-19 2001-01-09 Nexflash Technologies, Inc. Method for fabricating tunnel window in EEPROM cell with reduced cell pitch
US5972752A (en) 1997-12-29 1999-10-26 United Semiconductor Corp. Method of manufacturing a flash memory cell having a tunnel oxide with a long narrow top profile
DE69826471D1 (de) * 1998-10-15 2004-10-28 St Microelectronics Srl Verfahren zum Herstellen von nicht selbstausgerichteten, FLOTOX-EEPROM-speicherzellen
FR2800200B1 (fr) * 1999-10-21 2002-01-04 St Microelectronics Sa Procede de fabrication de points memoire eeprom

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI714314B (zh) * 2018-10-31 2020-12-21 台灣積體電路製造股份有限公司 半導體裝置和其形成方法

Also Published As

Publication number Publication date
US6486031B1 (en) 2002-11-26
NO20034843L (no) 2004-01-02
US20020164856A1 (en) 2002-11-07
EP1388172A1 (en) 2004-02-11
CN1505841A (zh) 2004-06-16
KR20040015239A (ko) 2004-02-18
CN1263152C (zh) 2006-07-05
NO20034843D0 (no) 2003-10-30
CA2445592A1 (en) 2002-11-07
US6369422B1 (en) 2002-04-09
WO2002089214A1 (en) 2002-11-07
JP2004527128A (ja) 2004-09-02

Similar Documents

Publication Publication Date Title
TW548782B (en) Nonvolatile memory cell and method of making the same
TW516190B (en) Flash memory cell with contactless bit line, and process of fabrication
US9281395B2 (en) Semiconductor device and fabrication method thereof
US7759194B2 (en) Electrically programmable device with embedded EEPROM and method for making thereof
KR100801078B1 (ko) 수직 채널을 갖는 비휘발성 메모리 집적 회로 장치 및 그제조 방법
TWI313041B (en) Self-aligned gate isolation
CN1996557B (zh) 具备电极的半导体器件及该半导体器件的制造方法
TWI359461B (en) Recess channel flash architecture for reduced shor
TWI245424B (en) Fabrication of conductive lines interconnecting conductive gates in non-volatile memories, and non-volatile memory structures
TW508765B (en) Method of forming a system on chip
TWI571974B (zh) 半導體電晶體與快閃記憶體及其製造方法
JPH05275713A (ja) 不揮発性メモリ装置及びその製造方法
KR100936627B1 (ko) 플래시 메모리 소자 및 이의 제조 방법
TWI700819B (zh) 非揮發性記憶體及其製造方法
CN107464815A (zh) 半导体器件及其制造方法
KR102143249B1 (ko) 반도체 소자 및 제조 방법
TW559996B (en) Processes and structures for self-aligned contact non-volatile memory with peripheral transistors easily modifiable for various technologies and applications
KR20170039297A (ko) 플로팅 게이트 커플링의 향상된 측방향 제어 게이트를 이용하여 개선된 스케일링을 가지는 분리형 게이트 플래시 메모리 셀
TW457726B (en) Memory cell with self-aligned floating gate and separate select gate, and fabrication process
JP2005524994A (ja) 高結合比浮遊ゲートメモリセル
TW523881B (en) Non-volatile memory device and method of manufacturing the same
TW200816493A (en) Integrated circuit memory system employing silicon rich layers
TW439280B (en) Flash memory cell with self-aligned gates and fabrication process
TW200531222A (en) Fabrication of conductive lines interconnecting first conductive gates in nonvolatile memories having second conductive gates provided by conductive gate lines, wherein the adjacent conductive gate lines for the adjacent columns are spaced from each...
JPH021988A (ja) 電気的にプログラム可能なメモリ・セル

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees