CN104733461B - Eeprom的结构及其制造方法 - Google Patents
Eeprom的结构及其制造方法 Download PDFInfo
- Publication number
- CN104733461B CN104733461B CN201310718608.3A CN201310718608A CN104733461B CN 104733461 B CN104733461 B CN 104733461B CN 201310718608 A CN201310718608 A CN 201310718608A CN 104733461 B CN104733461 B CN 104733461B
- Authority
- CN
- China
- Prior art keywords
- floating boom
- eeprom
- width
- tunnel window
- shaped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明公开了一种EEPROM的结构,其浮栅采用U形结构,分为相互连接的上、下两个部分,上半部分浮栅的宽度大于下半部分浮栅的宽度;上半部分浮栅的下方为器件沟道区,沟道长度为上半部分浮栅的宽度;下半部分浮栅的下方开有贯通整个有源区的长条形隧道窗口图形。本发明还公开了上述结构的EEPROM的制造方法,该方法在厚栅氧化膜形成后,刻蚀隧道窗口前,借助隧道窗口掩膜版进行离子注入;在U形浮栅形成后,再进行自对准源漏离子注入。本发明通过优化EEPROM浮栅的结构,并相应优化隧道窗口的结构和EEPROM的制造工艺,降低了制造工艺的波动性,提高了EEPROM存储器的性能。
Description
技术领域
本发明涉及集成电路制造领域,特别是涉及EEPROM的结构及其制造方法。
背景技术
传统的EEPROM(电可擦可编程只读存储器)的结构如图1所示(图中省去了选择管,只画出了存储管),其具体形成工艺为:在有源区4上注入离子作为存储MOS管的源漏端,两块源漏离子注入区域之间的空隙形成器件的沟道区,源漏注入之后生长厚栅极氧化膜,之后在厚栅极氧化膜上刻蚀出隧道窗口7(tunnel window),隧道窗口7内会生长薄栅氧化膜作为电子隧穿通道;继续在隧道窗口7上沉积多晶硅,并形成浮栅3图形,在浮栅3上沉积多晶硅并形成控制栅2图形。
这种EEPROM结构在制造过程中存在如下问题:
1.隧道窗口的尺寸控制难。隧道窗口一般为小于0.4μm×0.4μm的孔,在生产过程中,孔的尺寸比较难控制,而隧道窗口的尺寸波动会极大地影响器件的擦写速度。
2.存储器件沟道长度控制难。现有EEPROM器件结构中的沟道长度由源漏注入的空隙决定,此处尺寸比较难控制,导致器件沟道长度波动性很大,沟道尺寸偏大会导致IDSP(编程后沟道开启电流)变小,尺寸偏小会导致IDSE(擦除后沟道关断电流)偏大,擦除失败。
发明内容
本发明要解决的技术问题之一是提供一种EEPROM的结构,它可以提高EEPROM器件的性能和工艺稳定性。
为解决上述技术问题,本发明的EEPROM的结构,其浮栅为U形结构,分为相互连接的上、下两个部分,上半部分浮栅的宽度大于下半部分浮栅的宽度;上半部分浮栅的下方为器件沟道区,沟道长度为上半部分浮栅的宽度;下半部分浮栅的下方开有贯通整个有源区的长条形隧道窗口图形。
本发明要解决的技术问题之二是提供上述结构的EEPROM的制造方法。
为解决上述技术问题,本发明的EEPROM的制造方法,是在厚栅极氧化膜形成后,刻蚀隧道窗口前,借助隧道窗口掩膜版进行离子注入,使U型浮栅下半部分的下方形成导电通路;在U形浮栅形成后,沉积控制栅多晶硅前,进行自对准源漏离子注入。
本发明通过将EEPROM浮栅从传统的方形结构改为U形结构,将隧道窗口从传统的孔形结构改为长条形结构,并基于此新的浮栅结构优化传统制造工艺,将源漏离子注入从浮栅形成前改成浮栅形成后进行,实现了自对准的离子注入工艺,从而大幅降低了EEPROM制造工艺的控制难度和波动性,提高了EEPROM的性能和稳定性。
附图说明
图1是传统EEPROM的结构示意图。
图2是本发明实施例的EEPROM的结构示意图。
图中附图标记说明如下:
1:接触孔
2:控制栅
3:浮栅
4:有源区
5:沟道长度
6:源漏注入
7:隧道窗口
8:浮栅A的宽度
9:浮栅B的宽度
A、B:浮栅
具体实施方式
为对本发明的技术内容、特点与功效有更具体的了解,现结合图示的实施方式,详述如下:
本发明实施例的EEPROM,采用了U形浮栅结构,如图2所示(图中省去选择管,只画出存储管)。该U形浮栅分为相互连接的A、B两个部分。其中,U形浮栅A部分的尺寸比较大(宽度在0.5~1.2μm左右),浮栅A下方为器件沟道区,沟道长度即为浮栅A的宽度;B部分尺寸较小,其下方开有贯通整个有源区的长条形隧道窗口图形,隧道窗口与浮栅重叠的区域是真正有效的电子隧穿通道,有效隧道窗口的面积为浮栅B的宽度和有源区4的宽度的乘积。
基于上述浮栅结构,本实施例对EEPROM的传统制造工艺进行了优化,将源漏离子注入移到浮栅形成之后,实现自对准注入。具体制造工艺步骤如下:
步骤1,形成有源区和隔离区;
步骤2,在有源区上注入P型离子,形成P阱;
步骤3,生长厚的栅极氧化膜;
步骤4,借助隧道窗口掩膜版进行离子注入,使浮栅B下方形成导电通路。
由于后续使用的是自对准源漏离子注入,浮栅B的下方不会有离子注入,因此,为了使浮栅B下方形成导电通路,要在此处借助隧道窗口的掩膜版进行一步离子注入。
步骤5,在厚栅极氧化膜上刻蚀出隧道窗口;
步骤6,在隧道窗口内生长薄的栅极氧化膜作为隧道氧化层;
步骤7,在隧道窗口上沉积多晶硅,并刻蚀形成U形浮栅图形;
步骤8,自对准源漏离子注入;
自对准源漏离子注入后,U形浮栅A下方被定义成器件沟道区,由于沟道长度完全由浮栅A的宽度决定,因此相比传统工艺,沟道长度比较容易控制;另外,与传统工艺相比,移到浮栅之后的源漏离子注入不会受到浮栅前的大量热处理工艺影响,离子横向扩散减少,这有助于器件沟道长度(即浮栅A宽度)的缩小,而不会发生源漏穿通效应,从而能够提高器件的性能。
步骤9,在浮栅上沉积多晶硅,并刻蚀形成控制栅图形。
Claims (3)
1.EEPROM的结构,其特征在于,该EEPROM的浮栅的俯视结构为横向放置的U形结构,U形开口以上的部分称为上半部分浮栅,U形开口以下的部分称为下半部分浮栅,上半部分浮栅和下半部分浮栅相互连接,上半部分浮栅的宽度大于下半部分浮栅的宽度;上半部分浮栅的下方为器件沟道区,沟道长度为上半部分浮栅的宽度;下半部分浮栅的下方开有贯通整个有源区的长条形隧道窗口图形。
2.根据权利要求1所述的EEPROM的结构,其特征在于,所述U形浮栅上半部分的宽度为0.5~1.2μm。
3.权利要求1所述结构的EEPROM的制造方法,其特征在于,在厚栅极氧化膜形成后,刻蚀隧道窗口前,借助隧道窗口掩膜版进行离子注入,使U型浮栅下半部分的下方形成导电通路;在U形浮栅形成后,沉积控制栅多晶硅前,进行自对准源漏离子注入。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310718608.3A CN104733461B (zh) | 2013-12-23 | 2013-12-23 | Eeprom的结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310718608.3A CN104733461B (zh) | 2013-12-23 | 2013-12-23 | Eeprom的结构及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104733461A CN104733461A (zh) | 2015-06-24 |
CN104733461B true CN104733461B (zh) | 2018-02-06 |
Family
ID=53457199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310718608.3A Active CN104733461B (zh) | 2013-12-23 | 2013-12-23 | Eeprom的结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104733461B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5554551A (en) * | 1994-11-23 | 1996-09-10 | United Microelectronics Corporation | Method of manufacture of an EEPROM cell with self-aligned thin dielectric area |
CN1505841A (zh) * | 2001-05-01 | 2004-06-16 | ÷˹���ɷݹ�˾ | 具有不对称薄窗的eeprom单元 |
CN102263110A (zh) * | 2011-08-12 | 2011-11-30 | 上海先进半导体制造股份有限公司 | 嵌入bcd工艺的eeprom核结构及其形成方法 |
-
2013
- 2013-12-23 CN CN201310718608.3A patent/CN104733461B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5554551A (en) * | 1994-11-23 | 1996-09-10 | United Microelectronics Corporation | Method of manufacture of an EEPROM cell with self-aligned thin dielectric area |
CN1505841A (zh) * | 2001-05-01 | 2004-06-16 | ÷˹���ɷݹ�˾ | 具有不对称薄窗的eeprom单元 |
CN102263110A (zh) * | 2011-08-12 | 2011-11-30 | 上海先进半导体制造股份有限公司 | 嵌入bcd工艺的eeprom核结构及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104733461A (zh) | 2015-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI232553B (en) | Flash memory cells with separated self-aligned select and erase gates, and process of fabrication | |
KR101813820B1 (ko) | 스플릿-게이트 비-휘발성 메모리 셀 용 자체-정렬 소스의 형성 | |
CN106298793B (zh) | 自对准分栅闪存器件及其制造方法 | |
TWI508230B (zh) | 具有帶改進耦合比的浮閘和耦合閘的非易失性記憶體胞元 | |
CN105633090A (zh) | 非挥发性内存总成及其制作方法 | |
CN104538363B (zh) | Sonos闪存存储器的结构及制造方法 | |
CN106887435A (zh) | 一种3DNand闪存设备及其制作方法 | |
US9064895B2 (en) | Vertical memory devices and methods of manufacturing the same | |
US9299856B2 (en) | Selective gate oxide properties adjustment using fluorine | |
US7449384B2 (en) | Method of manufacturing flash memory device | |
JP2005317972A (ja) | フラッシュメモリ素子の製造方法 | |
CN103579119B (zh) | 一种eeprom存储单元的制造方法 | |
CN104733461B (zh) | Eeprom的结构及其制造方法 | |
CN100416780C (zh) | 高压金属氧化物半导体晶体管元件及其制造方法 | |
CN105097919B (zh) | 半浮栅晶体管结构及其制作方法 | |
CN105742249B (zh) | 改善sonos存储器读取操作能力的方法 | |
CN104979354B (zh) | 一种etox nor型闪存的结构及其制作方法 | |
CN104638018A (zh) | 一种半浮栅器件及其制备方法 | |
CN103972179A (zh) | 一种提高B4-Flash器件耐久性的方法 | |
CN100563012C (zh) | 使用反转位线的虚接地阵列结构及其制造方法 | |
CN105990092B (zh) | 半导体结构的形成方法 | |
CN109638015B (zh) | 分离栅flash器件的工艺方法 | |
WO2023005545A1 (zh) | 一种非易失性存储器及其制造方法 | |
CN102593055B (zh) | 高压器件集成电路的制造方法 | |
CN106024640B (zh) | 一种沟槽栅器件的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |