TW548606B - Individual arrangement - Google Patents
Individual arrangement Download PDFInfo
- Publication number
- TW548606B TW548606B TW090106945A TW90106945A TW548606B TW 548606 B TW548606 B TW 548606B TW 090106945 A TW090106945 A TW 090106945A TW 90106945 A TW90106945 A TW 90106945A TW 548606 B TW548606 B TW 548606B
- Authority
- TW
- Taiwan
- Prior art keywords
- patent application
- scope
- configuration
- contact areas
- item
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
- G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
- B42D—BOOKS; BOOK COVERS; LOOSE LEAVES; PRINTED MATTER CHARACTERISED BY IDENTIFICATION OR SECURITY FEATURES; PRINTED MATTER OF SPECIAL FORMAT OR STYLE NOT OTHERWISE PROVIDED FOR; DEVICES FOR USE THEREWITH AND NOT OTHERWISE PROVIDED FOR; MOVABLE-STRIP WRITING OR READING APPARATUS
- B42D25/00—Information-bearing cards or sheet-like structures characterised by identification or security features; Manufacture thereof
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/086—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means by passive credit-cards adapted therefor, e.g. constructive particularities to avoid counterfeiting, e.g. by inclusion of a physical or chemical security-layer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
- B42D—BOOKS; BOOK COVERS; LOOSE LEAVES; PRINTED MATTER CHARACTERISED BY IDENTIFICATION OR SECURITY FEATURES; PRINTED MATTER OF SPECIAL FORMAT OR STYLE NOT OTHERWISE PROVIDED FOR; DEVICES FOR USE THEREWITH AND NOT OTHERWISE PROVIDED FOR; MOVABLE-STRIP WRITING OR READING APPARATUS
- B42D25/00—Information-bearing cards or sheet-like structures characterised by identification or security features; Manufacture thereof
- B42D25/40—Manufacture
- B42D25/405—Marking
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Semiconductor Memories (AREA)
- Wire Bonding (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
548606 五、發明説明(1 ) 本發明的內容是依據申請專利範圍第1項之單一型配 置。 特別是在電子金錢交易(〖1^£161<^1:〇1^80:11611231111111£-s V e r k e h r )、電子真僞辨識(€161^1*〇11丨8(:1^八1111^11丨丨{^-z i e r u n g )及其他相關項H的使用上,使用多種安全性(即 ,未被操控或不可操控)組件已越來越普遍(Baue lement e ) 。舉例來說,儲存於各組件裡的密碼(Pa /3 \νό r t e i:)、暗 語(S c h 1 ϋ s s e 1 w o r t e ι·)及其他相關的物件須受到保護。 但亦須防止在各組件上運作之作用方式受到操控。使用 者爲了嘗試避開此種操控,常常會傷該組件,此時須以 一個未受保護的新零件來替換受損零件,或在操控過程 結束之後把組件送修。由於此種原因,一方面必須將組 件單一化:即,確保每個組件都是獨一無二的。另一方 面須避免受損組件經過修理後再度使用。組件會受損之 原因常和組件中之接觸區(金屬面)消失有關,此時可得 到此組件ί立於接觸區下方之受保護之資訊中。 本發明的目的是設置一種單一型配置,以簡單的元件 就能維護其單一型,並且在受損時,無法修復此單一型 配置。 此目的在本發明中以申請專利範圍第1項的措施來達 成。 製造微毫子組件(mikroelektronische Bauelemente) 時,雖然精確度非常高,總還是會與預定的位置相偏離 ,一般來說這種偏離是隨機性的(random),因此可以用 548606 五、發明説明(2 ) 位置測定器(d i e L a g e e 1· f a s s u n g s e i n r i c h t u n g )來確定 第1結構和第2結構之間的相對位置(d i e Re 1 a t i v 1 age ) 以便決定一種單一型。若爲了硏究此組件而去除第1結 構,第2結構或者兩個結構都去除,則隨後將無法再形成 相同的單一型。 本發明還具備其他的優點,將在申請專利範圍各附屬 項中作說明。由於此單一型配置中裝有位置記憶器 (e i n e Lagespeichereinrichtung),如此艮P 可比較戶斤 i諸 存之位置資料與實際所測得的位置資料來確定:是否有 人已經操控了此種配置。設置金屬接觸區作爲第1結構 與第2結構,則可確認已去除了此組件上的金屬層,或 可確認兩個上下配置之組件是相隔開的。 以r分別依據個別不同的實施例及圖式來說明本發明。 圖式簡單說明: 第1圖 本發明之單一型配置之方塊圖。 第2圖本發明之單·型配置之第1結構4與第2結構5 之橫截面圖。 第3圖 第2圖之配置的俯視圖。 第4圖本發明之單一型配置中第1結構4與第2結構5 的第二種外型。 第5圖本發明之單一型配置中第1結構4與第2結構5 之另一種形式。 第6圖 本發明之單…型配置之第二實施例。 在第1圖所不之第一實施例中設有一構造’此構造中設 -4- 548606 五、發明説明(3 ) 有第1結構4與第2結構5,如第2圖到第6圖所示。以位 置測定器2可測到位置資料,這是指第1結構4對第2結 構5的相對位置。在位置記憶器3中,儲存著位置資料。 並且位置測)E器可藉由此處个詳述的比較器(\^1^]_6丨(:11-s e i n r i c h t u n g )使所儲存的位置資料可與構造1中實際現存 的位置資料相比較,砣發出相對應的訊號S。 第2圖中設有第1層10,此層10中設有1個金屬接觸區 4,金屬接觸區4毗鄰著第2層20。在第2層20中設有另 --個金屬接觸區。兩個接觸區在邊界層碰觸在一起,其可 以是1個電子組件的2個金屬面,也可以是一上一下的表 面相對之2個電子組件的接觸面。 位置測定器透過電阻測量可確定出重壘面積,因而可 確定出位置資料。第3圖是第2圖配置之俯視圖。從第3 圖可得知,在兩個方向中之位移(Vers chi ebung),即,第1 個位移VI與第2個位移V2。 在這樣的配置上,如¥已承認的,很難用電阻測量來 推斷位置資料。因此有必要進行所謂的4點測量 (Vierpunktmessungen)。 第4圖的配置在取得位置資料上更容易。其設有許多第 1接觸區4。多個第1接觸區4與1個面積較大的第2接觸 區5接觸。藉由確定出碰觸這1個第2接觸區5的多個第1 接觸器4之位置,就可得到位置資料。 利用第5圖之配置來取得位置資料的方式在原理上是與 第4圖相似的。此配置中有大小相似的多個第1接觸區4 548606 五、發明説明(4 ) 與多個第2接觸區5。但第1接觸區4與第2接觸區5之間 的距離不是等距。因此在第1層丨〇與第2層2〇錯誤地對 齊時’則可藉由確定出彼此碰觸的接觸區之位置而如游標 尺(eln N〇niUS)般地來確定此種錯誤之對齊。 第6圖指出第2種實施形式。此處顯示電壓消除式可程 式化唯讀記憶體胞(EE - PROM - Ze 1 1 e ) 6的兩個一前一後的 電晶體(T r a n s 1 s t 〇 r e η )。依據先前之實施例而設置第2結 構5,其是閘極。所謂的"隱藏頻道"(Bur 1 ed Channe 1 )4 用來達成EE-PROM記憶胞中電晶體的一般功能。配置在虛 線位置上的隱藏頻道4用來達成電晶體的功能,因而須形 成頻道長度L。因爲生產時最小之不準確性而形成一個偏 移(eln Versatz)DL,其與原先預定的位置向左或向右偏 離。因而形成頻道的有效長度(e i n e e f f e c t i v e Kana 1 Unge )E = L + DL,或 E = L-DL。 這個頻道的有效長度E是可測量的且對各別的電晶體, 都可監測其頻道的有效長度。 以下說明前面所描述的單一型配置之工作方式。首次 啓用此配置時,位置測定器確定出第1結構4和第2結構5 之間的相對位置。位置測定器是透過電阻測量,抑或透 過各別接觸區的測定,還是透過頻道的有效長度來確定 出相對位置,這並不重要。被測定到的位置資料(die Lagemf or matron)只儲存在位置記憶器3中一次。 在操作此種單一型配置時,會檢查所儲存的位置資料是 否與實際現存的配置相一致。這點是以下述方式進行, 548606 五、發明説明(5 ) 即,每次重新啓動此單一型配置時,位置測定器2查出 第1結構4與第2結構5的相對位置,並將此相對位置與 儲存在位置記憶器中的位置資料相比較。若兩者相同,即 發出訊號S,其表示:使用者未操縱此配置。 另一種可能是,這兩個相對位置不相同,則發出另一 種訊號,表示此配置巳被操縱。另外値得注意的是可不 需位置記憶器3。在這種狀況下,首次啓用此單一型配 置時,即由另一部外接的機器來儲存各別之位置資料, 且只要重新啓動此配置時即須詢問此資料。 本發明還可變化出許多其他形式,這裡雖沒提出,仍 屬本發明的原理。由產品可證實,前面所描述的結構可 依照其所加入之各結構之大小而在微米至次微米之範圍 中提供此種位置測定時所需之準確性。 另外的可能性是組合多個結構,因此可裝置一個大範 圍游標尺與個精細游標尺。如此,去除一個結構時, 無法再仿製此單一型配置的確實位置。 符號之說明 1 構造 2 位置測定器 3 位置記憶器 4,5 結構 6 可程式化唯讀記憶胞 10 第一層 20 第二層 -7 -
Claims (1)
- 548606 i'、申請專利範圍 第90106945號「單一型配置」專利案 (9 1年1 2月修正) A申請專利範圍: 1. 一種單一型配置,其特徵爲具有:此構造(1 ),此構 造(1 )至少由相互對準的第1結構(4 )與第2結構(5 ) 組成;還具有一個位置測定器(2 )’用來測定第1結 構(4 )與第2結構(5 )之間的相對位置。 2. 如申請專利範圍第1項之單一型配置,其中設有一 個位置記憶器(3 ),其中存有第1結構(4 )與第2結 構(5 )之間的相對位置資料。 3. 如申請專利範圍第2項之單一型配置,其中該位置 測定器(2 ),具有一個比較器,比較器將位置記憶器 (3 )中儲存的資料與實際測到的相對位置作比較。 4. 如申請專利範圍第1至3項中任一項之單一型配置 ,其中第1結構與第2結構(4,5 )是導電性接觸區 且至少一部份互相重疊且相接觸。 5. 如申請專利範圍第4項之單一型配置,其中第1結 構(4 )的接觸區之面積小於第2結構(5 )的接觸區之 面積。 6. 如申請專利範圍第5項之單一型配置,其中相對位 置之資訊是由第1結構(4 )的接觸區的數目所決定, 這些第1結構(4 )是與第2結構(5 )的1個接觸區相 接觸。 548606六、申請專利範圍 7.如申請專利範圍第4項之單一型配置’其中第1結 構的多個接觸區排成一列,第1結構的多個接觸區 之間的間距是第1間距;第2結構的多個接觸區也 排成一列,其多個接觸區之間的間距是第2間距’ 第1間距不同於第2間距。 8·如申請專利範圍第1至3項中任一項之單一型配置 ’其中第 1結構(4)金氧半是電晶體^03-T r an s i s t 〇 r )之所謂”隱藏頻道”,而第2結構(5 )是 此金氧半電晶體的閘極。 9·如申請專利範圍第8項之單一型配置,其中此相對 位置資訊是一種由預定位置而偏離之偏差(DL)。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP00106475A EP1136960A1 (de) | 2000-03-24 | 2000-03-24 | Individualanordnung |
Publications (1)
Publication Number | Publication Date |
---|---|
TW548606B true TW548606B (en) | 2003-08-21 |
Family
ID=8168238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090106945A TW548606B (en) | 2000-03-24 | 2001-03-23 | Individual arrangement |
Country Status (6)
Country | Link |
---|---|
US (1) | US7017821B2 (zh) |
EP (1) | EP1136960A1 (zh) |
JP (1) | JP2004507879A (zh) |
CN (1) | CN1222914C (zh) |
TW (1) | TW548606B (zh) |
WO (1) | WO2001073702A1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7609829B2 (en) * | 2001-07-03 | 2009-10-27 | Apptera, Inc. | Multi-platform capable inference engine and universal grammar language adapter for intelligent voice application execution |
JP2005071102A (ja) * | 2003-08-25 | 2005-03-17 | Toshiba Corp | 無線通信機器及び無線通信方法 |
US7384804B2 (en) * | 2005-05-09 | 2008-06-10 | Sun Microsystems, Inc. | Method and apparatus for electronically aligning capacitively coupled mini-bars |
US8588681B2 (en) * | 2007-02-23 | 2013-11-19 | Nec Corporation | Semiconductor device performing signal transmission by using inductor coupling |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1986002047A1 (en) * | 1984-10-03 | 1986-04-10 | Kuhns Roger J | Curtailment of tampering |
US4943537A (en) * | 1988-06-23 | 1990-07-24 | Dallas Semiconductor Corporation | CMOS integrated circuit with reduced susceptibility to PMOS punchthrough |
AU634334B2 (en) * | 1990-01-23 | 1993-02-18 | Sumitomo Electric Industries, Ltd. | Packaging structure and method for packaging a semiconductor device |
US5827629A (en) * | 1995-05-11 | 1998-10-27 | Sumitomo Heavy Industries, Ltd. | Position detecting method with observation of position detecting marks |
GB2319644B (en) * | 1996-11-23 | 2000-01-12 | Central Research Lab Ltd | A record carrier |
DE19714519A1 (de) * | 1997-02-03 | 1998-08-06 | Giesecke & Devrient Gmbh | Wertdokument und Verfahren zu seiner Herstellung |
TW381057B (en) * | 1997-08-07 | 2000-02-01 | Hitachi Ltd | Semiconductor device |
US5916715A (en) * | 1997-09-08 | 1999-06-29 | Advanced Micro Devices, Inc. | Process of using electrical signals for determining lithographic misalignment of vias relative to electrically active elements |
US5898228A (en) * | 1997-10-03 | 1999-04-27 | Lsi Logic Corporation | On-chip misalignment indication |
JPH11328502A (ja) * | 1998-05-18 | 1999-11-30 | Ntt Data Corp | プリペイドカードシステム、記録装置、読書装置、発券機及び不正カード検出方法 |
US6068301A (en) * | 1998-05-26 | 2000-05-30 | Han; Wenyu | Method and apparatus for impeding the counterfeiting of cards, instruments and documents |
US6559531B1 (en) * | 1999-10-14 | 2003-05-06 | Sun Microsystems, Inc. | Face to face chips |
US6593168B1 (en) * | 2000-02-03 | 2003-07-15 | Advanced Micro Devices, Inc. | Method and apparatus for accurate alignment of integrated circuit in flip-chip configuration |
US6305095B1 (en) * | 2000-02-25 | 2001-10-23 | Xilinx, Inc. | Methods and circuits for mask-alignment detection |
US6812046B2 (en) * | 2002-07-29 | 2004-11-02 | Sun Microsystems Inc. | Method and apparatus for electronically aligning capacitively coupled chip pads |
-
2000
- 2000-03-24 EP EP00106475A patent/EP1136960A1/de not_active Withdrawn
-
2001
- 2001-02-22 JP JP2001571345A patent/JP2004507879A/ja not_active Withdrawn
- 2001-02-22 WO PCT/DE2001/000695 patent/WO2001073702A1/de active Application Filing
- 2001-02-22 CN CNB018069606A patent/CN1222914C/zh not_active Expired - Fee Related
- 2001-03-23 TW TW090106945A patent/TW548606B/zh not_active IP Right Cessation
-
2002
- 2002-09-24 US US10/253,176 patent/US7017821B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
CN1222914C (zh) | 2005-10-12 |
EP1136960A1 (de) | 2001-09-26 |
US7017821B2 (en) | 2006-03-28 |
US20030065473A1 (en) | 2003-04-03 |
JP2004507879A (ja) | 2004-03-11 |
WO2001073702A1 (de) | 2001-10-04 |
CN1425172A (zh) | 2003-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9846359B1 (en) | Diffraction-based overlay marks and methods of overlay measurement | |
TW548606B (en) | Individual arrangement | |
JP2007328289A (ja) | レチクル,半導体チップ,及び半導体装置の製造方法 | |
US7916295B2 (en) | Alignment mark and method of getting position reference for wafer | |
KR100347396B1 (ko) | 논리 셀 라이브러리 생성 장치와 논리 셀 라이브러리 생성방법 및 배선 레이아웃 장치와 배선 레이아웃 방법 | |
US11079337B1 (en) | Secure wafer inspection and identification | |
US9568842B2 (en) | Overlay operation method and overlay control method | |
TWI278909B (en) | In-line wafer surface mapping | |
KR20090098278A (ko) | 반도체 메모리 소자의 테스트 패턴 | |
JP4462037B2 (ja) | 半導体ウェハ間の共通欠陥判別方法 | |
CN105914172A (zh) | 一种基板刻蚀监测方法 | |
US20050212538A1 (en) | System and method for site-to-site yield comparison while testing integrated circuit dies | |
KR20030094454A (ko) | 반도체 소자의 얼라인 키 | |
JP4229110B2 (ja) | コンタクトの合わせズレ検出方法 | |
US10790200B2 (en) | Wafer measurement apparatus, wafer measurement system, and method of manufacturing semiconductor device using the same | |
KR100548717B1 (ko) | 캐패시터를 이용한 선폭변위 측정 방법 | |
CN113192931A (zh) | 残留多晶硅监测结构、结构版图、方法及半导体器件 | |
JP2007134499A (ja) | Mos形半導体素子の短絡ゲート位置の検知方法 | |
TWI237865B (en) | Test key for monitoring gate conductor to deep trench misalignment | |
KR100226469B1 (ko) | 미스얼라인 판독형 저항성버어니어 | |
KR100713911B1 (ko) | 적층 구조에서의 미스 얼라인 체크 방법 | |
KR100896850B1 (ko) | 오버레이 키 정렬방법 | |
KR20090077554A (ko) | 반도체 장치의 얼라인 키 및 얼라인먼트 측정방법 | |
TW508713B (en) | Two-dimensional critical dimension monitor pattern | |
US20140095097A1 (en) | System and method for determining line edge roughness |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |