JP2004507879A - 個別配置 - Google Patents
個別配置 Download PDFInfo
- Publication number
- JP2004507879A JP2004507879A JP2001571345A JP2001571345A JP2004507879A JP 2004507879 A JP2004507879 A JP 2004507879A JP 2001571345 A JP2001571345 A JP 2001571345A JP 2001571345 A JP2001571345 A JP 2001571345A JP 2004507879 A JP2004507879 A JP 2004507879A
- Authority
- JP
- Japan
- Prior art keywords
- contacts
- individual
- relative position
- arrangement
- individual arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
- G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
- B42D—BOOKS; BOOK COVERS; LOOSE LEAVES; PRINTED MATTER CHARACTERISED BY IDENTIFICATION OR SECURITY FEATURES; PRINTED MATTER OF SPECIAL FORMAT OR STYLE NOT OTHERWISE PROVIDED FOR; DEVICES FOR USE THEREWITH AND NOT OTHERWISE PROVIDED FOR; MOVABLE-STRIP WRITING OR READING APPARATUS
- B42D25/00—Information-bearing cards or sheet-like structures characterised by identification or security features; Manufacture thereof
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/086—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means by passive credit-cards adapted therefor, e.g. constructive particularities to avoid counterfeiting, e.g. by inclusion of a physical or chemical security-layer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
- B42D—BOOKS; BOOK COVERS; LOOSE LEAVES; PRINTED MATTER CHARACTERISED BY IDENTIFICATION OR SECURITY FEATURES; PRINTED MATTER OF SPECIAL FORMAT OR STYLE NOT OTHERWISE PROVIDED FOR; DEVICES FOR USE THEREWITH AND NOT OTHERWISE PROVIDED FOR; MOVABLE-STRIP WRITING OR READING APPARATUS
- B42D25/00—Information-bearing cards or sheet-like structures characterised by identification or security features; Manufacture thereof
- B42D25/40—Manufacture
- B42D25/405—Marking
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Semiconductor Memories (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
互いに位置合わせされた、少なくとも1つの構造および第2の構造を含む構造が提供される個別配置である。第2の構造に対する第1の構造の相対位置を検出する位置検出デバイスが提供され、構成において操作が行なわれたことを確認する。個別配置は、互いに位置合わせされた、少なくとも第1の構造と第2の構造とを含む構造、および第1の構造と第2の構造との間に相対位置を検出する、位置検出デバイスを有する。位置格納デバイスが提供され、位置格納デバイス内に、第1の構造と第2の構造との間の相対位置に関する情報が格納される。位置検出デバイスは、比較デバイスを有し、比較デバイスは、位置格納デバイス内に格納された情報を、検出された相対位置と比較する。第1の構造と第2の構造は、それぞれ、少なくとも部分的にオーバーラップして接触する導電性コンタクトである。第1の構造のコンタクトは、第2の構造のコンタクトよりも少ない面積を有する。
【選択図】図4
【選択図】図4
Description
【0001】
本発明は、請求項1による個別配置に関する。
【0002】
特に、電子支払トランザクション、電子認証等のために、より安全なコンポーネント、すなわち、操作されていないコンポーネントまたは操作不可能なコンポーネントを用いる必要性が益々高まっている。これは、例えば、パスワード、コードワード等を、コンポーネントに格納して保護することと理解され得る。しかしながら、コンポーネント上で行なわれる手順が操作されることも回避される必要がある。このような操作と取り組む試みにおいて、コンポーネントが損傷し、新しい保護されないコンポーネントと置き換えられるか、または操作された後、動作するように修復されることがよくある。この理由から、一方で、コンポーネントを個別化、すなわち、各コンポーネントが一意に定まることを保証し、他方、損傷を受けたコンポーネントが再び修復され得ることを回避することが必要である。このような損傷は、多くの場合、コンタクト、すなわちコンポーネントにおいてメタライゼーションレベルが除去され、コンポーネントにおいて、その下に位置する保護された情報に到達することである。
【0003】
従って、本発明の課題は、単純な手段を用いて個別性が保持され、損傷した場合、これらの手段が修復されない個別配置を提供することである。
【0004】
この課題は、本発明により、請求項1に記載される措置を用いて解決される。
【0005】
超小型電子コンポーネントの製作において最高の精度であっても、予定された位置決めからの偏差は常に生じ、このような偏差は、通常、ランダムであることで、位置検出デバイスを用いて、第2の構造に対する第1の構造の相対的位置を決定することによって個別性が確認され得る。コンポーネントを検査するために、第1の構造または第2の構造、あるいはこれらの両方が除去されなければならないことで、次に同じ個別性を製作することはもはや不可能である。
【0006】
本発明のさらなる有利な実施形態は、従属請求項に記載される。位置格納デバイスが個別配置において提供されることによって、個別配置上で、格納された位置情報と、実際に検出された位置情報との比較を用いて、配置に関する操作が行なわれたかどうかが確認され得る。第1の構造および第2の構造として金属コンタクトが提供されることによって、コンポーネント上のメタライゼーション層の除去、または重なり合って位置する2つのコンポーネントの分離も確認することが可能である。
【0007】
以下において、本発明は、図面を参照し、実施例を用いて詳細に説明される。
【0008】
図1による第1の実施例において、例えば、図2〜図6に示されるように、第1の構造4および第2の構造5が提供される構成が提供される。位置検出デバイス2を用いて、位置情報、すなわち、第1の構造4と第2の構造5との間の相対位置が検出可能である。位置格納デバイス3において、位置情報が格納され、位置検出デバイスは、詳細に図示されていない比較デバイスを用いて、格納された位置情報を、構成1における実際に存在する位置情報と比較し得、対応する信号Sを出力し得る。
【0009】
図2において、金属コンタクト4が備えられた第1の層10が提供される。さらに金属コンタクトが提供された第2の層20が、この第1の層と境界を接する。2つのコンタクトは境界層において互いに付着し合う。これは、2つのメタライゼーションレベルであり得るか、互いに面を載せ合っている2つのコンポーネントのコンタクト面でもあり得る。
【0010】
位置検出デバイス2は、次に、抵抗測定を介して、オーバーラッピングの程度、従って、配置についての位置情報を確認することができる。図2による配置が平面図で示されている、図3から読み取れ得るように、これは、2方向へのずれ、すなわち、第1のずれV1および第2のずれV2であり得る。
【0011】
このような配置の場合、正直なところ、抵抗測定を用いて位置情報を推測することは困難である。このために、いわゆる4点測定を行なうことが必要であろう。
【0012】
図4による配置を用いて、位置情報の獲得は比較的容易になされる。ここで、面積が比較的大きい第2のコンタクト5と接触する、複数の第1のコンタクト4が提供される。第2のコンタクト5と接触する第1のコンタクト4を決定することによって、位置情報が得られ得る。
【0013】
原理から類似であるのは、図5による構成を有する位置情報の獲得である。ここでは、第1のコンタクト4の大きさが、第2のコンタクト5の大きさと類似して構成されている。しかしながら、第1のコンタクト4の間隔と第2のコンタクト5の間隔には異なった距離が提供される。従って、第2の層20に対する第1の層10のずれが生じた場合、これらのずれは、接触しているコンタクトを特定することによって、スケール(Nonius)と同じように確認され得ることが明らかである。
【0014】
図6において、第2の実施例が図示される。ここで、例として、EEPROMセル6の、2つの連続して位置するトランジスタが図示される。前の実施例に対応して、ここで、ゲートを示す第2の構造5が提供される。EEPROMセルにおけるトランジスタの周知の機能には、いわゆる「埋め込みチャンネル」4が提供される。トランジスタの機能モードのために、埋め込みチャンネル4は、点線の位置に配置され、従って、チャンネル長Lが形成される。製作において不正確さを最小にすることによって、その所定の位置から左または右へオフセットDLが生じる。従って、E=L+DLまたはE=LDLを有する有効なチャンネル長Eが生じる。
【0015】
有効なチャンネル長Eは測定可能であり、個々のトランジスタごとにモニタリングされ得る。
【0016】
以下において、上述の個別構成の動作モードについて説明される。配置が初めて作動する際に、位置検出デバイスは、第1の構造4と第2の構造5との間の相対位置を確認する。これが抵抗測定か、個々のコンタクトの検出か、または有効なチャンネル長の決定かは重要ではない。従って、検出された位置情報は、位置格納デバイス3において1回だけ格納される。個別配置の動作において、格納された情報は、実際に存在する配置と一致しているかどうか点検される。これは、個別配置の各新規作動の際に第1の構造4と、第2の構造5との間の相対位置が検出され、この相対位置と、位置格納デバイスに格納された位置情報とが比較される。両方が一致した場合、例えば、配置において操作が存在しなかったことを示す信号Sが発信されることが提供され得る。あるいは、一致が存在しない場合、配置における操作を示す信号が発信されることが提供され得る。
【0017】
さらに、位置格納デバイス3を用いないことが考えられ得る。このような場合、個別配置の初めて作動する際に、個々の位置情報は外部装置によって格納され、配置が新たに動作されるとすぐに、これらの情報が呼出される。
【0018】
本明細書中に示されないが、本発明の趣旨に相当する、複数のさらなる実施形態が考えられ得ることが容易に理解され得る。記載された構造は、関連する構造の広がりに応じて、μmからサブμmの範囲の位置を検出するための精度を提供することが明らかである。
【0019】
複数の構造を組合せること、例えば、粗いスケールおよび細かいスケールが提供されることも可能である。構造を除去する際に、正確な位置を再び模造することは不可能である。
【図面の簡単な説明】
【図1】図1は、本発明による、個別配置のブロック図である。
【図2】図2は、本発明による、個別配置の第1の構造4および第2の構造5の断面図である。
【図3】図3は、図2による配置を平面図で示す。
【図4】図4は、本発明による、個別配置の第1の構造4および第2の構造5の第2の実施形態を示す。
【図5】図5は、本発明による、個別配置の第1の構造4および第2の構造5の配置の、もう1つのさらなる実施形態である。
【図6】図6は、本発明による個別配置の第2の実施例である。
本発明は、請求項1による個別配置に関する。
【0002】
特に、電子支払トランザクション、電子認証等のために、より安全なコンポーネント、すなわち、操作されていないコンポーネントまたは操作不可能なコンポーネントを用いる必要性が益々高まっている。これは、例えば、パスワード、コードワード等を、コンポーネントに格納して保護することと理解され得る。しかしながら、コンポーネント上で行なわれる手順が操作されることも回避される必要がある。このような操作と取り組む試みにおいて、コンポーネントが損傷し、新しい保護されないコンポーネントと置き換えられるか、または操作された後、動作するように修復されることがよくある。この理由から、一方で、コンポーネントを個別化、すなわち、各コンポーネントが一意に定まることを保証し、他方、損傷を受けたコンポーネントが再び修復され得ることを回避することが必要である。このような損傷は、多くの場合、コンタクト、すなわちコンポーネントにおいてメタライゼーションレベルが除去され、コンポーネントにおいて、その下に位置する保護された情報に到達することである。
【0003】
従って、本発明の課題は、単純な手段を用いて個別性が保持され、損傷した場合、これらの手段が修復されない個別配置を提供することである。
【0004】
この課題は、本発明により、請求項1に記載される措置を用いて解決される。
【0005】
超小型電子コンポーネントの製作において最高の精度であっても、予定された位置決めからの偏差は常に生じ、このような偏差は、通常、ランダムであることで、位置検出デバイスを用いて、第2の構造に対する第1の構造の相対的位置を決定することによって個別性が確認され得る。コンポーネントを検査するために、第1の構造または第2の構造、あるいはこれらの両方が除去されなければならないことで、次に同じ個別性を製作することはもはや不可能である。
【0006】
本発明のさらなる有利な実施形態は、従属請求項に記載される。位置格納デバイスが個別配置において提供されることによって、個別配置上で、格納された位置情報と、実際に検出された位置情報との比較を用いて、配置に関する操作が行なわれたかどうかが確認され得る。第1の構造および第2の構造として金属コンタクトが提供されることによって、コンポーネント上のメタライゼーション層の除去、または重なり合って位置する2つのコンポーネントの分離も確認することが可能である。
【0007】
以下において、本発明は、図面を参照し、実施例を用いて詳細に説明される。
【0008】
図1による第1の実施例において、例えば、図2〜図6に示されるように、第1の構造4および第2の構造5が提供される構成が提供される。位置検出デバイス2を用いて、位置情報、すなわち、第1の構造4と第2の構造5との間の相対位置が検出可能である。位置格納デバイス3において、位置情報が格納され、位置検出デバイスは、詳細に図示されていない比較デバイスを用いて、格納された位置情報を、構成1における実際に存在する位置情報と比較し得、対応する信号Sを出力し得る。
【0009】
図2において、金属コンタクト4が備えられた第1の層10が提供される。さらに金属コンタクトが提供された第2の層20が、この第1の層と境界を接する。2つのコンタクトは境界層において互いに付着し合う。これは、2つのメタライゼーションレベルであり得るか、互いに面を載せ合っている2つのコンポーネントのコンタクト面でもあり得る。
【0010】
位置検出デバイス2は、次に、抵抗測定を介して、オーバーラッピングの程度、従って、配置についての位置情報を確認することができる。図2による配置が平面図で示されている、図3から読み取れ得るように、これは、2方向へのずれ、すなわち、第1のずれV1および第2のずれV2であり得る。
【0011】
このような配置の場合、正直なところ、抵抗測定を用いて位置情報を推測することは困難である。このために、いわゆる4点測定を行なうことが必要であろう。
【0012】
図4による配置を用いて、位置情報の獲得は比較的容易になされる。ここで、面積が比較的大きい第2のコンタクト5と接触する、複数の第1のコンタクト4が提供される。第2のコンタクト5と接触する第1のコンタクト4を決定することによって、位置情報が得られ得る。
【0013】
原理から類似であるのは、図5による構成を有する位置情報の獲得である。ここでは、第1のコンタクト4の大きさが、第2のコンタクト5の大きさと類似して構成されている。しかしながら、第1のコンタクト4の間隔と第2のコンタクト5の間隔には異なった距離が提供される。従って、第2の層20に対する第1の層10のずれが生じた場合、これらのずれは、接触しているコンタクトを特定することによって、スケール(Nonius)と同じように確認され得ることが明らかである。
【0014】
図6において、第2の実施例が図示される。ここで、例として、EEPROMセル6の、2つの連続して位置するトランジスタが図示される。前の実施例に対応して、ここで、ゲートを示す第2の構造5が提供される。EEPROMセルにおけるトランジスタの周知の機能には、いわゆる「埋め込みチャンネル」4が提供される。トランジスタの機能モードのために、埋め込みチャンネル4は、点線の位置に配置され、従って、チャンネル長Lが形成される。製作において不正確さを最小にすることによって、その所定の位置から左または右へオフセットDLが生じる。従って、E=L+DLまたはE=LDLを有する有効なチャンネル長Eが生じる。
【0015】
有効なチャンネル長Eは測定可能であり、個々のトランジスタごとにモニタリングされ得る。
【0016】
以下において、上述の個別構成の動作モードについて説明される。配置が初めて作動する際に、位置検出デバイスは、第1の構造4と第2の構造5との間の相対位置を確認する。これが抵抗測定か、個々のコンタクトの検出か、または有効なチャンネル長の決定かは重要ではない。従って、検出された位置情報は、位置格納デバイス3において1回だけ格納される。個別配置の動作において、格納された情報は、実際に存在する配置と一致しているかどうか点検される。これは、個別配置の各新規作動の際に第1の構造4と、第2の構造5との間の相対位置が検出され、この相対位置と、位置格納デバイスに格納された位置情報とが比較される。両方が一致した場合、例えば、配置において操作が存在しなかったことを示す信号Sが発信されることが提供され得る。あるいは、一致が存在しない場合、配置における操作を示す信号が発信されることが提供され得る。
【0017】
さらに、位置格納デバイス3を用いないことが考えられ得る。このような場合、個別配置の初めて作動する際に、個々の位置情報は外部装置によって格納され、配置が新たに動作されるとすぐに、これらの情報が呼出される。
【0018】
本明細書中に示されないが、本発明の趣旨に相当する、複数のさらなる実施形態が考えられ得ることが容易に理解され得る。記載された構造は、関連する構造の広がりに応じて、μmからサブμmの範囲の位置を検出するための精度を提供することが明らかである。
【0019】
複数の構造を組合せること、例えば、粗いスケールおよび細かいスケールが提供されることも可能である。構造を除去する際に、正確な位置を再び模造することは不可能である。
【図面の簡単な説明】
【図1】図1は、本発明による、個別配置のブロック図である。
【図2】図2は、本発明による、個別配置の第1の構造4および第2の構造5の断面図である。
【図3】図3は、図2による配置を平面図で示す。
【図4】図4は、本発明による、個別配置の第1の構造4および第2の構造5の第2の実施形態を示す。
【図5】図5は、本発明による、個別配置の第1の構造4および第2の構造5の配置の、もう1つのさらなる実施形態である。
【図6】図6は、本発明による個別配置の第2の実施例である。
Claims (9)
- 個別配置であって、互いに位置合わせされた、少なくとも第1の構造(4)と第2の構造(5)とを含む構造(1)、および該第1の構造(4)と該第2の構造(5)との間に相対位置を検出する、位置検出デバイス(2)を有する個別配置。
- 位置格納デバイス(3)が提供され、該位置格納デバイス内に、前記第1の構造(4)と前記第2の構造(5)との間の相対位置に関する情報が格納される、請求項1に記載の個別配置。
- 位置検出デバイス(2)は、比較デバイスを有し、該比較デバイスは、前記位置格納デバイス(3)内に格納された情報を、検出された前記相対位置と比較する、請求項2に記載の個別配置。
- 前記第1の構造(4)と前記第2の構造(5)は、それぞれ、少なくとも部分的にオーバーラップして接触する導電性コンタクトである、請求項1〜3の1つに記載の個別配置。
- 前記第1の構造(4)のコンタクトは、前記第2の構造(5)のコンタクトよりも少ない面積を有する、請求項1〜4の1つに記載の個別配置。
- 相対位置情報は、前記第1の構造(4)のコンタクトの数によって決定され、該第1の構造のコンタクトは、前記第2の構造(5)のコンタクトに接触する、請求項5に記載の個別配置。
- 前記第1の構造のコンタクトは、一列で位置し、第1の距離で互いに間隔を置き、前記第2の構造のコンタクトは、一列で位置し、第2の距離で互いに間隔を置き、該第1の距離と該第2の距離は異なる、請求項1〜4の1つに記載の個別配置。
- 前記第1の構造(4)は、MOSトランジスタのいわゆる「埋め込みチャンネル」であり、前記第2の構造(5)は、該MOSトランジスタのゲートである、請求項1〜3の1つに記載の個別配置。
- 相対位置情報は、所定の位置からの偏差(DL)である、請求項8に記載の個別配置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP00106475A EP1136960A1 (de) | 2000-03-24 | 2000-03-24 | Individualanordnung |
PCT/DE2001/000695 WO2001073702A1 (de) | 2000-03-24 | 2001-02-22 | Individualanordnung |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004507879A true JP2004507879A (ja) | 2004-03-11 |
Family
ID=8168238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001571345A Withdrawn JP2004507879A (ja) | 2000-03-24 | 2001-02-22 | 個別配置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7017821B2 (ja) |
EP (1) | EP1136960A1 (ja) |
JP (1) | JP2004507879A (ja) |
CN (1) | CN1222914C (ja) |
TW (1) | TW548606B (ja) |
WO (1) | WO2001073702A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7609829B2 (en) * | 2001-07-03 | 2009-10-27 | Apptera, Inc. | Multi-platform capable inference engine and universal grammar language adapter for intelligent voice application execution |
JP2005071102A (ja) * | 2003-08-25 | 2005-03-17 | Toshiba Corp | 無線通信機器及び無線通信方法 |
US7384804B2 (en) * | 2005-05-09 | 2008-06-10 | Sun Microsystems, Inc. | Method and apparatus for electronically aligning capacitively coupled mini-bars |
JP5229213B2 (ja) * | 2007-02-23 | 2013-07-03 | 日本電気株式会社 | インダクタ結合を用いて信号伝送を行う半導体装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1986002047A1 (en) * | 1984-10-03 | 1986-04-10 | Kuhns Roger J | Curtailment of tampering |
US4943537A (en) * | 1988-06-23 | 1990-07-24 | Dallas Semiconductor Corporation | CMOS integrated circuit with reduced susceptibility to PMOS punchthrough |
CA2034702A1 (en) * | 1990-01-23 | 1991-07-24 | Masanori Nishiguchi | Method for packaging semiconductor device |
US5827629A (en) * | 1995-05-11 | 1998-10-27 | Sumitomo Heavy Industries, Ltd. | Position detecting method with observation of position detecting marks |
GB2319644B (en) * | 1996-11-23 | 2000-01-12 | Central Research Lab Ltd | A record carrier |
DE19714519A1 (de) * | 1997-02-03 | 1998-08-06 | Giesecke & Devrient Gmbh | Wertdokument und Verfahren zu seiner Herstellung |
TW381057B (en) * | 1997-08-07 | 2000-02-01 | Hitachi Ltd | Semiconductor device |
US5916715A (en) * | 1997-09-08 | 1999-06-29 | Advanced Micro Devices, Inc. | Process of using electrical signals for determining lithographic misalignment of vias relative to electrically active elements |
US5898228A (en) * | 1997-10-03 | 1999-04-27 | Lsi Logic Corporation | On-chip misalignment indication |
JPH11328502A (ja) * | 1998-05-18 | 1999-11-30 | Ntt Data Corp | プリペイドカードシステム、記録装置、読書装置、発券機及び不正カード検出方法 |
US6068301A (en) * | 1998-05-26 | 2000-05-30 | Han; Wenyu | Method and apparatus for impeding the counterfeiting of cards, instruments and documents |
US6559531B1 (en) * | 1999-10-14 | 2003-05-06 | Sun Microsystems, Inc. | Face to face chips |
US6593168B1 (en) * | 2000-02-03 | 2003-07-15 | Advanced Micro Devices, Inc. | Method and apparatus for accurate alignment of integrated circuit in flip-chip configuration |
US6305095B1 (en) * | 2000-02-25 | 2001-10-23 | Xilinx, Inc. | Methods and circuits for mask-alignment detection |
US6812046B2 (en) * | 2002-07-29 | 2004-11-02 | Sun Microsystems Inc. | Method and apparatus for electronically aligning capacitively coupled chip pads |
-
2000
- 2000-03-24 EP EP00106475A patent/EP1136960A1/de not_active Withdrawn
-
2001
- 2001-02-22 CN CNB018069606A patent/CN1222914C/zh not_active Expired - Fee Related
- 2001-02-22 WO PCT/DE2001/000695 patent/WO2001073702A1/de active Application Filing
- 2001-02-22 JP JP2001571345A patent/JP2004507879A/ja not_active Withdrawn
- 2001-03-23 TW TW090106945A patent/TW548606B/zh not_active IP Right Cessation
-
2002
- 2002-09-24 US US10/253,176 patent/US7017821B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
CN1222914C (zh) | 2005-10-12 |
CN1425172A (zh) | 2003-06-18 |
US7017821B2 (en) | 2006-03-28 |
WO2001073702A1 (de) | 2001-10-04 |
TW548606B (en) | 2003-08-21 |
EP1136960A1 (de) | 2001-09-26 |
US20030065473A1 (en) | 2003-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100515555B1 (ko) | 분석으로부터 보호되는 집적 회로 장치 및 그 회로 장치의제조 방법 | |
TW200703541A (en) | Substrate positioning device and method, and program | |
CN101459095B (zh) | 晶圆在线检测方法及在线检测装置 | |
US20080188017A1 (en) | Method of sorting dies using discrimination region | |
US5721619A (en) | Misregistration detecting marks for pattern formed on semiconductor substrate | |
JP2004507879A (ja) | 個別配置 | |
US20060128041A1 (en) | Misalignment test structure and method thereof | |
US11079337B1 (en) | Secure wafer inspection and identification | |
US10522511B2 (en) | Semiconductor packages having indication patterns | |
JP5056623B2 (ja) | 非接触入力装置 | |
US9568842B2 (en) | Overlay operation method and overlay control method | |
US10312196B2 (en) | Semiconductor packages including indicators for evaluating a distance and methods of calculating the distance | |
US10483214B2 (en) | Overlay structures | |
JP2009251455A (ja) | アライメントマーク及びアライメント方法 | |
JP2607280B2 (ja) | プロービング方法 | |
KR100727490B1 (ko) | 본딩 영역과 프로빙 영역을 구분하기 위한 식별표시가구비된 반도체 장치 및 그 제조방법 | |
KR20150091498A (ko) | 자동차에 의해 주행되어 자동차에 표시되는 총 거리를 확인하는 방법 | |
KR20010081248A (ko) | 다층의 얼라인 키와 그것을 이용한 얼라인 방법 | |
JP3327279B2 (ja) | 半導体装置及びその製造方法 | |
CN104143354B (zh) | 存储器设备 | |
JPS63128636A (ja) | 半導体集積回路装置 | |
JP4229110B2 (ja) | コンタクトの合わせズレ検出方法 | |
KR100795665B1 (ko) | 반도체 장치 검사 방법 | |
KR100548717B1 (ko) | 캐패시터를 이용한 선폭변위 측정 방법 | |
US20060103034A1 (en) | Overlay mark for a non-critical layer of critical dimensions |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040527 |