KR100548717B1 - 캐패시터를 이용한 선폭변위 측정 방법 - Google Patents

Abstract

본 발명은 캐패시턴스를 이용하여 고집적 반도체 소자의 미세 선폭을 정밀하고 신속하게 측정하는 방법에 관한 것이다.

본 발명의 캐패시터를 이용한 선폭변위 측정 방법은 트랜지스터의 게이트 선폭 측정방법에 있어서, 길이가 L, 폭이 w×n인 레퍼런스 트랜지스터 활성영역을 식

에 따라 캐패시턴스를 측정하는 단계; 길이가 L, 선폭이 w인 n개의 게이트와 캐패시터의 활성영역이 교차된 면적의 캐패시턴스를 측정하는 단계; 및 상기에서 측정된 두 개의 캐패시턴스의 변화의 차이를 이용하여 선폭의 변위를 계산하는 단계를 포함하여 이루어짐에 기술적 특징이 있다.

따라서, 본 발명의 캐패시터를 이용한 선폭변위 측정 방법은 반도체 제조 공정에서의 부족한 마진으로부터 오는 선폭의 변화를 캐패시터를 이용한 전기적인 방법으로 정확하게 선폭을 측정함으로써 기존의 SEM 등을 이용한 물리적 측정방법에 존재하는 측정의 오차와 측정방법의 불편함을 동시에 해결할 수 있는 효과가 있다.

CD변위, 선폭측정, 캐패시터, 게이트 선폭

Description

캐패시터를 이용한 선폭변위 측정 방법{Method for measuring critical dimension variation by using capacitor}

도 1a와 도 1b는 종래 SEM을 이용한 게이트 선폭측정을 위한 실시예로서 도 1a는 트랜지스터의 게이트를 식각한 실물도이고, 도 1b는 도1a의 게이트 형상을 도식화한 도식도.

도 2a와 도 2b는 본 발명에 의한 선폭측정의 레퍼런스 캐패시턴스 측정 방법을 도시한 평면도와 단면도.

도 3은 본 발명에 의한 선폭측정 방법을 나타낸 도식도.

본 발명은 캐패시터를 이용한 선폭변위 측정 방법에 관한 것으로, 보다 자세하게는 CD(Critical Dimension, 이하 CD라 함)의 변화를 트랜지스터의 캐패시턴스값의 변화를 통하여 전기적으로 측정하는 방법에 관한 것이다.

반도체 소자의 CD를 측정하는 방법으로는 측정하고자 하는 부위를 패터닝, 포토리소그라피 또는 식각한 후에 주사전자현미경 (SEM:Scanning Electron Microscope, 이하 SEM이라 함)을 이용한 영상신호를 분석함으로써 어느 한 선폭 또는 선폭간의 간격을 측정하는 방법이 가장 많이 이용되고 있다. 특히, CD-SEM은 반도체 소자의 미세한 부분이나 CD의 측정을 위한 시스템으로서, 반도체 제조시 자동화된 방법으로 작업자의 도움 없이 CD 등의 미세 구조를 측정한 후 측정 값이 규정된 범위를 벗어났을 때 공정 엔지니어들에게 알려주는 단계까지 향상된 시스템을 제공하고 있다.

그러나 상기와 같이 종래의 SEM을 이용한 CD의 측정방법은 포토리소그라피 또는 식각 후에 생기는 패턴의 거칠기(roughness) 때문에 정확한 CD의 값을 측정할 수 없고, 또한 CD-SEM 장비도 반도체 소자가 점점 고집적화됨에 따라 서브마이크론(sub-micron) 이하로 형성된 고집적 소자의 CD를 측정하는 데에 무리가 있으며, 측정속도가 느리고 측정의 신속화를 위한 자동화가 불가능한 문제점이 있다. 도 1a와 도 1b는 이러한 SEM을 이용한 선폭 측정을 위하여 측정하고자 하는 CD의 실시예를 나타낸 것으로서, 도 1a는 실제 트랜지스터 게이트를 식각한 SEM 사진실물도이고, 도 1b는 도 1a를 도식화한 것이다. 즉, 도 1a를 보면 패턴 표면이 거칠어서 측정할 때마다 측정값이 달라지게 됨을 알 수 있고, 도 1a를 도식화한 도 1b에서 1 지점과 2 지점에서의 CD값이 다르게 읽혀지게 된다.

이에 따라 한국공개특허 제2001-0092085호, 한국공개특허 제2003-0006722호에서는 CD 측정을 위한 SEM 장비 시스템의 측정오차방지 및 측정의 효율성을 도모하기 위한 장치 및 방법을 제시하였고, 한국등록특허 제10-0252761호에서는 SEM을 이용한 CD 측정의 단점을 개선하기 위하여 저항측정을 이용하여 모스트랜지스터의 게이트 선폭을 측정하는 방법을 개시하고 있다. 그러나, 상기와 같은 CD 측정방법 역시 SEM 장비의 분해능, 측정값의 정확성 및 측정편리성 등에 있어서 한계가 있다.

따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 트랜지스터의 캐패시터를 이용하여 캐패시턴스값의 변화량으로 CD의 변화를 측정함으로써 종래 CD 측정값의 오차를 줄이고, CD 측정시의 신뢰도와 신속성을 향상시킬 수 있는 선폭측정방법을 제공함에 본 발명의 목적이 있다.

본 발명의 상기 목적은 트랜지스터의 게이트 선폭 측정방법에 있어서, 길이가 L, 폭이 w×n인 레퍼런스 트랜지스터 활성영역을 식

에 따라 캐패시턴스를 측정하는 단계; 길이가 L, 선폭이 w인 n개의 게이트와 캐패시터의 활성영역이 교차된 면적의 캐패시턴스를 측정하는 단계; 및 상기에서 측정된 두 개의 캐패시턴스의 변화값의 차이를 이용하여 선폭의 변위를 계산하는 단계를 포함하여 이루어진 캐패시터를 이용한 선폭변위 측정 방법에 의해 달성된다.

본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.

먼저, 도 2a는 본 발명에 의한 선폭측정의 레퍼런스 캐패시턴스 측정 방법을 도시한 평면도이고, 도 2b는 도 2a의 단면도이다.

CD의 변화를 트랜지스터의 캐패시턴스값의 변화를 통하여 측정할 수 있는 원리는 다음과 같다. 트랜지스터의 캐패시턴스는 트랜지스터를 형성하는 활성영역과 게이트 영역이 교차되는 부분에 의해서 결정된다. 이 중 게이트의 선폭의 변화가 트랜지스터를 형성하는 영역에 관련되어 있으므로 이 때 캐패시턴스 값이 선폭의 변화로 변하게 되는 것이다. 또한 캐패시턴스값이 펨토미터(femto : 10^-15m)까지 측정이 가능하기 때문에 CD의 변화에 민감하게 대응하여 값을 읽을 수 있게 되며, 정확한 CD 변화값을 알아낼 수 있게 된다.

이러한 캐패시턴스는 다음의 수학식 1에 따라서 결정된다.

,

여기에서 d는 캐패시터의 양 플레이트(plate)간의 거리를 나타내고, A는 캐패시터를 이루는 두 플레이트간의 공통면적, ε₀는 매질의 유전율(permittivity)을 나타낸다. 수학식 1에 의하면 동일한 조건일 경우 A의 면적이 같다면 그 패턴의 캐패시턴스는 같게 된다. 즉 패턴이 다르더라도 캐패시터를 이루는 면적이 동일하다 면 캐패시턴스 역시 동일하게 된다.

따라서, 측정하고자 하는 CD의 면적을 먼저 산출하여 레퍼런스(reference) 캐패시턴스를 산출하여야 하는데, 도 2a에 레퍼런스 트랜지스터 활성영역 캐패시턴스를 측정하는 방법이 도시되어 있다. 즉 게이트(22)와 활성영역(23)이 교차된 부분(21)이 캐패시터를 이루어 길이 L, 폭 w×n의 레퍼런스가 되는 것을 도시한 것으로, 도 2b의 단면도를 참조하면 좀더 명확하게 이해할 수 있다.

다음, 도 3은 본 발명에 의한 선폭측정 방법을 나타낸 도식도로서, 트랜지스터의 활성영역(31)과 게이트(32)의 교차된 부분(31)의 전체 면적은 길이(L)와 폭(w), 게이트의 개수(n)를 고려하여 도 2a에 나타낸 레퍼런스의 면적(L×w×n)과 동일하도록 설정되어 캐패시턴스를 측정한다.

이렇게 측정된 레퍼런스와 측정부위의 캐패시턴스는 면적이 동일하다고 가정되었기 때문에 그 값도 동일해야 하지만, 측정된 게이트의 선폭이 변화함에 따라 감소 또는 증가되는 캐패시턴스값의 차이를 계산하여 전체 CD 변위를 구할 수 있다.

실시예를 통하여 본 발명의 CD 변위 측정방법을 설명하면 다음과 같다.

면적이 15000㎛²인 캐패시터의 캐패시턴스는 수학식 1에 의해 150pF(pico Farad : 10^-12F)이 된다. 이를 레퍼런스로 하면 길이(L)가 1000㎛이고 폭이 0.15㎛(w)인 게이트가 100개(n)가 있을 때 전체 면적은 15000㎡이므로 레퍼런스의 면적과 같게 되어 레퍼런스의 캐패시터의 값이 서로 같게 된다. 이러한 패턴에서 한 개의 0.15㎛ 라인이 양쪽으로 전부 0.01㎛ 정도 변했다고 하면 변한 만큼의 면적은 0.01㎛×1000㎛×100(개)가 되어 1000㎛²이 되고, 이 면적에 해당하는 캐패시턴스는 10pF정도가 된다. 즉 원래의 0.15㎛ 라인의 캐패시턴스 값이 레퍼런스 대비 10pF 정도 작아졌다면 선폭이 약 0.01㎛ 정도 작아진 경우가 되며, 반대로 캐패시턴스의 값이 10pF 커진 경우라면 0.01㎛가 커진 경우가 된다. 그리고, 선폭의 변화를 10pF 이하로 확인되도록 설계하면 캐패시턴스를 측정하는 장비한계상 마진이 없으므로 캐패시턴스가 적어도 10pF 이상 나올 수 있도록 패턴을 고안해야 한다.

또한 패턴의 선폭은 패턴간의 거리에도 연관이 있으므로 선폭간의 거리(d)도 구할 수 있다. 즉, 선폭 대비 선폭간의 거리인 듀티-율(duty-ratio) 별로 패턴을 그려서 선폭을 확인할 수 있다. 상기 실시예의 경우를 보면 게이트가 0.15㎛ 라인인 경우 듀티-율이 1:2라면, 0.15㎛ 라인과 0.30㎛ 선폭거리를 가지는 패턴이 된다. 이때 듀티-율은 1:1부터 1:7까지로 0.5배 스텝으로 배열하면 패턴별, 듀티-율 별로 선폭을 전기적으로 확인할 수 있다. 이때 패턴의 선폭간의 거리값을 조정하여 그릴 때는 도 3의 활성영역의 폭(34)에도 변화를 주어 캐패시터가 이루어지도록 패턴을 그려야 정확한 선폭을 확인할 수 있다.

상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.

따라서, 본 발명의 캐패시터를 이용한 선폭변위 측정 방법은 반도체 제조 공정에서의 부족한 마진으로부터 오는 선폭의 변화를 캐패시터를 이용한 전기적인 방법으로 정확하게 선폭을 측정함으로써 기존의 SEM 등을 이용한 물리적 측정방법에 존재하는 측정의 오차와 측정방법의 불편함을 동시에 해결할 수 있는 효과가 있다.

Claims (3)

1. 트랜지스터의 게이트 선폭 측정방법에 있어서,

   길이가 L, 폭이 w×n인 레퍼런스 트랜지스터 활성영역을 식

   

   에 따라 캐패시턴스를 측정하는 단계;

   길이가 L, 선폭이 w인 n개의 게이트와 캐패시터의 활성영역이 교차된 면적의 캐패시턴스를 측정하는 단계; 및

   상기에서 측정된 두 개의 캐패시턴스의 변화값의 차이를 이용하여 선폭의 변위를 계산하는 단계

   를 포함하여 이루어짐을 특징으로 하는 캐패시터를 이용한 선폭변위 측정 방법.
2. 제 1항에 있어서,

   상기 두 개의 캐패시턴스 변화값의 차이를 이용하여 선폭의 변위를 계산하는 단계는 캐패시턴스의 변화값을 면적(A=L×w×n)의 변화로 계산하여 선폭 w를 계산함을 특징으로 하는 캐패시터를 이용한 선폭변위 측정 방법.
3. 제 1항에 있어서,

   상기 두 개의 캐패시턴스 변화값의 차이를 이용하여 선폭의 변위를 계산하는 단계는 선폭 대비 선폭간의 거리값을 이용하여 선폭 사이의 거리값을 측정함을 특징으로 하는 캐패시터를 이용한 선폭변위 측정 방법.

Images