JP3111996B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3111996B2 JP3111996B2 JP10247754A JP24775498A JP3111996B2 JP 3111996 B2 JP3111996 B2 JP 3111996B2 JP 10247754 A JP10247754 A JP 10247754A JP 24775498 A JP24775498 A JP 24775498A JP 3111996 B2 JP3111996 B2 JP 3111996B2
- Authority
- JP
- Japan
- Prior art keywords
- scale
- pattern
- vernier
- main
- main scale
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、主尺のパターンの目盛りと目盛りの
間に深い溝を形成するか、又は、主尺の目盛りを深い溝
で形成し、主尺のパターン上に副尺を形成することによ
り、重ね合わせ誤差を正確にかつ容易に読み取ることが
できるようにした半導体装置の製造方法に関する。
方法に関し、特に、主尺のパターンの目盛りと目盛りの
間に深い溝を形成するか、又は、主尺の目盛りを深い溝
で形成し、主尺のパターン上に副尺を形成することによ
り、重ね合わせ誤差を正確にかつ容易に読み取ることが
できるようにした半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来より、半導体装置の製造プロセスで
は、リソグラフィ工程間の重ね合わせ誤差を小さくする
ことが重要な要素の一つとなっている。この目的のため
に、通常、ノギスと呼ばれるパターンを用いて、下地と
その上にリソグラフィ工程によって形成されるレジスト
パターンとの間の重ね合わせ誤差を測定するという手法
が採用されている。
は、リソグラフィ工程間の重ね合わせ誤差を小さくする
ことが重要な要素の一つとなっている。この目的のため
に、通常、ノギスと呼ばれるパターンを用いて、下地と
その上にリソグラフィ工程によって形成されるレジスト
パターンとの間の重ね合わせ誤差を測定するという手法
が採用されている。
【０００３】従来より用いられているパターンを、図３
（ａ）及び図３（ｂ）を参照して説明する。図３（ａ）
は、主尺に素子分離パターンを用いた例を示し、図３
（ｂ）は、主尺にトランジスタのゲート電極を用いた例
を示している。
（ａ）及び図３（ｂ）を参照して説明する。図３（ａ）
は、主尺に素子分離パターンを用いた例を示し、図３
（ｂ）は、主尺にトランジスタのゲート電極を用いた例
を示している。
【０００４】本従来例では、副尺２のレジストパターン
の目盛りの幅は、主尺１の目盛りの幅よりも狭くなるよ
うに設計されており、副尺２の目盛りが主尺１の目盛り
の中央に位置する主尺１の目盛りを読み取ることによ
り、重ね合わせ誤差の量を計測していた。
の目盛りの幅は、主尺１の目盛りの幅よりも狭くなるよ
うに設計されており、副尺２の目盛りが主尺１の目盛り
の中央に位置する主尺１の目盛りを読み取ることによ
り、重ね合わせ誤差の量を計測していた。
【０００５】
【発明が解決しようとする課題】しかしながら、この手
法では、主尺１と副尺２との間に形成されている膜３の
一部に、光の透過率が低い膜、例えば、アルミニウムな
どの金属膜が含まれている場合などにおいては、主尺１
を読み取ることが非常に困難である課題があった。さら
に、膜３の一部を構成する金属膜の下層の膜が平坦化処
理されていたりすると、主尺１を光学顕微鏡などで読み
取るのは不可能となるという問題を発生する課題があっ
た。
法では、主尺１と副尺２との間に形成されている膜３の
一部に、光の透過率が低い膜、例えば、アルミニウムな
どの金属膜が含まれている場合などにおいては、主尺１
を読み取ることが非常に困難である課題があった。さら
に、膜３の一部を構成する金属膜の下層の膜が平坦化処
理されていたりすると、主尺１を光学顕微鏡などで読み
取るのは不可能となるという問題を発生する課題があっ
た。
【０００６】本発明はこのような状況に鑑みてなされた
ものであり、主尺と副尺との間に遮光性の膜が存在した
りする場合にも、容易にかつ精度良く重ね合わせ誤差を
計測することができるパターンを提供することができる
ようにするものである。
ものであり、主尺と副尺との間に遮光性の膜が存在した
りする場合にも、容易にかつ精度良く重ね合わせ誤差を
計測することができるパターンを提供することができる
ようにするものである。
【０００７】
【課題を解決するための手段】請求項１に記載の半導体
装置の製造方法は、リソグラフィ工程での重ね合わせ誤
差を測定するために、主尺のパターンと副尺のパターン
のずれを利用する半導体装置の製造方法であって、リソ
グラフィ工程での重ね合わせ誤差を測定するための主尺
のパターンの各目盛りの間を深い溝で形成し、主尺のパ
ターン上に副尺のパターンを形成し、主尺のパターン上
に形成された副尺のパターンの目盛りの幅に基づいて、
重ね合わせ誤差を検出することを特徴とする。請求項２
に記載の半導体装置の製造方法は、リソグラフィ工程で
の重ね合わせ誤差を測定するために、主尺のパターンと
副尺のパターンのずれを利用する半導体装置の製造方法
であって、リソグラフィ工程での重ね合わせ誤差を測定
するための主尺のパターンの各目盛りを深い溝で形成
し、主尺の各目盛りの間に副尺のパターンを形成し、主
尺の各目盛りの間に形成された副尺のパターンの幅に基
づいて、重ね合わせ誤差を検出することを特徴とする。
また、主尺の目盛りの幅と副尺の目盛りの幅は同一であ
るようにすることができる。また、主尺の中央の目盛り
と副尺の中央の目盛りとが一致し、主尺及び副尺の中央
の目盛り以外の目盛りには、主尺の目盛りと副尺の目盛
りの間にずれが存在し、ずれが中央から外側に行くに従
って大きくなるように形成されているようにすることが
できる。また、主尺の目盛りの間に形成された溝は、副
尺を形成するときのフォーカスオフセットをずらし、副
尺の形成を妨げるように作用するようにすることができ
る。また、溝で形成された主尺の目盛りは、副尺を形成
するときのフォーカスオフセットをずらし、副尺の形成
を妨げるように作用するようにすることができる。本発
明に係る半導体装置の製造方法においては、リソグラフ
ィ工程での重ね合わせ誤差を測定するための主尺のパタ
ーンの各目盛りの間を深い溝で形成し、主尺のパターン
上に副尺のパターンを形成し、主尺のパターン上に形成
された副尺のパターンの幅に基づいて、重ね合わせ誤差
を検出する。
装置の製造方法は、リソグラフィ工程での重ね合わせ誤
差を測定するために、主尺のパターンと副尺のパターン
のずれを利用する半導体装置の製造方法であって、リソ
グラフィ工程での重ね合わせ誤差を測定するための主尺
のパターンの各目盛りの間を深い溝で形成し、主尺のパ
ターン上に副尺のパターンを形成し、主尺のパターン上
に形成された副尺のパターンの目盛りの幅に基づいて、
重ね合わせ誤差を検出することを特徴とする。請求項２
に記載の半導体装置の製造方法は、リソグラフィ工程で
の重ね合わせ誤差を測定するために、主尺のパターンと
副尺のパターンのずれを利用する半導体装置の製造方法
であって、リソグラフィ工程での重ね合わせ誤差を測定
するための主尺のパターンの各目盛りを深い溝で形成
し、主尺の各目盛りの間に副尺のパターンを形成し、主
尺の各目盛りの間に形成された副尺のパターンの幅に基
づいて、重ね合わせ誤差を検出することを特徴とする。
また、主尺の目盛りの幅と副尺の目盛りの幅は同一であ
るようにすることができる。また、主尺の中央の目盛り
と副尺の中央の目盛りとが一致し、主尺及び副尺の中央
の目盛り以外の目盛りには、主尺の目盛りと副尺の目盛
りの間にずれが存在し、ずれが中央から外側に行くに従
って大きくなるように形成されているようにすることが
できる。また、主尺の目盛りの間に形成された溝は、副
尺を形成するときのフォーカスオフセットをずらし、副
尺の形成を妨げるように作用するようにすることができ
る。また、溝で形成された主尺の目盛りは、副尺を形成
するときのフォーカスオフセットをずらし、副尺の形成
を妨げるように作用するようにすることができる。本発
明に係る半導体装置の製造方法においては、リソグラフ
ィ工程での重ね合わせ誤差を測定するための主尺のパタ
ーンの各目盛りの間を深い溝で形成し、主尺のパターン
上に副尺のパターンを形成し、主尺のパターン上に形成
された副尺のパターンの幅に基づいて、重ね合わせ誤差
を検出する。
【０００８】
【発明の実施の形態】図１（ａ）乃至図１（ｄ）は、本
発明の半導体装置の製造方法で用いられるノギスパター
ンの一実施の形態の構成例を示している。図１（ａ）
は、重ね合わせ誤差がない場合のノギスパターンの平面
図を示している。図１（ｃ）は、そのＡ−Ａ線に沿った
断面図である。図１（ｂ）は、重ね合わせ誤差がある場
合のノギスパターンの平面図を示している。図１（ｄ）
は、図１（ｂ）のＢ−Ｂ線に沿った断面図を表わしてい
る。
発明の半導体装置の製造方法で用いられるノギスパター
ンの一実施の形態の構成例を示している。図１（ａ）
は、重ね合わせ誤差がない場合のノギスパターンの平面
図を示している。図１（ｃ）は、そのＡ−Ａ線に沿った
断面図である。図１（ｂ）は、重ね合わせ誤差がある場
合のノギスパターンの平面図を示している。図１（ｄ）
は、図１（ｂ）のＢ−Ｂ線に沿った断面図を表わしてい
る。
【０００９】上記実施の形態においては、主尺１が形成
され、本発明の半導体装置の製造方法に従って、この主
尺１の目盛りとなる部分以外の場所はエッチングされて
深い溝が形成されている。また、副尺（レジスト）２
は、レジストパターンであるが、この副尺２と主尺１の
目盛りの幅は、等しくなるように設計されている。
され、本発明の半導体装置の製造方法に従って、この主
尺１の目盛りとなる部分以外の場所はエッチングされて
深い溝が形成されている。また、副尺（レジスト）２
は、レジストパターンであるが、この副尺２と主尺１の
目盛りの幅は、等しくなるように設計されている。
【００１０】また、図１に示したノギスパターンにおい
ては、主尺１上に副尺２を形成するという構成である
が、上述したように、目盛りと目盛りの間に深い溝を有
する主尺１が設けられている。そして、この深い溝を有
する主尺１は、この溝上にパターニングされる副尺２の
フォーカスオフセットを著しくずらし、副尺２のレジス
トパターンを形成させないという役目を果たすようにな
されている。
ては、主尺１上に副尺２を形成するという構成である
が、上述したように、目盛りと目盛りの間に深い溝を有
する主尺１が設けられている。そして、この深い溝を有
する主尺１は、この溝上にパターニングされる副尺２の
フォーカスオフセットを著しくずらし、副尺２のレジス
トパターンを形成させないという役目を果たすようにな
されている。
【００１１】従って、レジストパターンとして形成され
る副尺２は、溝と溝の間にパターニングされたパターン
だけとなるので、溝と溝の間の主尺１の目盛りの寸法と
副尺２の目盛りの寸法を同一の幅にしておけば、主尺１
と副尺２の位置が一致する目盛りにおいて、副尺２のレ
ジストパターンが最も太くなる。
る副尺２は、溝と溝の間にパターニングされたパターン
だけとなるので、溝と溝の間の主尺１の目盛りの寸法と
副尺２の目盛りの寸法を同一の幅にしておけば、主尺１
と副尺２の位置が一致する目盛りにおいて、副尺２のレ
ジストパターンが最も太くなる。
【００１２】これにより、副尺２の幅を読み取るだけ
で、正確かつ容易に重ね合わせ誤差を読み取ることが可
能となる。
で、正確かつ容易に重ね合わせ誤差を読み取ることが可
能となる。
【００１３】即ち、図１（ｃ）に示すように、重ね合わ
せ誤差がない場合、通常は、中央の目盛りがもっとも太
くなる。なぜなら、主尺１の目盛りと副尺２の目盛りが
ずれた場合、副尺２のパターンのうち主尺１からはみ出
した部分のパターンは形成されずにその分細くなるから
である。なぜ、パターンが形成されないかという理由を
次に説明する。
せ誤差がない場合、通常は、中央の目盛りがもっとも太
くなる。なぜなら、主尺１の目盛りと副尺２の目盛りが
ずれた場合、副尺２のパターンのうち主尺１からはみ出
した部分のパターンは形成されずにその分細くなるから
である。なぜ、パターンが形成されないかという理由を
次に説明する。
【００１４】リソグラフィ工程でフォーカスオフセット
が最適であると言った場合、通常は、レジスト表面と基
板表面のほぼ中央付近に焦点が合うことを意味する。例
えば、この焦点の合う場所が著しく上下にずれたような
場合、レジストパターンはテーパ形状、或いは逆テーパ
形状などの劣悪形状になる。さらに焦点がずれた場合、
副尺のレジストパターンは形成されない。以上が主尺か
らはみ出した部分の副尺のレジストパターンが形成され
ない理由である。
が最適であると言った場合、通常は、レジスト表面と基
板表面のほぼ中央付近に焦点が合うことを意味する。例
えば、この焦点の合う場所が著しく上下にずれたような
場合、レジストパターンはテーパ形状、或いは逆テーパ
形状などの劣悪形状になる。さらに焦点がずれた場合、
副尺のレジストパターンは形成されない。以上が主尺か
らはみ出した部分の副尺のレジストパターンが形成され
ない理由である。
【００１５】このような構成のノギスパターンにおいて
は、主尺１の中央の目盛りと副尺２の中央の目盛りが完
全に重なるように設計されており、中央以外の目盛りに
は、主尺１と副尺２にずれがあり、そのずれは中央から
外側に行くに従って大きくなるように設計されている。
は、主尺１の中央の目盛りと副尺２の中央の目盛りが完
全に重なるように設計されており、中央以外の目盛りに
は、主尺１と副尺２にずれがあり、そのずれは中央から
外側に行くに従って大きくなるように設計されている。
【００１６】つまり、副尺２のレジストパターンの幅
は、図１（ａ）と図１（ｃ）に示すように、重ね合わせ
誤差がない場合、中央から外側に行くに従って細くなる
ようになされている。同様に、図１（ｂ）と図１（ｄ）
に示すように、重ね合わせ誤差が生じた場合、その誤差
の量によって、主尺１と副尺２のパターンの重ね合わせ
が一致する場所がずれる。このため、副尺２のレジスト
パターンの幅が最も太くなる位置が変化する。
は、図１（ａ）と図１（ｃ）に示すように、重ね合わせ
誤差がない場合、中央から外側に行くに従って細くなる
ようになされている。同様に、図１（ｂ）と図１（ｄ）
に示すように、重ね合わせ誤差が生じた場合、その誤差
の量によって、主尺１と副尺２のパターンの重ね合わせ
が一致する場所がずれる。このため、副尺２のレジスト
パターンの幅が最も太くなる位置が変化する。
【００１７】図１（ｂ）及び図１（ｄ）に示した例の場
合、中央から１つ左の主尺の目盛り上に形成された副尺
２のレジストパターンの幅が最も太くなっている。そし
て、主尺１と副尺２のずれが大きいほど、副尺２のレジ
ストパターンが最も太くなる位置が中央から外側にずれ
る量も大きくなる。
合、中央から１つ左の主尺の目盛り上に形成された副尺
２のレジストパターンの幅が最も太くなっている。そし
て、主尺１と副尺２のずれが大きいほど、副尺２のレジ
ストパターンが最も太くなる位置が中央から外側にずれ
る量も大きくなる。
【００１８】従って、副尺２のレジストパターンの幅を
測定するだけで、容易に重ね合わせ誤差の量を測定する
ことができるという効果がもたらされる。
測定するだけで、容易に重ね合わせ誤差の量を測定する
ことができるという効果がもたらされる。
【００１９】次に、本発明の半導体装置の製造方法で用
いられるノギスパターンの他の実施の形態の構成例につ
いて説明する。上記実施の形態においては、本発明が適
用される主尺１の目盛り以外の場所がエッチングされて
溝になっているノギスパターンの場合について説明した
が、その逆に、主尺１の目盛り部分がエッチングされて
溝になっているノギスパターンに本発明を適用すること
も可能である。
いられるノギスパターンの他の実施の形態の構成例につ
いて説明する。上記実施の形態においては、本発明が適
用される主尺１の目盛り以外の場所がエッチングされて
溝になっているノギスパターンの場合について説明した
が、その逆に、主尺１の目盛り部分がエッチングされて
溝になっているノギスパターンに本発明を適用すること
も可能である。
【００２０】図２（ａ）乃至図２（ｄ）は、主尺の目盛
り部分がエッチングされて溝になっている場合のノギス
パターンの構成例を示している。図２（ａ）は、重ね合
わせ誤差がない場合のノギスパターンの平面図を表わ
し、図２（ｃ）は、図２（ａ）のＡ−Ａ線に沿った断面
図を表わしている。図２（ｂ）は、重ね合わせ誤差があ
る場合のノギスパターンの平面図を表わし、図２（ｄ）
は、図２（ｂ）のＢ−Ｂ線に沿った断面図を表わしてい
る。
り部分がエッチングされて溝になっている場合のノギス
パターンの構成例を示している。図２（ａ）は、重ね合
わせ誤差がない場合のノギスパターンの平面図を表わ
し、図２（ｃ）は、図２（ａ）のＡ−Ａ線に沿った断面
図を表わしている。図２（ｂ）は、重ね合わせ誤差があ
る場合のノギスパターンの平面図を表わし、図２（ｄ）
は、図２（ｂ）のＢ−Ｂ線に沿った断面図を表わしてい
る。
【００２１】図１（ａ）乃至図１（ｄ）に示した実施の
形態を参照して説明した場合と同様に、図２（ａ）乃至
図２（ｄ）に示したように、溝が深く掘られている主尺
１の目盛り上では、フォーカスオフセットが著しくずれ
た状態となるため、主尺１の目盛り上に重なるように配
置された副尺２のレジストパターンは形成されない。そ
して、図２（ｂ）及び図２（ｄ）に示したように、主尺
１と副尺２がずれて配置された場合、主尺１の目盛りか
らはみ出した部分の副尺２のレジストパターンのみが形
成される。
形態を参照して説明した場合と同様に、図２（ａ）乃至
図２（ｄ）に示したように、溝が深く掘られている主尺
１の目盛り上では、フォーカスオフセットが著しくずれ
た状態となるため、主尺１の目盛り上に重なるように配
置された副尺２のレジストパターンは形成されない。そ
して、図２（ｂ）及び図２（ｄ）に示したように、主尺
１と副尺２がずれて配置された場合、主尺１の目盛りか
らはみ出した部分の副尺２のレジストパターンのみが形
成される。
【００２２】このような構成のノギスパターンにおいて
も、図１（ａ）乃至図１（ｄ）に示した実施の形態の場
合と同様に、主尺１の中央の目盛りと副尺２の中央の目
盛りが完全に重なるように設計されており、そのとき、
中央以外の目盛りには主尺１と副尺２とではずれがあ
り、そのずれが中央から外側に行くに従って大きくなる
ように設計されている。
も、図１（ａ）乃至図１（ｄ）に示した実施の形態の場
合と同様に、主尺１の中央の目盛りと副尺２の中央の目
盛りが完全に重なるように設計されており、そのとき、
中央以外の目盛りには主尺１と副尺２とではずれがあ
り、そのずれが中央から外側に行くに従って大きくなる
ように設計されている。
【００２３】つまり、副尺２のレジストパターンの幅
は、図２（ａ）と図２（ｃ）に示すように、重ね合わせ
誤差がない場合、中央から外側に行くに従って太くなる
ようになされている。
は、図２（ａ）と図２（ｃ）に示すように、重ね合わせ
誤差がない場合、中央から外側に行くに従って太くなる
ようになされている。
【００２４】図２（ｄ）に示した例の場合、副尺２のレ
ジストパターンは、主尺１の中央の目盛りより１つ左の
目盛りの部分でなくなっており、副尺２が左方向にずれ
ていることが分かる。そして、主尺１と副尺２のずれが
大きいほど、副尺２のレジストパターンがなくなる（形
成されない）位置が中央から外側にずれる量も大きくな
る。
ジストパターンは、主尺１の中央の目盛りより１つ左の
目盛りの部分でなくなっており、副尺２が左方向にずれ
ていることが分かる。そして、主尺１と副尺２のずれが
大きいほど、副尺２のレジストパターンがなくなる（形
成されない）位置が中央から外側にずれる量も大きくな
る。
【００２５】従って、図２（ａ）乃至図２（ｄ）に示し
た実施の形態の構造でも、副尺２のレジストパターンの
目盛りの幅を測定するだけで、容易に重ね合わせ誤差の
量を測定することができる。
た実施の形態の構造でも、副尺２のレジストパターンの
目盛りの幅を測定するだけで、容易に重ね合わせ誤差の
量を測定することができる。
【００２６】
【発明の効果】以上の如く、本発明に係る半導体装置の
製造方法によれば、リソグラフィ工程での重ね合わせ誤
差を測定するための主尺のパターンの各目盛りの間を深
い溝で形成し、主尺のパターン上に副尺のパターンを形
成し、主尺のパターン上に形成された副尺のパターンの
目盛りの幅に基づいて、重ね合わせ誤差を検出するよう
にしたので、副尺の目盛りの幅を測定するだけで、容易
に、重ね合わせ誤差の有無、及び誤差の量を検出するこ
とができる。
製造方法によれば、リソグラフィ工程での重ね合わせ誤
差を測定するための主尺のパターンの各目盛りの間を深
い溝で形成し、主尺のパターン上に副尺のパターンを形
成し、主尺のパターン上に形成された副尺のパターンの
目盛りの幅に基づいて、重ね合わせ誤差を検出するよう
にしたので、副尺の目盛りの幅を測定するだけで、容易
に、重ね合わせ誤差の有無、及び誤差の量を検出するこ
とができる。
【図１】本発明の半導体装置の製造方法で用いられるノ
ギスパターンの一実施の形態の構成例を示す図である。
ギスパターンの一実施の形態の構成例を示す図である。
【図２】本発明の半導体装置の製造方法で用いられるノ
ギスパターンの他の実施の形態の構成例を示す図であ
る。
ギスパターンの他の実施の形態の構成例を示す図であ
る。
【図３】従来のノギスパターンの一例の構成を示す図で
ある。
ある。
１ 主尺 ２ 副尺 ３ 膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/027 G03F 7/20 521 G03F 9/00
Claims (6)
- 【請求項１】 リソグラフィ工程での重ね合わせ誤差を
測定するために、主尺のパターンと副尺のパターンのず
れを利用する半導体装置の製造方法であって、 前記リソグラフィ工程での重ね合わせ誤差を測定するた
めの前記主尺のパターンの各目盛りの間を深い溝で形成
し、 前記主尺のパターン上に前記副尺のパターンを形成し、 前記主尺のパターン上に形成された前記副尺のパターン
の目盛りの幅に基づいて、重ね合わせ誤差を検出するこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】 リソグラフィ工程での重ね合わせ誤差を
測定するために、主尺のパターンと副尺のパターンのず
れを利用する半導体装置の製造方法であって、 前記リソグラフィ工程での重ね合わせ誤差を測定するた
めの前記主尺のパターンの各目盛りを深い溝で形成し、 前記主尺の各目盛りの間に前記副尺のパターンを形成
し、 前記主尺の各目盛りの間に形成された前記副尺のパター
ンの幅に基づいて、重ね合わせ誤差を検出することを特
徴とする半導体装置の製造方法。 - 【請求項３】 前記主尺の目盛りの幅と前記副尺の目盛
りの幅は同一であることを特徴とする請求項１または２
に記載の半導体装置の製造方法。 - 【請求項４】 前記主尺の中央の目盛りと前記副尺の中
央の目盛りとが一致し、前記主尺及び副尺の中央の目盛
り以外の目盛りには、前記主尺の目盛りと前記副尺の目
盛りの間にずれが存在し、前記ずれが中央から外側に行
くに従って大きくなるように形成されていることを特徴
とする請求項１または２に記載の半導体装置の製造方
法。 - 【請求項５】 前記主尺の目盛りの間に形成された溝
は、前記副尺を形成するときのフォーカスオフセットを
ずらし、副尺の形成を妨げるように作用することを特徴
とする請求項１に記載の半導体装置の製造方法。 - 【請求項６】 溝で形成された前記主尺の目盛りは、前
記副尺を形成するときのフォーカスオフセットをずら
し、副尺の形成を妨げるように作用することを特徴とす
る請求項２に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10247754A JP3111996B2 (ja) | 1998-08-19 | 1998-08-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10247754A JP3111996B2 (ja) | 1998-08-19 | 1998-08-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000068194A JP2000068194A (ja) | 2000-03-03 |
| JP3111996B2 true JP3111996B2 (ja) | 2000-11-27 |
Family
ID=17168174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10247754A Expired - Fee Related JP3111996B2 (ja) | 1998-08-19 | 1998-08-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3111996B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100591135B1 (ko) | 2004-12-29 | 2006-06-19 | 동부일렉트로닉스 주식회사 | 포토 공정에서 오버레이 에러 측정 방법 |
-
1998
- 1998-08-19 JP JP10247754A patent/JP3111996B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000068194A (ja) | 2000-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7282422B2 (en) | Overlay key, method of manufacturing the same and method of measuring an overlay degree using the same | |
| US7349105B2 (en) | Method and apparatus for measuring alignment of layers in photolithographic processes | |
| US20070035039A1 (en) | Overlay marker for use in fabricating a semiconductor device and related method of measuring overlay accuracy | |
| JPH0321901B2 (ja) | ||
| US5756235A (en) | Phase shift mask and method for fabricating the same | |
| JP3111996B2 (ja) | 半導体装置の製造方法 | |
| KR100392744B1 (ko) | 반도체 장치, 그 제조에 이용하는 포토마스크, 및 그 중첩정밀도 향상 방법 | |
| JPS5846054B2 (ja) | フオトマスク | |
| US7754396B2 (en) | Mask with focus measurement pattern and method for measuring focus value in exposure process using the same | |
| JP2866353B2 (ja) | 位相反転マスクの位相誤差検出方法 | |
| JPH06324475A (ja) | レチクル | |
| JP2687418B2 (ja) | 半導体装置 | |
| JPH01196822A (ja) | 半導体集積回路装置 | |
| KR100548718B1 (ko) | 반도체 제조공정에서의 테스트 패턴 제작 방법 | |
| JPS5922370B2 (ja) | 集積回路用マスクの位置合わせ方法 | |
| JP4023983B2 (ja) | パターン寸法検査方法及び画像認識補助パターン | |
| KR100593473B1 (ko) | 반도체 장치의 오버레이 버니어 형성 방법 | |
| KR100685597B1 (ko) | 반도체소자의 측정마크 및 그 형성방법 | |
| KR100569516B1 (ko) | 유기막 버니어를 이용한 중첩도 측정 방법 | |
| KR20070071657A (ko) | 반도체 소자의 오버레이 버니어 형성 방법 | |
| KR100355771B1 (ko) | 반도체 미세 패턴 변위 측정 방법 | |
| KR20000043985A (ko) | 정렬도 측정용 오버레이 패턴 및 그의 형성방법 | |
| KR100548717B1 (ko) | 캐패시터를 이용한 선폭변위 측정 방법 | |
| KR100323722B1 (ko) | 정렬도 측정용 오버레이 패턴 | |
| KR100317581B1 (ko) | 프레임인프레임메사구조의마스크를이용한중첩도마크형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |