TW538345B - Semiconductor device designing method and apparatus, and memory medium that is stored with macro information - Google Patents

Description

^38345 五、發明說明（1) (背景說明） 儲亡本發明係關係於一種半導體装置設計方法與設備’及 用子有巨集資訊之記憶媒體，其係作為設計半導體裝置之 。本發明尤關係於藉由合併巨集來設計不同尺寸大小之 半導體裝置的技術。 之說明 、 日本專利公開公報平10-261 718號中描述了一特定用 途積體電路（ASIC，Application Specific Integrated Circuit) ’其為半導體裝.置的一種型態。更具體而言，該 專利案藉著在半導體晶片上對各種型態之電路的巨集單元 加以佈局一一例如一中央處理單元（cpu，Central Processing Unit)核心、一隨機存取記憶體（RAM， Random Access Memory)、和一唯讀記憶體（R〇M，Read

Only Memory)，且接著將其互相連接的方式，來描述“^ 的設計技術。 圖1係為一顯示運用巨集的半導體裝置之一般設計流 程的流程圖。如該圖所示’在步驟31中設計了功能規格和 即將產生之半導體裝置的特徵。之後，為了滿足這些規格 要求所需的小型電路區塊也被規劃設計，接著並登&為^ 式庫中的巨集。在步驟S2中，這些小型巨集的其中一二入 併以設計一較大型的功能區塊，接著並將其登錄在該 庫中。然後在步驟S3，這些小型和大型的巨集以及電= 件、輸入/輪出端子等接著分別在預定區域中而配置， 538345 五、發明說明（2) 決定其在半導體晶片上的粗略佈局。 中2 I f 2在有硬性巨集和軟性巨集。在各個硬性巨隼 中，組成各個巨隼的雪故-^ '^衆 件之内連& ^ ，路7°件和必須用來連接這些電路元 二i:ii 固定在半導體晶片·l。反之，軟性 2 ίί硬性巨集般將其電路元件的佈局固$，而是固 ，電：：：間的相對互連關係，其係以網表等的型態表 不功能性層級的說明來表示。…的半導體ΐ置 元件之-，且社成一硬性巨集或一軟性巨集的 外豆你尸丨剂m 導體裝置以一種分層結構的方式來設 I :舻：二5巨集互相合併來產生大型巨•，而且基層設 計係根據這些型態的巨集來決定 土層"又 步:以：rr計來製造的半導體裝置的晶 晶片的封裝套件用該晶片，小來安置半導體 ΐ片大別相鄰焊藝間之間隔，係根據該 的間隔以這種方式U :。接下來’-旦個別焊塾間 肩則根據上述步巨r體；片上的電路元件之佈 以決定在各個巨华間^固曰片上之母個巨集的配置’也可 .^Λ/^. m1各個巨集和電路元件間、以及以上 和輸入/輪出端子間的内連線配置。 路的Ξ:之八/])轉，器為眾所皆知的形成半導體裝置之電 信號轉換到數位作於 /▲包含有.一主體’其將類比 —參考電壓產生器，其提供參考電 538345 五、發明說明（3) 壓給主體；以及單一或多波道輸入電路，其提供類比電壓 予主體。欲設计此等類型之A/D轉換器的佈局，a/d轉換器 係藉由使主體、參考電壓產生器、和輸入/輸出電路三^ 間彼此比鄰而配置，並且令其接近對應於該A/I)轉換器之 焊墊的方式， ' ϋ 而被改變為巨集型態。上述元件間的内連線接著遂自動形 成。

之後，該巨集和關係於形成半導體裝置之其它電路的 巨集間的連接，執行了遍及整個半導體裝置的;連線配 置，並完成佈局的設計。藉由這種方式來完成佈局設計， 則内連線長度和其寬度的決定、對内連線的寄生電阻和寄 生電容的計算、以及半導體裝置性能的測言式、乃是在步驟 S8中由一模擬裝置來執行。接著若有性能上的缺陷存在， 上述没計程序中的每個程序都必須被重新檢視，並執行設 在此等型態之半導體裝置的習知設， 試㈣果中發現半導體裝置的性能缺陷υ回到^ ΐ缺ί ϋ Ϊ序亚重新檢視上述設計程序中的每個一個程 ^奴到延遲的規格，關係於其它電路的佈局必須

夂老雷颅Λ 體也必須隨之改變，接著來 吝t时生态的電壓輸出也會改變。因為如此，在參 線長度而改變n ;隨著更新佈局中的内 而右所綱敕 =卜，參考電壓產生器必須隨著重新佈 。且虽A/D轉換器嵌進另一種產品或一半導 538345 五、發明說明（4) ^和置間的功能差異則需要有不同大小 运都包括各個半導體裝置的新設計操作。彳’翰出水 因此，在半導體裝置的 i分各^ ^ ^ ^ ^夏的省知5又计中，設計的效能係極 ^貝乏。近年來尤其明顯的是朝向半導體裝置各式模式之 微產品結構的趨向，且欲符人缩、^ ^ ^ ^ ^ 、 體設計的效能亟需突飛猛進。丰導 等 μ达f^ , 千导體裝置之设計效能的改 善為一必須馬上解決的技術課題。 另外，在單晶片微電腦等產品中，一A/D轉換器係用 來輸入類比信號，而一 D/A轉換器係用來輸出類比信號。 此等型態的A/D和D/A轉換器分別將類比信號轉為數位信 號，以及將數位信號轉為類比信號，並包含有協助以上轉 換器來執行信號轉換之參考電壓產生器。 <丨 圖2為一顯示此等型態之參考電壓產生器的實施例之 電路圖。如該圖所示，參考電壓產生器的產生方式使得： 參考電壓Pavrei從外側被接收；包含有電阻R1，R，…⑸的 電阻梯係用來將介於Pavref和間的電壓加以劃分；以及 經由這種結構所獲得的任何部分電壓（其代表作為比較用 ，參考電壓）經由開關之一而被提供至比較/轉換電路。 每個作為比較用的參考電壓係藉由比較/轉換電路來跟一 類比輸入信號相比較，故可將類比輸入信號量化。 當一半導體裝置具有此等型態的參考電壓產生器，即 存在有一伴隨習知半導體裝置之設計方法的問題，&參考 電壓產生器之性能在每個半導體裝置中皆不相同。亦即，

538345 五、發明說明（5) 因為在半導體晶片上之相鄰焊墊間的間隔係由上述方式的 晶片大小來決定，相對於各個焊墊的參考電壓產生器之配 置係根據晶片大小而改變。另外，因為參考電壓產生器在 半導體晶片上的配置區域係根據其它電路的配置情形來決 定’故參考電壓產生器和焊墊間的距離隨著各產品或各半 導體裝置而有所不同。

此導致參考電壓pavw的焊墊和參考電壓產生器間的内 連線長度’以及pagnd (類比接地端）的焊墊和參考電壓產 生器間的内連線長度不同。因此，寄生電阻rl和“如圖2 所示般互為不同，故參考電壓產生器的性能係與晶片大小 有關’換句話說，即該性能在每個半導體裝置中會有所不 5 °因此’即使電路的形成和每個參考電壓產生器的佈局 兀全相同，因為上述寄生電阻rl*r2基於不同晶片大小而 有所不同，各個作為比較的參考電壓亦將有所不同。以習 知的慣例而言，隨寄生電阻rl和^的變化而產生的問題可 藉著調整電阻R1和（或）電阻R2而解決。到目前為止，問 題點已經利用A/D轉換器的實施例而加以說明，然而即使 在D/A轉換器、PLL電路中的相位比較器、定電流產生電路

和其它類似之設備中，相同的問題還是會隨著佈局的改 而發展出來。 舉例來說，在移動性通訊裝置的領域中，封裝套件 (如晶片）的尺寸縮小和能量效能是如單晶片微^腦般的 核心半導體裝置所要求的。欲應付這些需求，存在有一可 進一步增加半導體晶片集積度和降低操作電壓的對策。然

第10頁 538345 五、發明說明（6) - - 而’當半導體晶片變為高度集積化後，雜訊可從數位電路 輕易地進入類比電路中，於是類比信號的品質將會惡化。 (發明之綜合說明） 1. 2. 3. 4. 藉由對上述問題的考量，本發明遂具有下列目的： 改善半導體裝置的設計效能。 設計一小尺寸的半導體裝置。 設計一具有高度集積化的半導體裝置。 抑制由來自數位電路的雜訊所導致的類比信號之性能 惡化。 5 ·避免參考電壓電路的性能在製作成新產品的各個半導 體裝置中有所差異。 6 ·避免A / D轉換器和])/ a轉換器的性能在每個產品或每個 半導體裝置中有所差異。 根據本發明的一實施樣態，一種設計半導體裝置的方 法於焉被提供並包含有··指定焊墊（a2到a4)的步驟，其 焊墊間的間隔在一硬性巨集（A)的半導體晶片上係為固定 的；及將該硬性巨集（A)佈局於該半導體晶片上，以和 該焊墊（a£到a〗）的位置一致；其中該硬性巨集（A)包括 一電路（A，B)之對佈局敏感部分（A)的佈局/内連線 資料，並令其相對應之焊墊（a2到&4)間的間隔固定。此 等方法的範例在圖4、6、7、8和1 0中皆有說明。 根據本發明的一實施樣態，提供一半導體裝置設計設 備且其包含有··一巨集儲存單元（2到6)，其儲存有一巨

第11頁 538345 五、發明說明（7) 集，而該巨集包括在電路（Α，β)中對佈局敏感部分（A) 以及其相對應焊墊（其焊墊間隔固定）^到^的佈局/内 連線資料；及一佈局設計單元（7，1〇〇〇)，其在半導體晶 片上依该硬性巨集來佈局，並儲存於該巨集儲存單元中， 藉由此方式，使得在該半導體晶片上之間隔固定的焊墊可 以在該硬性巨集中對應到焊墊（^到^)。一種該設備的範 例係在圖3和1 0中有所說明。 根據本發明的一實施樣態，提供一藉由在資料處理系 統上執行的應用程式來儲存供資料存取的記憶媒體，且其 包含有·硬性巨集資料，其被儲存於該記憶媒體中並包括 :電路之對佈局敏感部分和其相對應焊墊的佈局/内連線 資料；其中該焊墊間的間隔係為固定的。 (較佳實施例之詳細說明） 此後，依據本發明之一實施例而實施的半導體裝置設 計設備、其設計方法、和儲存有該半導體裝置之巨集資訊 的儲存媒體，將參考附圖而加以說明。本發明之該實施例 特別被用在設計一單晶片微處理器上，更具體而言係用在 一設計A/D (類比到數位）轉換器的佈局上。 首先，將闡明根據本發明之一實施例來實施的設計設 備之結構。使用該設計設備可有效地支援單晶片為處理器 的設計。圖3係說明了設計設備的功能性結構。在該&圖" 中，數字標號1指一控制/顯示單元；數字標號2，/裝置檔 案的儲存單元；數字標號3，電路互連資訊的儲存單<元；

538345 五、發明說明（8) 數字標號4，巨集互連警却沾紗六w 佈局資訊的儲存單元；數字V/早：t字標號5 ’巨集 元·，數字標號佈局Λ單元/局f訊的儲存單 單元；數字標號9，數字標號8，内連線確認 4⑽—· η扯〜 ^遲確為早凡·，數字標號10，遮罩設 ;Π而號11 ’匯流排線。該設計設備從以上各 建構’但實質上，該設計設備乃由-ΐ 月成，該電腦系統係載入 能的每個程式。此等電腦系統將參考圖1。而;1: 干二元1係用來供操作者輸入控制指令並顯 二器所需的各種資訊，其係由-鍵盤、 成。裝^荦^=器或滑鼠）、或一顯示單元等所組 柊和^ ::子早兀2儲存有單晶片微處理器的各種規 處理器之電路單元的規格，且其為-個如硬碟 微處；；元？分層地儲存有組成 的眘却甘々、及微處理器的整個電路妗潘 具“二U ?以二闡述之電路設計工作件來提供：更 早係健存有巨集間的互連資訊，以及 例：▲集和:卜部互連端子（例如，焊墊）間的互連資π。及 元，兄，電路互連資訊儲存單元為一如硬碟單元的磁碟二 集之ϊίϊϊίΓΐίΐ元?被用來儲存某些如軟性巨 東路早兀的貝㉛。更明確地，其係儲存有某些上 $ 13頁 五、發明說明（9) _________一 述電路單元的連接， 性巨集。更具體而十°，j且各個電路單元皆被描述為一軟 電路之軟性巨集：能m單元4儲存有A/D轉換器輪入 …、以及組成=====發明的實施 巨集佈局資^{# + σα 所表示之上述電ii存早元5係用來儲存某些由硬性巨隼 用。更明確地：：：=訊，其係為單晶片微處理器所 二内連線資訊。更具體：工各個硬性巨集電路單元的佈局 集的相對佈局資訊， :，該儲存單元5儲存有硬性巨 :壓產生器（例如，"二V a/d轉換器的主體和-參考 =為本發明的實施例轉換盗硬性巨集）而組成，且1 集的電路單元的特徵二二及組成該A/D轉換器硬心 為—吾如人硬^單立元的磁碟牛單元來說，巨集佈局資訊儲存單元 每個電路單元&乃t ^巨集或一硬性巨集是否必須使用 j特徵（如，上升JC電路單元，其特徵為：切 .考電壓等，係根據 :^時間）、傳導延遲時間 =改變。另-方面;之個別電路元件的相 娬的電路單元，其特 軟性巨集一般係用在具有以了 形半導體晶片 的佈局 70件的位置變化來進行修改a以根據組成電路翠元之電路 如果只使用硬性巨ί於長方 中 第14頁 «月i兄明（10) ^ ^ f生巨集可l無法半導體晶片的某些區域中發生尺寸不 小。然而，主庶減夕了佈局的自由度和增加晶片的大 適：地安裝於半導體晶片上之預先決電m 件之數目為最少的情況下集僅被推廣使用於必要電路元 計摔單元6係儲存有透過單晶片微處理器設 碟單=碟=個=二佈：資訊，且其為-如硬 儲存有組成半導俨駐罢—々7 貝Λ錯存早兀6係 佈局資= 之各個電路元件的佈局資訊，而其 佈設計操作的每個進展階段進行更新。 佈局权计単元7係藉由從上述各订更新 Γ::二:：在7半導體晶片中每個電路元件= 序來實施，該程二作Λ遵 件加以佈局。由嗲佑A n，千等體曰曰片上對每個電路元 之佈局資訊結果接、2:ί::7Λ提供的各個電路元件 之單晶片微處理器的互連資連=矾儲存單元3中 的操作則遵循一内連線確序；J線確認單元8 早tl9計算由佈局設計單元7 來實施。延遲確認 阻和寄生電容，接著對半導體曰布°之：：内連線之寄生電 由將該特徵與儲存於裝置檔荦儲曰‘單九特徵的確認係藉 檑案儲存早702中的個別規格或 538345 五、發明說明（11) 參考值相比較來實施。 遮罩設計單元1 0係利用已佈局之半導體曰 接者，一種利用上述設計設備來設計半導 法將被詳加說明。該設計設備具 的方

轉換/存 5儲存有％別為每個輸入電路和A/D 轉換裔的硬性巨集。該設計設備也具 ^和A/D 的：徵，該儲存單元3儲存有A/D轉換哭中ιΛ二館 (h〇 achl 1)、A/D轉換器硬性巨隹m 集 輸入電路之輪入軟性隼 I. (A)、和A/D轉換器的 自每個硬性M隹1 ^ # ( 參考圖6而詳述於後。來 原點fi集的資訊之組成係包括：水平和垂直尺+ 向和相對Ϊ原Ϊ成每個硬性巨集的各個電路元件之配置方 點的位址資訊的輸出端子之相辦於原 的互=等=所 (w:入1伴t/D轉換器的主體（ai);參考電壓產“ 塾（二)t護電路（戰麵，和…⑷：及焊 Ϊ輪和一磁場阻斷材料等。上=ίϊ 及====" chll)間的互連資訊： ’烊墊（'到a16)和硬性巨集間的互連 538345 五、發明說明（12) 資訊。 用末”又u十上述A / ])轉換器硬性巨集、輸入電路硬性巨 集/、和輸入軟性巨集的程序將參照圖4到6來加以說明。圖 4% 係。為一用來說明如何根據本發明之實施例來設計巨集的 程圖。首先’在圖4的Sa 1步驟即設計好每個電路。接著 在步驟Sa2 ’組成每個電路的電路元件之功能性互連資訊 在巨集互連資訊儲存單元4中登錄。 ^ >在建立A/D轉換器硬性巨集（圖6中的A)的範例中， 汉计有—A/D轉換器電路的主體。組成該A/D轉換器電路主 ，$ 2路元件之互連資訊接著在巨集互連資訊儲存單元4 >且、、<。、依循相同的方式，欲建立輸入電路硬性巨集，設 =有-代表各個輸入電路（ch〇到chll)的一般輸入電 接荖=時組成一般輸入電路之内部電路元件的互連資訊也 計包括产訊儲存單元4中登錄。另-方面，在設 =2入電路（圖6中的ch0到ch⑴的輸入軟性巨集 之二妒I，在標有B之區域内的整個電路係利用上述設計 (ch。至:二路遠ΐ組成輸入軟性巨集的輸入電路 單元4中登錄1的連 >訊，接著在巨集互連資訊儲存 虽上述設計的A/D轉換器電路主體為卜 建立為-硬性巨集，因為步糊的计 在步驟sa4中該組成A/D轉換器主 電路元^ 接者 被設計。依循相同的…組成上述局於焉 至)吡⑴的電路元件被予以佈局，且導致的

第17頁 538345 五、發明說明（13) 互連資訊接著在巨集佈局資訊儲存單元 在步驟Sa3，當設計輪入軟性 "，此時如圖4所示的程序即已=集時’其答案變為"否 接者’在设叶具有谭塾（至，丨、 (A)之主體的硬性巨集時，對^ 4 ° D轉換器電路 對v鄉S a 6的欠索氣"真Η。 接著在步驟Sa7，焊墊（a I。。系馬疋 路之主妒的德月缺★ 2 4)的佈局係與A/D轉換器電 路之主體的佈局一致。在步驟Sa8中， 路間的互連資訊於巨集佈局資訊儲存單元;；登』Ί電 換器硬性巨集、輸入電路硬性巨隼 a 舛铖y # a丄Ά 更性巨集、和輸入軟性巨集的設 =在此'、’口束。如果不需將焊塾埋置在A/D轉換器硬性巨 的答案即為"否"。結果，A/D轉換器硬 集在沒有设什焊墊佈局的情況下結束。 使用注ϊί有焊塾彻轉換器硬性巨集係被允許 使用在母個不同大小的半導體裝置中，而這些 具有參考電壓產生器的數個固定位址焊墊 A/D轉換器。 q 具有 該具有數個固定位址焊墊的半導體裝置（ ::轉角不考慮晶片大小的:If形下而備置）被設置以'便： 注入/密封的程序步驟。更詳細而[每個樹脂密 曰i怨的半導體裝置係藉著下列步驟來完成··將一半導體 =^女裝到一引線框；引線接合；夾斷在模具間之安裝有 2冷體晶片的引線框；及在模具間注入並密封樹脂。因為 一 7始樹脂係被注入在每個半導體晶片的轉角，在轉角上 的烊墊若彼此間的間隔太短，會阻礙樹脂注入的進行。

第18頁 538345 五、發明說明（14) 又，在轉角上的焊墊或彼此間的間隔太長，則會導致所施 加的樹脂流施壓於接合的引線，結果會造成接合的缺陷。 欲解決這個問題，在轉角之相鄰焊墊間的間隔一開始需在 不同大小的套件中較成相同的長度，或者是設定為相同 的最佳長度。藉由考慮此特徵，依據本發明來實施之同時 包括A/D轉換器電路和其相對應固定位址焊墊的硬性巨集 於焉被提供設置。 圖5為一根據本發明來說明A/D轉換器硬性巨集佈局的 鳥瞰圖；而圖6係用來說明其詳細電路之範例的圖式。在 圖5和6中，符號A表示在半導體晶片上的A/D轉換器硬性 巨集；標號ai，為A/D轉換器的主體；標號％到&，為a/d 轉換器主體的固定間隔/固定位址焊墊；標號、到〜，為 A/D轉換器其它部分的不固定間隔/不固定位址焊塾；標 號AGND，一類比接地線保護電路；標號AVDD，一類比電 源供應線保護電路；標號AVref，一類比參考電壓線保護 電路；和標號chO到chll，用來輸入類比信號的輸入電 路。 焊塾％係用來將A/D轉換器主體ai之類比電路的接地線 與一外部類比接地（未顯示於圖中）相連接；焊墊化係用 來將類比電源從外侧提供到主體ai中的類比電路；^焊塾 a4則用來提供參考電壓給主體〜中的參考電壓產生器。 焊墊〜到〜係被A/D轉換器主體ai用來接收來自ϋ外侧的 類比輸入彳§號。焊塾as到a”和位於輸入軟性巨隼區域β内 的輪人電路chO到chll係利用前述的軟性巨'集被配

第19頁 538345 五、發明說明（15) 置在半導體晶片上。 A/D轉換器的基本結構乃是眾所皆知的。然而，根據 本實施例而實施的A/D轉換器有一個能從類比輸入信號的 - 十二個波道中選擇其一的附加功能，而這些信號已經先從 外側進入焊墊as到ale。如圖6所示，a/D轉換器包含有：開 關4，其從類比輸入信號中選取其一；參考電壓產生器 ~ N ’其藉由電阻梯h來產生供比較用的參考電壓；及比 車父/轉換電路b4，其將所選取的類比輸入信號與各個參考 電壓相比較，並將信號予以量化。 A/D轉換器的主體ai包含有參考電壓產生器匕和比較/ 轉換電路比。參考電壓產生器b3的接地線和比較/轉換鲁 電路b4係藉由輸入線保護電路“〇和焊墊a2連接到一外部 的類比接地（未顯示於圖中）；而一類比電源係藉由焊墊 a；3和輸入線保護電路AVDD而被供應到參考電壓產生器匕和 比較/轉換電路匕。參考電壓（AVref)係經由焊墊提 供給參考電壓產生器匕。被供應的參考電壓在參考電壓產 生N中被一系列的電阻（亦即，電阻梯）b2劃分， 故可提供期望的參考電壓供作比較之用。 類比接地線保護電路AGND、類比電源供應線保護電 路/VDD、和參考電壓線保護電路AVref的結構係由二極鲁 體等所組成，且其結構乃是普遍為人所知的。這些結構被 用來保護内部電路以對抗不正常電壓施加的可能性。輸入 -電路chO到Chl 1各個都是由一切換開關]^和保護電路匕 所組成。每個輸入電路經由焊墊a5到^來選取被供應的類5

第20頁 538345 五、發明說明（16) 比輸入信號之一，以和在A/D轉換器外侧所備置之控制電 路（未顯示於圖中）所提供的控制信號一致，且接著將被 選取的信號輸出到A / D轉換器主體a 。 如先前所述，焊墊％到~在半導體晶片的轉角上 被予以佈局。根據本發明之本實施例，焊墊〜係為類比接 地所用；焊墊七，為類比電源供應之用；焊墊 ，壓所用；焊墊％染16，類比輸人信號的個別波道之用； a 硬/生^集* ’焊塾9為、A/D轉換器的主體 Λΐ)/、^也線保遵電路AGND、類比電源線保護電路 σ多考電壓線保護電路AVref全部都被予以佈 Ϊ電中，由A/D轉換器硬性巨集所定義之上 、、/、同集體結構係被稱之為” A/j)核心”。 入軟路：，11的結構是相同的，上述的輸 連資訊，=: 電路硬性巨集而設計並包含其互 存單元5中？、局Μ連線資訊儲存於巨集佈局資訊儲 焊墊位址來予W局生。巨集可依照所需的輸入電路數目和 入軟^集好的A/D轉換器硬性巨集和輸 將參照圖7來闡'述 毁處理器之半導體裝i的程序， 術規格的所右二驟Sbl中，符合單晶片微處理器之既定技 登錄。SC電路互連資訊儲存單元3中被設計並 2中的各個規^ #〜工/係在參考儲存於裝置播案儲存單元 夺儿成，以和操作者經由控制/顯示單元工 第21頁 538345

所給定的指令一纟。每個電路元件 資訊儲存單元3中的電路元件，和符合±述4存於電路互連 件在這個階段被選取。被選取的每個電路元件。接電路兀 互連接，因此完成了單晶片微處理器的設計。 ^ 目 之後，在步驟Sb2，操作者藉由操作控制 :吏得- -軟性巨集或一硬性巨集），其相對不應早二 個，成早晶片微處理器的電路元件，可從巨集互; 存單7L4或巨集佈局資訊儲存單元5中被擷取出來。+驟 Sa3，微處理器的基層設計係粗略地設計。更明確地每' 個已設計好的電路元件（其佈局已被決定）之硬性巨集係 在適當的地方被大略地安置；而軟性巨集的概略面積^系從 軟性巨集所包括的硬性巨集大小來估計，藉 大略地被安置在適當的地方。 巨集亦 在步驟Sb4中，操作者將基層設計細分，以估記半導 體晶片的大小。在步驟Sb5中，與預估晶片大小適稱的相 鄰焊墊間之套件和間隔被決定。步驟讥6中，其位址取決 於上述基層設計的巨集係經由内連線工具的協助而彼此連 接。在步驟Sb7中，所形成的内連線係藉由内連線確認單 元8來進行確認。更精確地，該確認工作係藉由將單晶片 微處理器中的整個電路群組（藉由内連線工具的協助來建 構）’與步驟Sb 1中所設計的整個電路群組（已先被儲存 於電路互連資訊儲存單元3中）相比較來進行。如果該確 認程序顯示沒有缺陷存在（在步驟Sb8 )，步驟Sb9中的 操作即可實施運作。否則，如果有缺陷存在，則步驟Sb6

第22頁 538345 五、發明說明（18) 中的操作就會再次重複。該重複動作一直持續來更正所發 現的互連缺陷，直到步驟Sb8的答案變為，，是”為止； 亦即直到沒有互連缺陷存在為止。 在步驟Sb9中’完成硬性巨集（已經先根據上述的 基1設計而大略地予以佈局）的最終配置。另外，有關各 個軟性巨集之每個電路元件的佈局被予以精確地固定。圖 8係據本發明之實施例來說明微處理器tA/])轉換器佈局 =設計的詳細流程。首先，在步驟Scl，佈局設計單元7將 變數1初始化為〇，該變數代表類比輸入信號的波道數 目〇

在步驟Sc2，A/D轉換器硬性巨集經由控制/顯示單 來被選取與設計。又，焊墊％到a4被設計成此般而 得以配置由焊墊&到' 所組成的A/D轉換器核心、A/D轉換 器的^體ai、類比接地線保護電路AGND、類比電源供應 線保遵電路AVDD、和參考電壓線保護電路AVref。以上 這些皆如圖5所示，被安置在半導體晶片中之角落上的指 在A/D核心被加以佈局後，由輸入軟性巨集所表示 的輸入電路ch〇到chll以變數i增加的順序來佈<局^ 欲如此進行，在步驟Sc3中，頻道或輸入電路的總數 η經由控制/顯示單元1被輸入。舉例來說，如圖^ 示^因為A/D轉換器係由十二個輸入頻道所組成/ 二這個資料係透過控制/顯示單元丨來給定為全部= 數目。吾人需注意這個總數目可從裝置檔案儲存1單元1中 538345

被讀取。 f步驟Sc4中’佈局設計單元7在焊塾％的周圍配置輸 入電路chO。在步驟Sc5，變數i增加j。步驟Sc6 * 決定變數i是否等於或大於總數目„。如果，，否"，步驟J 和Sc5中的操作必須重複到步驟Sc6的答案為π是”為止 果"是"，所有輸入電路ch0到chll的佈’、、局則已完成如 每個輪入硬性巨集或每個輸入電路chx的輪入端子係以 常接近其相對應焊墊的方式來配置，其使得每個即將 =内連線將不會有寶曲的情形。因此，晶片的面積將

此輸入電路ch〇到Chll的佈局流程將焊墊^到3 以成一直線的方式配置在半導體晶片周邊，並令該焊墊6a 與步驟Sc5中所更新的變數土相對應。該流程也在^ 靠近個別焊墊as到〜的區域處配置有輸入電路ch〇到 chll所有A/D轉換器所需的電路元件則已經透過上述程 序而配置於半導體晶片之頂部。附帶一提，圖5係為一說 明以相同間隔來配置焊塾的例子。然而，焊墊的配置也允 許某些不規則間隔的存在。

吾人需注意，因為對於單晶片微處理器而言，其對套 件大小的尺寸縮小需求較ASIC來得強烈，故每個半導體晶 片的集積化程度需要改善。該集積化程度可藉由在極靠近 個別知墊七到七6的區域配置輸入電路chO到chi 1以獲 斗于改良’而這些焊墊係配置在半導體晶片的周圍。藉由如 此配置’介於焊墊a5到316和輸入電路ch〇到chll間的

第24頁 538345 五、發明說明（20) -- 區域為可利用的。 在所有的電路元件都被配置後，輸入電路ch〇到 c、hl 1的輸出端子透過一類比輸出信號線χι而彼此連 並在步驟Sc7中連接到A/D核心（見圖6 )的輸入端子。在 二，Sc8，控制輸入電路ch〇到以丨}切換開關的數位 信號線X2分別連接到切換開關的控制端子（見圖6 )。 二驟S c 9中 磁场阻斷材料被配置在數位信號線和類比 輸出信號線XI的每個交叉處Χ4，且A/D轉換器佈局的設 計亦告完成。 廿Η 9 (a)和9 (b)係分別說明磁場阻斷材料的放大鳥峨圖 矛棱σ j面圖。圖9 (b )的橫剖面圖係藉由在圖g (a)中沿著直 線AA所取之剖面而得之橫剖面圖。如圖g(a)和9(b)所示， 在類比線X1和數位線X2的交叉處，數位線X2為此般形成 而使得其經由連接線X3來和類比線χι構成多層交叉。一磁 場阻斷材料X4係夾在類比線χι和連接線乂3中間。 兹％阻斷材料X4被研磨成多塊碎片以有效地發揮阻斷 的功能。舉例來說，該材料X4由鋁所製成，其與一般内連 線的材質相同。嵌入磁場阻斷材料χ4的多塊碎片可使磁場 (由流過數位信號線Χ2之數位信號的震幅之劇烈變化所導 ，）得以避免對於流過類比輸出信號線χ丨的小震幅類比信 不利的影響。結果，在類比信號中S/N比值的可能惡 化情形即可避免。 假如輸入電路chO到chll已被登錄為一軟性巨 集，其將不可能藉由任何自動佈局/内連線程序來形成前

第25頁 538345 五、發明說明（21) __ 述之磁場阻斷材料的多塊碎片。缺 — 到chll所組成的電路a样兔…’將由輸入電路chO 阻斷材料Χ4的多塊碎片，這此 I王乜集，則可配置磁場 的形狀，因此可以降低在特足的區域具有特定 另外，因為類比信號線χι可:及 入硬性巨集（亦即’輸入電路ch〇到U使；ί越輸 電路間穿梭之類比信號線X1的長 c=;:在輸入 促成高性能輸入電路的形成，其且最小值。此將 小且雜訊干擾的機率大幅降低的;寺：。連線電阻控制在最 A/D轉換器佈局的設計係經由前述程序 相同的方式，組成單晶片微處理器的另成用 ”種軟性巨集（其儲存於巨集互連資訊儲存=局可利 硬性巨集（其儲存在巨集佈局資訊儲d 虽組成単晶片微處理器的所有電路元件之佈局以 於A/D核心的方式來決定時，延遲性能延遲則在圖7中# 驟SclO來確認。該確認工作乃是藉由延遲確認單元9 ν 施，該確認單元9係沿著每條内連線（其用來將電路元^ 彼此相連）來模擬延遲的預期量，且接著決定在步驟sbu 中的微處理器之規格是否合乎要求？如果步驟讥^的答 是"否"’其相對應的巨集則會被修正，俾使延遲量可符' 合上述步驛Sbl2中規格的要求。巨集的佈局接著依據步驟 Sb9中的巨集修正而改變。此外，如果步驟1的夂案為 "是π ’因為延遲量合乎規格的需求，遮罩設計單元1 〇'遂 '根

538345 五、發明說明（22) 據步驟Sbl 3的最新佈局設計=訊來為單晶片 遮罩；於是完成了單晶片微處理器的整為：。十 後，由遮罩設計單元H)所設置的遮罩被用來製 =

處理器的半導體晶片。 + 5 K 在上述說明中，以A/D轉換器來設計單晶片 的案例已經蘭述過。然而，本發明的範圍絕不 - 制。本發明Μ被用來作為施料導體裝i的類 用，例如PLL電路、定電流源、和D/A轉換器。在pu

的案例中’由PLL電路中對佈局敏感的部分所組成硬性巨 i U列如：⑽電路和迴圈濾波器，電路的電源供應線， 電源供應線的焊墊）皆根據本發明來以相似於a/d核心的 方式而設置。Μ電流源的案例中，設置有同時 供應線焊墊和定電流源核心焊墊的硬性巨集。 电I 1 2 2上述說明中，對配置在類比線X1和數位㈣ 父叉處的磁％阻斷材料X4之案例有所闡述。然 =材《4也可被配置在類比線X1和數位㈣彼此靠近^區 域0 另外一 ’ > 用來儲存内連線/佈局資訊的儲存單元2到β， 如圖3所示係代表任何種類之可暫時或永久紀錄半導體 置之内連線/佈局資訊的記錄媒體，亦即，一 & 移動的記錄媒體，例如：磁帶、磁碟、或光碟、或一内 有如半導體記憶裝置或硬碟的電腦系統。 據本發明纟實施的電腦硬體結構（其施行如 圖3之糸統的刼作）之範例將參照圖1〇而詳加說明。在圖 538345 五、發明說明（23) 1 〇中’根據本發明，電腦系統的組成係包含有· cpu 1 0 0 0、ROM 1001、硬碟 1〇〇3、軟碟機 1〇〇4、匯漭 1 0 0 6，這些構件係用來傳遞彼此間的指令和資料，·一 1虚 片，其儲存有上述硬性巨集的互連線/佈局資訊，I ” A/D核心’·及一軟性巨集，例如輸入軟性巨集。舉口 二兒二依序獅M _或硬碟1〇〇3讀 私式，並加以解譯，錢予以執行。RM係 以骽 域，舉例來說，其儲存有軟體程式中所定義:數— 值工或 圖3中的：連線確認單元8、延遲確認單元 =早兀7、和遮罩設計單元1〇之操作可全部藉由二 私式的協助而實施，該程式係表示執行個别操作人 廷些程式係儲存於圖1〇中所示 机，二 根據本發明而實施的半導體裝Λ ’、. “仃 有巨集資訊之記憶媒體，已經：：〉肖設備及儲存 明。吾人需暸解的β ^協问成個較佳實施例來說 在特定的實施例範ϊ中。涵七主題内容並未询限 ;;神和範鳴之各種形式二u:以 現為本發明所包括的範圍。 等效λ计白了 538345 圖式簡單說明 (圖式之簡單説明） 、有關本發明之以上所逑和其它目的、特性、和優點在 =下結合圖式之詳細說明中，將變得更為顯著，其中： 為一顯示設計半導體裝置之習知流程的流程圖； =為用_來說明習知參考電壓產生器的圖式； 二顯不一根據本發明之實施例來實施的半導體裝置設 叶故備之功能性結構的方塊圖； ΓΛ顯Λ根據本發明來設計-a/d轉換器硬性巨集和-輸 入季人性巨集之流程的流程圖； 之基顯二二本::圖之實施例來實施的a/d轉換器硬性 圖7為一顯示赧摅 塾產生器和輸入電路之電路圖； 流程圖；，據本x明來設計半導體裝置的整體流程之 :圖為-顯示根據本發明來設計輸入電路佈局之流程的流 片段結;冓9的(\):: J :據本發明而實施的磁場阻斷材料之 統係依據本發明而執二丄 施例之圖式’該電腦系 程序。 月而執订那些如同圖3所示之系統中的操作 (符號之說明） βπβ 第29頁 538345 圖式簡單說明 1〜控制/顯示單元 2〜裝置檔案的儲存單元 3〜電路互連資訊的儲存單元 4〜巨集互連資訊的儲存單元 5〜巨集佈局資訊的儲存單元 6〜佈局資訊的儲存單元 7〜佈局設計單元 8〜内連線確認單元 9〜延遲確認單元 1 0〜遮罩設計單元 11〜匯流排線 1 0 0 0〜佈局設計單元

10(Π 〜ROM

1002〜RAM 1 0 0 3〜硬碟 1 0 0 4〜軟體機 1 0 0 6〜匯流排線 AGND〜類比接地線保護線路 AVDD〜類比電源線保護電路 AVref〜參考電壓線保護電路 a卜A/D轉換器的主體 a 2到a 4〜焊墊 a5到al6〜焊墊 b 1〜切換開關

538345 圖式簡單說明 b2〜電阻梯 b3〜參考電壓產生器 b 4〜比較/轉換電路 b 5〜保護電路 chO到chi 1〜輸入電路 Pavref〜參考電壓 P a g n d〜類比接地端 r 1〜寄生電阻 •r2〜寄生電阻 R1〜電阻 R2〜電阻 S1〜功能設計 S2〜針對每個功能來設計巨集 S3〜晶片的基層設計 S4〜決定晶片大小 S5〜決定套件 S6〜決定焊墊間隔 S7〜以巨集為基礎的佈局設計 S8〜藉由模擬來確認性能

Sal〜巨集的電路設計

Sa2〜登錄巨集互連資訊

Sa3〜是否為硬性巨集？ S a 4〜設計佈局

Sa5〜登錄佈局/互連資訊

538345 圖式簡單說明

Sa6〜焊墊是否存在？

Sa7〜設計焊墊的佈局

Sa8〜登錄焊墊和保護電路的佈局/互連資訊

Sbl〜設計半導體裝置的電路

Sb2〜選擇一巨集

Sb3〜適切地配置巨集的佈局

Sb4〜半導體晶片的基層設計

Sb5〜決定焊墊間的套件和間隔

Sb6〜巨集間的互連 S b 7〜確認内連線

Sb8〜内連線是否沒問題？ S b 9〜設計佈局

Sbl 0〜確認延遲和性能

Sbll〜規格是否合乎要求？

Sbl2〜修正巨集

Sbl 3〜設計遮罩

Sc 1〜i = 1

Sc2〜配置A/D核心

Sc3〜輸入全部數目的頻道

Sc4〜配置輸入電路

Sc5〜i = i+1

Sc6〜i -n?

Sc7〜電路間的互連 Sc8〜數位信號線的互連

第32頁 538345 圖式簡單說明 S c 9〜配置磁場阻斷材料 X1〜類比輸出信號線 X2〜數位信號線 X3〜連接線 X4〜磁場阻斷材料

I1I1I

Claims (1)

1. 六、申請專利範圍 1β 一種半導體裝置設計方法，包含有： 在硬性巨集（Α)的半導體晶片上配置焊塾（ )並令其間隔為固定；及 2iJa4 在該半導體晶片上對該硬性巨集（A )予以佈局， 更其位置和該焊墊（a2到34 ) —致； 感部該硬性巨集（A)包括電路（A，B)之對佈局敏 〜。卩刀（A )的佈局/内連線資料，並令其相對應焊墊 / \到）彼此間的間隔為固定。 埠如申請專利範圍第1項之半導體裝置設計方法，其中嗲 3塾(\到h )的位址在該半導體晶片上亦為固定的。乂 含.申請專利範圍第1項之半導體裝置設計方法，更包 1==晶進片行= 4電路7二利由？广項之半導體裝置設計方法，其中該 局敏：Ut;到數位的轉換器（A，B);且該對佈 心的口P刀匕括一參考電壓產生器（b3) 〇 電路7Λ專Λ?括第1項之半導體裝置設計 )。八 Ρ刀包括一類比信號輸入電路（chO到chll ^ 6硬：:Λ專，圍第1項之半導體裝置設計方法，其中該 2巨集的建構係藉由如下方式：設計該電路（ΑΒ)之 )f敏感部分（Α )的結構；設計該對佈局敏感部分（A 、成電路元件的佈局；及設計相對應於該對佈局敏感

   Η 第34頁 538345 六、申請專利範圍 部分（A )的焊墊（如到a4 )之佈局。 7·如申請專利範圍第1項之半導體裝置設計方法，其中該 電路是一PLL電路之對佈局敏感部分。 8 ·如申請專利範圍第1項之半導體裝置設計方法，其中該 電路係為一定電流源之對佈局敏感部分。 9 · 一種半導體裝置設計設備，包含有： 巨集儲存單元（2到6) ’其儲存有一硬性巨集，該 硬性巨集係包括電路（A，B )中對佈局敏感部分（A )之佈 2/内連線資料以及其相對應之具有固定間隔的焊墊（^ J a4 )，及 2 —佈局設計單元（7,1 000 )，其對儲存於半導體晶片 此儲存單元中的硬性巨集加以佈局’其佈局方式為 性^焦:°亥半導體晶片上之既定間隔的固定焊墊可和該硬 集中的焊墊（a2到a4 )相對應。 ^申請專利範圍第9項之半導體裝置設計設備，其中 :軟二更儲存有一該電路（a，b)中之其它部分 上的該軟性巨集⑴予以佈局。早7°更對料導體曰曰片 ΙΓ生Γΐί;範圍第10項之半導體裝置設計設備，其中 代表在該其它部分中的電路元=互連n #硬性巨集 3表ΪΓΐί利範圍第11項之半導體裝置設計設備，其中 括：-數㈣：t 件的硬性巨集，其組成係包 數位和-類比電路元件；及一磁場阻斷材料，其可

   第35頁 六、申請專利範圍 避免由數位線所導致的磁 # 13.如申請專利範圍第二：：；比線有不利的影響。 該磁場阻斷材料係配置在兮半導體裝置设汁设備，其中 上。 你琢數位線和該類比線的交又處 14·—種記憶媒體，藉由名次刺占 丄 程式來儲存供存取之在理系統中所執行的應用 儲存在該記憶媒體中= 1資料’其係 該焊墊間的間隔係為ΪΚ枓和其相對應的焊墊；其中， :·亦利範圍第14項之記憶媒體，其中該焊塾的位 係兔申5月專利範圍第14項之記憶媒體’纟中該應用程式 係為協助半導體電路設計的程式。 用私式 =复ΐ申請專利範圍第14項之記憶媒體，更包含有該電路 ，、它部分的軟性巨集資料，其儲存在該記憶媒體中。 •如申請專利範圍第1 4項之記憶媒體，其中該電路為一 類比到數位的轉換器；且該對佈局敏感的部分包括一炎 考電壓產生器。 ， t申請專利範圍第17項之記憶媒體，其中該電路的其 b部分包括一類比信號輸出電路。 如申請專利範圍第1 7項之記憶媒體，其中該軟性巨集 二貝料包括硬性巨集間的互連資訊。 21 ·、如申請專利範圍第20項之記憶媒體，其中每個硬性巨 集代表一類比信號輸入電路，該電路包含有—類比和一數 第36頁 538345 六、申請專利範圍 位電路。 22. 如申請專利範圍第21項之記憶媒體，其中磁場阻斷材 料之一片段係配置於該類比信號輸入電路的一個區域上， 該區域係為類比信號線和數位信號線互相接近處。 23. 如申請專利範圍第22項之記憶媒體，其中該區域為該 類比信號線和該數位信號線的交接處。

   第37頁