JPH04216175A - 半導体集積回路のモジュールセル生成装置 - Google Patents
半導体集積回路のモジュールセル生成装置Info
- Publication number
- JPH04216175A JPH04216175A JP2402947A JP40294790A JPH04216175A JP H04216175 A JPH04216175 A JP H04216175A JP 2402947 A JP2402947 A JP 2402947A JP 40294790 A JP40294790 A JP 40294790A JP H04216175 A JPH04216175 A JP H04216175A
- Authority
- JP
- Japan
- Prior art keywords
- basic cell
- basic
- cell
- module
- layout design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000000034 method Methods 0.000 claims abstract description 14
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 30
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000012938 design process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明、半導体集積回路のモジュ
ールセル生成装置に関し、特にレイアウト設計データを
生成するためのモジュールセル生成装置に関するもので
ある。
ールセル生成装置に関し、特にレイアウト設計データを
生成するためのモジュールセル生成装置に関するもので
ある。
【0002】
【従来の技術】半導体集積回路においては、その内部に
RAM、ROM、PLA、乗算器など規則的なレイアウ
ト構造を有するモジュールセルと称される領域がある。 半導体集積回路の設計工程においては、このようなモジ
ュールセルをモジュールセル生成装置とよばれる基本セ
ル配置配線装置を用いて設計する方法が行なわれる。モ
ジュールセル生成装置は、各モジュールセルを設計する
際に各々のモジュールセルを特徴付ける指示パラメータ
を与えることによりモジュールセルのレイアウトを自動
設計する装置である。図10はモジュールのセル生成装
置のシステム構成図である。図10を参照して、従来の
モジュールセル生成装置は、パラメータ入力部1とモジ
ュールセル生成処理部2およびレイアウト設計データ出
力部3とを含む。
RAM、ROM、PLA、乗算器など規則的なレイアウ
ト構造を有するモジュールセルと称される領域がある。 半導体集積回路の設計工程においては、このようなモジ
ュールセルをモジュールセル生成装置とよばれる基本セ
ル配置配線装置を用いて設計する方法が行なわれる。モ
ジュールセル生成装置は、各モジュールセルを設計する
際に各々のモジュールセルを特徴付ける指示パラメータ
を与えることによりモジュールセルのレイアウトを自動
設計する装置である。図10はモジュールのセル生成装
置のシステム構成図である。図10を参照して、従来の
モジュールセル生成装置は、パラメータ入力部1とモジ
ュールセル生成処理部2およびレイアウト設計データ出
力部3とを含む。
【0003】パラメータ入力部1はモジュールセルの生
成に必要な指示パラメータ1aを入力する。指示パラメ
ータとは、たとえばRAMのモジュールセルにおいて、
1ワードのビット数、記憶容量あるいはモジュールセル
のレイアウトの大きさなどが代表的なパラメータである
。
成に必要な指示パラメータ1aを入力する。指示パラメ
ータとは、たとえばRAMのモジュールセルにおいて、
1ワードのビット数、記憶容量あるいはモジュールセル
のレイアウトの大きさなどが代表的なパラメータである
。
【0004】モジュールセル生成処理部2は基本セル群
21、構造記述部22および基本セル配置配線処理部2
3とを備える。基本セル群21は種々の基本セルを蓄積
している。基本セルとはレイアウト設計データを構成す
るための基礎となるレイアウト設計データである。その
基本セルの具体例を説明する。図11は配線構造を示す
基本セルの一例を示す基本セル構造図である。この基本
セル30は2本の配線31、32を有している。また、
図12は他の基本セルの構造図である。この基本セル4
0は1つのトランジスタを含み、さらにソース配線41
、ドレイン配線42およびゲート配線43を有するもの
である。図12に示される基本セルの回路図が図13に
示される。図13には、図12の基本セルに対応してト
ランジスタ51、ソース5S、ドレイン5D、ゲート5
Gが示されており、各々ソース配線41、ドレイン配線
42およびゲート配線43に対応している。
21、構造記述部22および基本セル配置配線処理部2
3とを備える。基本セル群21は種々の基本セルを蓄積
している。基本セルとはレイアウト設計データを構成す
るための基礎となるレイアウト設計データである。その
基本セルの具体例を説明する。図11は配線構造を示す
基本セルの一例を示す基本セル構造図である。この基本
セル30は2本の配線31、32を有している。また、
図12は他の基本セルの構造図である。この基本セル4
0は1つのトランジスタを含み、さらにソース配線41
、ドレイン配線42およびゲート配線43を有するもの
である。図12に示される基本セルの回路図が図13に
示される。図13には、図12の基本セルに対応してト
ランジスタ51、ソース5S、ドレイン5D、ゲート5
Gが示されており、各々ソース配線41、ドレイン配線
42およびゲート配線43に対応している。
【0005】構造記述部22は使用する基本セルの指定
と配置方向、繰返し数および基本セル間の相対関係、基
本セル間の配線ならびにそれらが指示パラメータに応じ
てどのように変化するかなどについて記述した構造記述
がプログラムされている。そして、この構造記述部22
は基本セル配置配線処理部23に対して上記のような種
々の指示を出力する。
と配置方向、繰返し数および基本セル間の相対関係、基
本セル間の配線ならびにそれらが指示パラメータに応じ
てどのように変化するかなどについて記述した構造記述
がプログラムされている。そして、この構造記述部22
は基本セル配置配線処理部23に対して上記のような種
々の指示を出力する。
【0006】基本セル配置配線処理部23は基本セル群
21から与えられた基本セルと構造記述部22からの構
造記述およびパラメータ入力部1より入力された指示パ
ラメータ1aに基づいてモジュールセルのレイアウト設
計データを生成する。そして、生成したレイアウト設計
データをレイアウト設計データ出力部3に出力する。
21から与えられた基本セルと構造記述部22からの構
造記述およびパラメータ入力部1より入力された指示パ
ラメータ1aに基づいてモジュールセルのレイアウト設
計データを生成する。そして、生成したレイアウト設計
データをレイアウト設計データ出力部3に出力する。
【0007】次に、この従来のモジュールセル生成装置
の動作について3つの例を用いて説明する。この説明に
は図11に示される基本セル30と図12に示される基
本セル40とを用いて図14、図15、図16に示され
るレイアウト設計データを生成する場合について説明す
る。
の動作について3つの例を用いて説明する。この説明に
は図11に示される基本セル30と図12に示される基
本セル40とを用いて図14、図15、図16に示され
るレイアウト設計データを生成する場合について説明す
る。
【0008】まず、パラメータ入力部1から指示パラメ
ータとしてX、Y、Zが与えられるとする。そして、構
造記述部22に「基本セルXのY側に基本セル40をZ
だけ上に移動して配置する。」とプログラムされている
とする。
ータとしてX、Y、Zが与えられるとする。そして、構
造記述部22に「基本セルXのY側に基本セル40をZ
だけ上に移動して配置する。」とプログラムされている
とする。
【0009】このような条件において、図14に示す第
1の例では、指示パラメータとしてX=1、Y=右、Z
=0が与えられる。基本セル配置配線処理部23は基本
セル群21より基本セル30および基本セル40を取り
出し指示パラメータ1aおよび構造記述22に基づいて
レイアウト設計を行ない、図14に示すようなパターン
のレイアウト設計データをレイアウト設計データ出力部
3に出力する。図14に示されるレイアウトは、基本セ
ル40のトランジスタのソース線41を基本セル30の
配線31で延長し、ゲート配線43を配線32で延長し
たレイアウト設計データとなっている。
1の例では、指示パラメータとしてX=1、Y=右、Z
=0が与えられる。基本セル配置配線処理部23は基本
セル群21より基本セル30および基本セル40を取り
出し指示パラメータ1aおよび構造記述22に基づいて
レイアウト設計を行ない、図14に示すようなパターン
のレイアウト設計データをレイアウト設計データ出力部
3に出力する。図14に示されるレイアウトは、基本セ
ル40のトランジスタのソース線41を基本セル30の
配線31で延長し、ゲート配線43を配線32で延長し
たレイアウト設計データとなっている。
【0010】次に、図15に示す第2の例では、指示パ
ラメータとしてX=1、Y=右、Z=1/2を与える。 この指示パラメータおよび構造記述ならびに基本セルに
基づいて図15に示されるレイアウト設計データが生成
される。図15に示すレイアウトでは基本セル40のト
ランジスタのゲート配線43を基本セル30の配線31
で延長し、配線32はどこにも接続されていないレイア
ウト設計データとなっている。
ラメータとしてX=1、Y=右、Z=1/2を与える。 この指示パラメータおよび構造記述ならびに基本セルに
基づいて図15に示されるレイアウト設計データが生成
される。図15に示すレイアウトでは基本セル40のト
ランジスタのゲート配線43を基本セル30の配線31
で延長し、配線32はどこにも接続されていないレイア
ウト設計データとなっている。
【0011】図16に示す第3の例では、指示パラメー
タとしてX=2、Y=右、Z=0が与えられる。そして
、この指示パラメータおよび基本セルならびに構造記述
に基づいて図16のレイアウト設計データが生成される
。図16に示されるレイアウトでは基本セル40の右側
に同じ形状の基本セル40が生成され、左右の基本セル
40のゲート配線が接続され、さらに左側の基本セル4
0のドレイン配線42と右側の基本セル40のソース配
線41とが接続されたレイアウト設計データとなってい
る。図16に対応する回路図が図17に示される。
タとしてX=2、Y=右、Z=0が与えられる。そして
、この指示パラメータおよび基本セルならびに構造記述
に基づいて図16のレイアウト設計データが生成される
。図16に示されるレイアウトでは基本セル40の右側
に同じ形状の基本セル40が生成され、左右の基本セル
40のゲート配線が接続され、さらに左側の基本セル4
0のドレイン配線42と右側の基本セル40のソース配
線41とが接続されたレイアウト設計データとなってい
る。図16に対応する回路図が図17に示される。
【0012】このように、従来のモジュール生成装置は
、指示パラメータ1a、基本セル群21および構造記述
22に応じたレイアウト設計データを自動的に生成する
ことができる。
、指示パラメータ1a、基本セル群21および構造記述
22に応じたレイアウト設計データを自動的に生成する
ことができる。
【0013】
【発明が解決しようとする課題】ところが、従来のモジ
ュールセル生成装置においては、基本セル群21は予め
形状が固定されて用意された基本セルのみから構成され
ている。したがって、これらの基本セルの組合せにより
生成することが可能な半導体集積回路のレイアウト設計
データには制限があった。すなわち、基本セル群21に
含まれない基本セルとの組合せによるレイアウト設計デ
ータは生成することができなかった。あるいは、そのよ
うなレイアウト設計データを生成するためには、予めモ
ジュールセル生成装置の自動設計作業とは別に、基本セ
ルを人為的に基本セル群21中に作成して保存しておく
作業が必要であった。このような作業は設計作業の工程
を増大し、また、繁雑化するために好ましくない。
ュールセル生成装置においては、基本セル群21は予め
形状が固定されて用意された基本セルのみから構成され
ている。したがって、これらの基本セルの組合せにより
生成することが可能な半導体集積回路のレイアウト設計
データには制限があった。すなわち、基本セル群21に
含まれない基本セルとの組合せによるレイアウト設計デ
ータは生成することができなかった。あるいは、そのよ
うなレイアウト設計データを生成するためには、予めモ
ジュールセル生成装置の自動設計作業とは別に、基本セ
ルを人為的に基本セル群21中に作成して保存しておく
作業が必要であった。このような作業は設計作業の工程
を増大し、また、繁雑化するために好ましくない。
【0014】したがって、この発明は上記のような問題
点を解消するためになされたもので、保有する基本セル
の種類に応じて生成可能なレイアウト設計データが制限
されることのないレイアウト設計自由度の高いモジュー
ルセル生成装置を提供することを目的とする。
点を解消するためになされたもので、保有する基本セル
の種類に応じて生成可能なレイアウト設計データが制限
されることのないレイアウト設計自由度の高いモジュー
ルセル生成装置を提供することを目的とする。
【0015】
【課題を解決するための手段】この発明によるモジュー
ル生成装置は、半導体集積回路に含まれるモジュール回
路のセルの配置およびセル間の配線を自動的に行なう装
置である。そして、モジュールセルの構造を規定する指
示パラメータを入力するパラメータ入力手段を備える。 また、パラメータ入力手段から入力された指示パラメー
タに応じて種々の形状の第1基本セルを生成する基本セ
ル生成手段を備える。さらに、第1基本セルと、あらか
じめ定められた形状を有する既存の第2基本セルとを保
存する基本セル保存手段と、指示パラメータに応じて第
1基本セルおよび第2基本セルの配置方法や配線方法を
規定する構造記述を有する構造記述手段を備える。さら
に、指示パラメータおよび構造記述に基づいて基本セル
保存手段から取り出した第1基本セルおよび第2基本セ
ルを所定のパターンに配置し、かつ配線パターンを形成
することによりモジュールセルを生成する基本セル配置
配線手段と、生成されたモジュールセルのレイアウト設
計データを出力するレイアウト設計データ出力手段とを
有している。
ル生成装置は、半導体集積回路に含まれるモジュール回
路のセルの配置およびセル間の配線を自動的に行なう装
置である。そして、モジュールセルの構造を規定する指
示パラメータを入力するパラメータ入力手段を備える。 また、パラメータ入力手段から入力された指示パラメー
タに応じて種々の形状の第1基本セルを生成する基本セ
ル生成手段を備える。さらに、第1基本セルと、あらか
じめ定められた形状を有する既存の第2基本セルとを保
存する基本セル保存手段と、指示パラメータに応じて第
1基本セルおよび第2基本セルの配置方法や配線方法を
規定する構造記述を有する構造記述手段を備える。さら
に、指示パラメータおよび構造記述に基づいて基本セル
保存手段から取り出した第1基本セルおよび第2基本セ
ルを所定のパターンに配置し、かつ配線パターンを形成
することによりモジュールセルを生成する基本セル配置
配線手段と、生成されたモジュールセルのレイアウト設
計データを出力するレイアウト設計データ出力手段とを
有している。
【0016】
【作用】この発明によるモジュール生成装置は、指示パ
ラメータにより基本セルを新たに生成することが可能な
基本セル生成手段を備えたことにより、種々のレイアウ
ト設計データに応じた基本セルを生成して保存すること
ができるため、自動レイアウト設計が可能なモジュール
セルのレイアウトの自由度を向上することができる。
ラメータにより基本セルを新たに生成することが可能な
基本セル生成手段を備えたことにより、種々のレイアウ
ト設計データに応じた基本セルを生成して保存すること
ができるため、自動レイアウト設計が可能なモジュール
セルのレイアウトの自由度を向上することができる。
【0017】
【実施例】以下、この発明の実施例について図を用いて
詳細に説明する。
詳細に説明する。
【0018】図1は、この発明の一実施例によるモジュ
ールセル生成装置の構成を示すシステム構成図である。 図1を参照して、モジュールセル生成装置はパラメータ
入力部1とモジュールセル生成処理部2およびレイアウ
ト設計データ出力部3とを含む。モジュールセル生成装
置は指示パラメータ1aを入力とし、その値に応じてレ
イアウト設計データ3aを出力する。
ールセル生成装置の構成を示すシステム構成図である。 図1を参照して、モジュールセル生成装置はパラメータ
入力部1とモジュールセル生成処理部2およびレイアウ
ト設計データ出力部3とを含む。モジュールセル生成装
置は指示パラメータ1aを入力とし、その値に応じてレ
イアウト設計データ3aを出力する。
【0019】パラメータ入力部1はモジュール生成処理
部2に対して与える指示パラメータ1aを外部から入力
する。入力方法としては入力端末機あるいは外部ファイ
ルなどが用いられる。入力された指示パラメータ1aは
モジュールセル生成処理部2の基本セル生成処理部24
および基本セル配置配線処理部23の2カ所に各々指示
を与える。
部2に対して与える指示パラメータ1aを外部から入力
する。入力方法としては入力端末機あるいは外部ファイ
ルなどが用いられる。入力された指示パラメータ1aは
モジュールセル生成処理部2の基本セル生成処理部24
および基本セル配置配線処理部23の2カ所に各々指示
を与える。
【0020】モジュールセル生成処理部2は基本セル生
成処理部24と基本セル群21と構造記述部22および
基本セル配置配線処理部23とを備える。さらに基本セ
ル群21は基本セル生成処理部24により生成される第
1基本セルを保存する第1基本セル群21bと、予め用
意された基本セルを保存する第2基本セル群21aとを
備える。
成処理部24と基本セル群21と構造記述部22および
基本セル配置配線処理部23とを備える。さらに基本セ
ル群21は基本セル生成処理部24により生成される第
1基本セルを保存する第1基本セル群21bと、予め用
意された基本セルを保存する第2基本セル群21aとを
備える。
【0021】基本セル生成処理部24はパラメータ入力
部1から入力された指示パラメータ1aに応じて種々の
基本パラメータを生成し第1基本セル群21bに出力す
る。この基本セルの生成動作については後述する。
部1から入力された指示パラメータ1aに応じて種々の
基本パラメータを生成し第1基本セル群21bに出力す
る。この基本セルの生成動作については後述する。
【0022】構造記述部22は従来の装置と同様に使用
する基本セルの指定と配置方向、繰返し数、基本セル間
の相対関係、基本セル間の配線ならびにそれらが指示パ
ラメータに応じてどのように変化するかを記述した構造
記述がプログラムされている。
する基本セルの指定と配置方向、繰返し数、基本セル間
の相対関係、基本セル間の配線ならびにそれらが指示パ
ラメータに応じてどのように変化するかを記述した構造
記述がプログラムされている。
【0023】基本セル配置配線処理部23はパラメータ
入力部1から与えられた指示パラメータ1aと、構造記
述部22の構造記述と基本セル群21から与えられた基
本セルとを用いてモジュールセルのレイアウトを行ない
レイアウト設計データをレイアウト設計データ出力部3
に出力する。
入力部1から与えられた指示パラメータ1aと、構造記
述部22の構造記述と基本セル群21から与えられた基
本セルとを用いてモジュールセルのレイアウトを行ない
レイアウト設計データをレイアウト設計データ出力部3
に出力する。
【0024】次に、基本セル生成処理部24において基
本セルを生成する動作について幾つかの例を用いて説明
する。
本セルを生成する動作について幾つかの例を用いて説明
する。
【0025】まず、第1の例として配線セルを生成する
場合について説明する。図2および図3はこの第1の例
による配線セルの第1のパターンおよび第2のパターン
を示す配線セル構造図である。これらの配線パターンは
、複数の配線の間隔を一定にしておいて、太い配線をp
本、細い配線をq本置くという指示パラメータの与え方
によりレイアウト設計データである基本セルを生成する
方法である。そして、図2のパターンでは指示パラメー
タとして(2,1)を、また図3のパターンでは指示パ
ラメータとして(2,3)を与えている。これにより、
図2のパターンでは、すべて等間隔で太い配線81と細
い配線82、83が配置されている。また、図3のパタ
ーンでは同じく等しい間隔で太い配線84、85、86
と細い配線87、88が配列されている。このような指
示パラメータの与え方以外に、たとえば基本セルの高さ
を指示パラメータとして与え、このセル高さ内に入る最
大の配線数をもつ基本セルを生成する方法をとることも
可能である。
場合について説明する。図2および図3はこの第1の例
による配線セルの第1のパターンおよび第2のパターン
を示す配線セル構造図である。これらの配線パターンは
、複数の配線の間隔を一定にしておいて、太い配線をp
本、細い配線をq本置くという指示パラメータの与え方
によりレイアウト設計データである基本セルを生成する
方法である。そして、図2のパターンでは指示パラメー
タとして(2,1)を、また図3のパターンでは指示パ
ラメータとして(2,3)を与えている。これにより、
図2のパターンでは、すべて等間隔で太い配線81と細
い配線82、83が配置されている。また、図3のパタ
ーンでは同じく等しい間隔で太い配線84、85、86
と細い配線87、88が配列されている。このような指
示パラメータの与え方以外に、たとえば基本セルの高さ
を指示パラメータとして与え、このセル高さ内に入る最
大の配線数をもつ基本セルを生成する方法をとることも
可能である。
【0026】次に、第2の基本セルの生成方法について
説明する。図4および図5は出力ドライブ能力を可変と
した基本セル構造を示す基本セル構造図である。この例
は、指示パラメータにより出力ドライブ能力を与え、そ
れに応じたレイアウト設計データを基本セル生成処理部
24により生成するものである。第4図は、ドライブ能
力が小さいときに生成されるレイアウト設計データの基
本セル構造図であり、図5はドライブ能力が大きいとき
に生成されるレイアウト生成データの基本セル構造図で
ある。図4に示されるように、ドライブ能力が小さいと
きの基本セル9aは、ドライブ能力が大きいときの基本
セル9bに比べてトランジスタの大きさが小さく構成さ
れている。なお、この両図には、各々トランジスタのソ
ース配線91、95、ドレイン配線92、96、ゲート
配線93、97および配線94、98、99が示されて
いる。そして、配線は、図4においては1本であり、図
5においては2本生成されている。
説明する。図4および図5は出力ドライブ能力を可変と
した基本セル構造を示す基本セル構造図である。この例
は、指示パラメータにより出力ドライブ能力を与え、そ
れに応じたレイアウト設計データを基本セル生成処理部
24により生成するものである。第4図は、ドライブ能
力が小さいときに生成されるレイアウト設計データの基
本セル構造図であり、図5はドライブ能力が大きいとき
に生成されるレイアウト生成データの基本セル構造図で
ある。図4に示されるように、ドライブ能力が小さいと
きの基本セル9aは、ドライブ能力が大きいときの基本
セル9bに比べてトランジスタの大きさが小さく構成さ
れている。なお、この両図には、各々トランジスタのソ
ース配線91、95、ドレイン配線92、96、ゲート
配線93、97および配線94、98、99が示されて
いる。そして、配線は、図4においては1本であり、図
5においては2本生成されている。
【0027】さらに、第3の例として、指示パラメータ
により基本セルの中の配置や配線を指定して基本セルを
生成する例について説明する。図6は、このような指定
方法により生成された基本セルの構造図である。基本セ
ル100は1つのトランジスタとこれに接続されるソー
ス配線101、ゲート配線102およびドレイン配線1
03を有している。
により基本セルの中の配置や配線を指定して基本セルを
生成する例について説明する。図6は、このような指定
方法により生成された基本セルの構造図である。基本セ
ル100は1つのトランジスタとこれに接続されるソー
ス配線101、ゲート配線102およびドレイン配線1
03を有している。
【0028】このように、指示パラメータにより、基本
セルの大きさやその中を通過する配線数を指定したり、
あるいはその他基本セルを特徴付けるパラメータを指定
することによって基本セル生成処理部24において種々
の基本セルを生成することができる。そして、この基本
セル生成処理部24で生成された基本データは第1基本
セル群21bに保存され、既存の第2基本セル群21a
とともに基本セル配置配線処理部23に取り出されてレ
イアウト設計データを構成する。
セルの大きさやその中を通過する配線数を指定したり、
あるいはその他基本セルを特徴付けるパラメータを指定
することによって基本セル生成処理部24において種々
の基本セルを生成することができる。そして、この基本
セル生成処理部24で生成された基本データは第1基本
セル群21bに保存され、既存の第2基本セル群21a
とともに基本セル配置配線処理部23に取り出されてレ
イアウト設計データを構成する。
【0029】次に、上記のような基本セル生成処理部2
4での動作を含めて、モジュールセル生成装置の全体的
な動作について説明する。たとえば図1を参照して、パ
ラメータ入力部1から指示パラメータ1aが入力される
。指示パラメータ1aの一部は基本セル生成処理部24
に指示を与え、レイアウト設計データ生成に必要な新た
な基本セルを生成し、第1基本セル群21bに与える。 構造記述部22には基本セルの配置方法および配線方法
を規定した制御記述である構造記述がプログラムされて
いる。そして、基本セル配置配線処理部23は、この構
造記述と指示パラメータ1aに基づき基本セル群21の
新たに生成された基本セルと予め用意された基本セルと
を集合してレイアウト設計データを生成する。生成され
たレイアウト設計データはレイアウト設計データ出力部
3に出力される。出力されたレイアウト設計データ3a
はさらに、たとえば図形編集変換処理あるいはデータ変
換処理などが施されて他の集積回路製造装置などに出力
される。
4での動作を含めて、モジュールセル生成装置の全体的
な動作について説明する。たとえば図1を参照して、パ
ラメータ入力部1から指示パラメータ1aが入力される
。指示パラメータ1aの一部は基本セル生成処理部24
に指示を与え、レイアウト設計データ生成に必要な新た
な基本セルを生成し、第1基本セル群21bに与える。 構造記述部22には基本セルの配置方法および配線方法
を規定した制御記述である構造記述がプログラムされて
いる。そして、基本セル配置配線処理部23は、この構
造記述と指示パラメータ1aに基づき基本セル群21の
新たに生成された基本セルと予め用意された基本セルと
を集合してレイアウト設計データを生成する。生成され
たレイアウト設計データはレイアウト設計データ出力部
3に出力される。出力されたレイアウト設計データ3a
はさらに、たとえば図形編集変換処理あるいはデータ変
換処理などが施されて他の集積回路製造装置などに出力
される。
【0030】このように、この発明によるモジュールセ
ル生成装置は、基本セル生成処理部24を備えることに
より、従来のモジュールセル生成装置に比べてレイアウ
ト設計データを効率よく生成することができる。この点
についてさらに説明する。説明に用いるレイアウト設計
データの例としては、トランジスタのゲート配線を延長
し、これと平行に1本の配線を有するデータを用いる。 図7は従来のモジュールセル生成装置を用いて生成した
レイアウト設計データの構造図であり、図9はこの発明
によるモジュールセル生成装置を用いて生成したレイア
ウト設計データの構造図である。
ル生成装置は、基本セル生成処理部24を備えることに
より、従来のモジュールセル生成装置に比べてレイアウ
ト設計データを効率よく生成することができる。この点
についてさらに説明する。説明に用いるレイアウト設計
データの例としては、トランジスタのゲート配線を延長
し、これと平行に1本の配線を有するデータを用いる。 図7は従来のモジュールセル生成装置を用いて生成した
レイアウト設計データの構造図であり、図9はこの発明
によるモジュールセル生成装置を用いて生成したレイア
ウト設計データの構造図である。
【0031】図7を参照して、従来のモジュールセル生
成装置を用いた場合には、予め定められた形状の基本セ
ル30、110、40の組合せによりレイアウト設計デ
ータが図示のように生成される。この基本セル30、1
10、40は各々「従来の技術」の章で説明した図11
および図12の基本セルに対応するものである。この従
来の例においては、ゲート配線43、31と平行に延び
る配線111、32以外にさらに不連続な配線112が
生成される。
成装置を用いた場合には、予め定められた形状の基本セ
ル30、110、40の組合せによりレイアウト設計デ
ータが図示のように生成される。この基本セル30、1
10、40は各々「従来の技術」の章で説明した図11
および図12の基本セルに対応するものである。この従
来の例においては、ゲート配線43、31と平行に延び
る配線111、32以外にさらに不連続な配線112が
生成される。
【0032】これに対し図9に示すこの発明によるモジ
ュール生成装置を用いたレイアウト設計データの場合に
は、従来の装置で生成したような不要な配線レイアウト
が生成されない。すなわち、本実施例では、図8に示す
新たな基本セル120を構成し、これを用いて図9に示
すレイアウト設計データを形成するようにしたためであ
る。図8の基本セル120は、ソース配線121、ドレ
イン配線122およびゲート配線123と、さらにゲー
ト配線123と平行に延びる配線124を有している。 したがって、図9に示すように、ゲート配線123と配
線セル30の配線31とが接続され、配線124と配線
32とが接続されている。このように、図7と図9との
対比により、本発明のモジュールセル生成装置により生
成されたレイアウト設計データでは従来のものに比べて
面積的な無駄を排除し、効率のよいレイアウト設計で他
の生成が可能となることが明らかである。
ュール生成装置を用いたレイアウト設計データの場合に
は、従来の装置で生成したような不要な配線レイアウト
が生成されない。すなわち、本実施例では、図8に示す
新たな基本セル120を構成し、これを用いて図9に示
すレイアウト設計データを形成するようにしたためであ
る。図8の基本セル120は、ソース配線121、ドレ
イン配線122およびゲート配線123と、さらにゲー
ト配線123と平行に延びる配線124を有している。 したがって、図9に示すように、ゲート配線123と配
線セル30の配線31とが接続され、配線124と配線
32とが接続されている。このように、図7と図9との
対比により、本発明のモジュールセル生成装置により生
成されたレイアウト設計データでは従来のものに比べて
面積的な無駄を排除し、効率のよいレイアウト設計で他
の生成が可能となることが明らかである。
【0033】
【発明の効果】このように、この発明によるモジュール
セル生成装置は、指示パラメータにより基本セルを新た
に生成する基本セル生成処理部を有し、この基本セル生
成処理部により生成した基本セルと予め用意した基本セ
ルとを用いてレイアウト設計データを作成するように構
成したので、レイアウトの無駄を排除した効率的なレイ
アウト設計データの生成が可能となる。
セル生成装置は、指示パラメータにより基本セルを新た
に生成する基本セル生成処理部を有し、この基本セル生
成処理部により生成した基本セルと予め用意した基本セ
ルとを用いてレイアウト設計データを作成するように構
成したので、レイアウトの無駄を排除した効率的なレイ
アウト設計データの生成が可能となる。
【図1】この発明によるモジュールセル生成装置のシス
テム構成図である。
テム構成図である。
【図2】この発明のモジュールセル生成装置の基本セル
生成処理部により生成された第1の例の基本セルの一例
を示す基本セル構造図である。
生成処理部により生成された第1の例の基本セルの一例
を示す基本セル構造図である。
【図3】この発明のモジュール生成装置の基本セル生成
処理部により生成された第1の例の基本セルの他の例を
示す基本セル構造図である。
処理部により生成された第1の例の基本セルの他の例を
示す基本セル構造図である。
【図4】この発明によるモジュール生成装置の基本セル
生成処理部により生成された第2の基本セルの一例を示
す基本セル構造図である。
生成処理部により生成された第2の基本セルの一例を示
す基本セル構造図である。
【図5】この発明によるモジュールセル生成装置の基本
セル生成処理部により生成された第2の基本セルの他の
例を示す基本セル構造図である。
セル生成処理部により生成された第2の基本セルの他の
例を示す基本セル構造図である。
【図6】この発明によるモジュールセル生成装置の基本
セル生成処理部により生成された第3の例による基本セ
ルのさらに他の例を示す基本セル構造図である。
セル生成処理部により生成された第3の例による基本セ
ルのさらに他の例を示す基本セル構造図である。
【図7】従来のモジュールセル生成装置により生成され
たレイアウト設計データの構造図である。
たレイアウト設計データの構造図である。
【図8】この発明によるモジュールセル生成装置の基本
セル生成処理部により生成された基本セル群の基本セル
構造図である。
セル生成処理部により生成された基本セル群の基本セル
構造図である。
【図9】この発明によるモジュールセル生成装置により
生成されたレイアウト設計データの構造図である。
生成されたレイアウト設計データの構造図である。
【図10】従来のモジュールセル生成装置のシステム構
成図である。
成図である。
【図11】従来のモジュールセル生成装置の基本セルの
配線構造図である。
配線構造図である。
【図12】従来のモジュールセル生成装置のトランジス
タを含む基本セルの構造図である。
タを含む基本セルの構造図である。
【図13】図12に示す基本セルの回路図である。
【図14】従来のモジュールセル生成装置により生成さ
れたレイアウト設計データの構造図である。
れたレイアウト設計データの構造図である。
【図15】従来のモジュールセル生成装置により生成さ
れたレイアウト設計データの他の例を示す構造図である
。
れたレイアウト設計データの他の例を示す構造図である
。
【図16】従来のモジュールセル生成装置により生成さ
れたレイアウト設計データのさらに他の例を示す構造図
である。
れたレイアウト設計データのさらに他の例を示す構造図
である。
【図17】図16に示されるレイアウト設計データの回
路図である。
路図である。
1 パラメータ入力部
1a 指示パラメータ
2 モジュールセル生成処理部
3 レイアウト設計データ出力部
3a レイアウト設計データ
21 基本セル群
21a 第2基本セル群
21b 第1基本セル群
22 構造記述部
23 基本セル配置配線処理部
24 基本セル生成処理部
Claims (1)
- 【請求項1】 半導体集積回路に含まれるモジュール
回路のセルの配置およびセル間の配線を自動的に行なう
半導体集積回路のモジュールセル生成装置であって、モ
ジュールセルの構造を規定する指示パラメータを入力す
るパラメータ入力手段と、前記パラメータ入力手段から
入力された前記指示パラメータに応じて種々の形状の第
1基本セルを生成する基本セル生成手段と、前記第1基
本セルと、あらかじめ定められた形状を有する既存の第
2基本セルとを保存する基本セル保存手段と、前記指示
パラメータに応じて前記第1基本セルおよび前記第2基
本セルの配置方法や配線方法を規定する構造記述を有す
る構造記述手段と、前記指示パラメータおよび前記構造
記述に基づいて、前記基本セル保存手段から取り出した
前記第1基本セルおよび前記第2基本セルを所定のパタ
ーンに配置し、かつ配線パターンを形成することにより
モジュールセルを生成する基本セル配置配線手段と、前
記基本セル配置配線手段により生成されたモジュールセ
ルのレイアウト設計データを出力するレイアウト設計デ
ータ出力手段とを有する、半導体集積回路のモジュール
セル生成装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2402947A JPH04216175A (ja) | 1990-12-17 | 1990-12-17 | 半導体集積回路のモジュールセル生成装置 |
US07/805,139 US5394338A (en) | 1990-12-17 | 1991-12-11 | Module cell generating device for a semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2402947A JPH04216175A (ja) | 1990-12-17 | 1990-12-17 | 半導体集積回路のモジュールセル生成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04216175A true JPH04216175A (ja) | 1992-08-06 |
Family
ID=18512711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2402947A Withdrawn JPH04216175A (ja) | 1990-12-17 | 1990-12-17 | 半導体集積回路のモジュールセル生成装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5394338A (ja) |
JP (1) | JPH04216175A (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5737236A (en) * | 1996-02-08 | 1998-04-07 | Motorola, Inc. | Apparatus and method for the automatic determination of a standard library height within an integrated circuit design |
US6260182B1 (en) | 1998-03-27 | 2001-07-10 | Xilinx, Inc. | Method for specifying routing in a logic module by direct module communication |
US6292925B1 (en) * | 1998-03-27 | 2001-09-18 | Xilinx, Inc. | Context-sensitive self implementing modules |
US6216258B1 (en) | 1998-03-27 | 2001-04-10 | Xilinx, Inc. | FPGA modules parameterized by expressions |
US6237129B1 (en) | 1998-03-27 | 2001-05-22 | Xilinx, Inc. | Method for constraining circuit element positions in structured layouts |
US6243851B1 (en) | 1998-03-27 | 2001-06-05 | Xilinx, Inc. | Heterogeneous method for determining module placement in FPGAs |
US6430732B1 (en) | 1998-03-27 | 2002-08-06 | Xilinx, Inc. | Method for structured layout in a hardware description language |
US6782514B2 (en) * | 2002-01-24 | 2004-08-24 | Zenasis Technologies, Inc. | Context-sensitive constraint driven uniquification and characterization of standard cells |
JP2004171075A (ja) * | 2002-11-18 | 2004-06-17 | Sanyo Electric Co Ltd | 半導体集積回路のレイアウト設計装置、レイアウト設計方法及びレイアウト設計プログラム |
CN100555291C (zh) * | 2003-12-13 | 2009-10-28 | 鸿富锦精密工业(深圳)有限公司 | 自动排版系统及方法 |
US7257794B2 (en) * | 2004-12-17 | 2007-08-14 | Springsoft, Inc. | Unit-based layout system for passive IC devices |
US9158878B2 (en) * | 2013-08-23 | 2015-10-13 | Kabushiki Kaisha Toshiba | Method and apparatus for generating circuit layout using design model and specification |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5097422A (en) * | 1986-10-10 | 1992-03-17 | Cascade Design Automation Corporation | Method and apparatus for designing integrated circuits |
US5031111C1 (en) * | 1988-08-08 | 2001-03-27 | Trw Inc | Automated circuit design method |
US5140526A (en) * | 1989-01-06 | 1992-08-18 | Minc Incorporated | Partitioning of Boolean logic equations into physical logic devices |
US5210701A (en) * | 1989-05-15 | 1993-05-11 | Cascade Design Automation Corporation | Apparatus and method for designing integrated circuit modules |
US5222030A (en) * | 1990-04-06 | 1993-06-22 | Lsi Logic Corporation | Methodology for deriving executable low-level structural descriptions and valid physical implementations of circuits and systems from high-level semantic specifications and descriptions thereof |
US5278769A (en) * | 1991-04-12 | 1994-01-11 | Lsi Logic Corporation | Automatic logic model generation from schematic data base |
-
1990
- 1990-12-17 JP JP2402947A patent/JPH04216175A/ja not_active Withdrawn
-
1991
- 1991-12-11 US US07/805,139 patent/US5394338A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5394338A (en) | 1995-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5920486A (en) | Parameterized cells for generating dense layouts of VLSI circuits | |
JPH04216175A (ja) | 半導体集積回路のモジュールセル生成装置 | |
Sun et al. | Routing for symmetric FPGAs and FPICs | |
JP2798055B2 (ja) | 半導体集積回路のレイアウト方法 | |
JP3165592B2 (ja) | データパス自動配置方法及びその装置 | |
JP4491113B2 (ja) | 半導体集積回路の設計方法 | |
Cong et al. | Physical models and efficient algorithms for over-the-cell routing in standard cell design | |
JP2664465B2 (ja) | 半導体装置のセル配置方法 | |
JP2932776B2 (ja) | Cmos−lsiのセルのレイアウト方法 | |
US20010053948A1 (en) | Apparatus and method for laying out transistor in semiconductor integrated circuit allowing efficient layout editing, and method for manufacturing semiconductor integrated circuit using the same method | |
Ghosh et al. | XDL-based module generators for rapid FPGA design implementation | |
JP2604469B2 (ja) | 半導体集積回路装置及びその構成方法 | |
JP2000100950A (ja) | クロックスキュー低減方法及びシステム | |
JPH02185056A (ja) | 半導体集積回路のセル自動配置方法 | |
Chuquillanqui | Internal connection problem in large optimized PLAs | |
JPH0210767A (ja) | メモリレイアウト生成方式 | |
JPH0736951A (ja) | Lsiレイアウトの自動配置配線方法及び装置 | |
JPH0237476A (ja) | 半導体集積回路の論理回路モジュール自動生成装置 | |
JPH01239671A (ja) | 会話型レイアウト構造記述生成方式 | |
Putatunda et al. | HAPPI: A chip compiler based on double-level-metal technology | |
JPH03232267A (ja) | 半導体集積回路装置 | |
JPH02278829A (ja) | 半導体装置の配線方法 | |
JPH0464252A (ja) | 半導体集積回路装置における配線レイアウト方法 | |
JPH04318956A (ja) | 自動配置配線装置 | |
JPH06139298A (ja) | メモリ設計装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980312 |