JPH0736951A - Ｌｓｉレイアウトの自動配置配線方法及び装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、ＬＳＩレイアウトの自動配置配線
方法及び装置、特に、トップダウンによりＬＳＩレイア
ウトの自動配置配線を行う方法及び装置に関し、トップ
ダウン方法において自動配線を適用することができるＬ
ＳＩレイアウトの自動配置配線方法及び装置を提供する
ことを目的とする。 【構成】 トップダウンによるＬＳＩレイアウトの自動
配置配線を行う方法において、各セル６０〜８０の各端
子９１〜９１，９３〜９３の位置を仮決定する第１工程
と、各端子９１〜９１，９３〜９３の位置に従って自動
配線９０〜１００を行う第２工程と、を含み、第１工程
で各セル６０〜８０の各端子９１〜９１，９３〜９３の
位置を仮決定する際に、同一配線ネットに配置される各
セル６０〜８０の各端子９１〜９１，９３〜９３は、同
一の配線チャンネル上に配置されるように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＬＳＩレイアウトの自
動配置配線方法及び装置、特に、トップダウンによりＬ
ＳＩレイアウトの自動配置配線を行う方法及び装置に関
する。

【０００２】

【従来の技術】ＬＳＩのレイアウト設計を自動化するた
めに、自動配置配線方法が使用されており、この自動配
置配線方法として、ボトムアップ方法及びトップダウン
方法がある。

【０００３】図７（Ａ）には、ボトムアップ方法に基づ
く自動配置配線が示されている。図７（Ａ）において、
基本となる各セル１０，１２，１４の配置は、既に決定
されており、更に、各セル１０，１２，１４について、
各端子１６ａ，１６ｂ，１６ｃ，１８ａ，１８ｂ，１８
ｃ，１８ｄ，２０ａ，２０ｂの配置も既に決定されてい
る。そして、各セル１０，１２，１４の各端子１６ａ，
１６ｂ，１６ｃ，１８ａ，１８ｂ，１８ｃ，１８ｄ，２
０ａ，２０ｂを所定の配線２０−１〜２２−７で接続
し、これにより、配置配線が完了する。なお、符号Ａ
１，Ａ２は入力端子を示し、符号Ｘは出力端子を示す。

【０００４】以上のボトムアップ方法では、各セルを予
め用意しておけば、配置配線のみでレイアウトを作成で
きる。ただし、ボトムアップ方法では、レイアウト効率
が低く、図７（Ａ）では、他の配線として用いることが
できるチャンネルが２本２４−１，２４−２である。

【０００５】従って、ボトムアップ方法は、ＡＳＩＣ等
レイアウト効率をある程度犠牲にしても短期間の内に開
発したいような場合に、有効である。一方、トップダウ
ン方法の場合には、ボトムアップ方法のように予め決定
されている端子間の配線を行うのではなく、セル間の配
線が最も効率良くなるようにセル端子位置を決定し、そ
の後、これに従ってセル内のレイアウトを作成する。す
なわち、図７（Ｂ）のトップダウン方法に基づく自動配
置配線では、セル１０，１２，１４間の配線２２−１〜
２２−７が最も効率良くなるように、各セル１０，１
２，１４の端子１６ａ，１６ｂ，１６ｃ，１８ａ，１８
ｂ，１８ｃ，１８ｄ，２０ａ，２０ｂを配置し、これに
より、配置配線が完了する。

【０００６】以上のトップダウン方法によれば、セル間
の配線が最も効率良くなるように各セルの端子位置を決
定しているので、全体のレイアウトの効率が良い。すな
わち、図７（Ａ）のボトムアップ方法では、他の配線と
して用いることができるチャンネルが２本２４−１，２
４−２であるが、図７（Ｂ）のトップダウン方法では、
他の配線として用いることができるチャンネルが４本２
４−１，２４−２，２４−３，２４−４であり、トップ
ダウン方法によればレイアウト効率が向上することが理
解される。

【０００７】

【発明が解決しようとする課題】上記トップダウン方法
によれば、レイアウト効率が良いという利点があるもの
の、初めに各セルの各端子位置が決定されていないの
で、配線を自動的に行うことができず、マニュアル設計
になるため、開発期間が長くなってしまう。すなわち、
最初に配線を決定するというのは、従来の自動配線のよ
うに位置の決まっている端子間を接続するのとは基本的
に異なるため、自動的に行うことができず、この結果、
開発期間の長期化という問題があった。もっとも、マイ
クロプロセッサ等のように、開発期間をかけてもレイア
ウトの効率化を達成して配線を短くし、素子の高速化を
図りたい場合があり、このような場合には、多大な人手
をかけてマニュアル設計を行っている。

【０００８】そこで、本発明はトップダウン方法におい
て自動配線を適用することができるＬＳＩレイアウトの
自動配置配線方法及び装置を提供することにある。

【０００９】

【課題を解決するための手段】本発明は、トップダウン
によるＬＳＩレイアウトの自動配置配線を行う方法にお
いて、各セル６０〜８０の各端子９１〜９１，９３〜９
３の位置を仮決定する第１工程と、該各端子９１〜９
１，９３〜９３の位置に従って自動配線９０〜１００を
行う第２工程と、を含み、前記第１工程で各セル（６０
〜８０）の各端子（９１〜９１，９３〜９３）の位置を
仮決定する際に、同一配線ネットに配置される各セル
（６０〜８０）の各端子（９１〜９１，９３〜９３）
は、同一の配線チャンネル上に配置される。

【００１０】

【作用】本発明では、各セルの各端子の仮決定（好まし
くは互いに接続される端子が一直線状に並ぶように決
定）することにより、自動配線を行う。これにより、配
線数の見積もりが可能である。また、セルの配置のいれ
換えを行ったり、端子位置を同一列上に配置して配線チ
ャンネルの共通化等を図ると、最適な配線となるよう
に、セルの配置及び端子位置を決定することが可能であ
る。

【００１１】

【実施例】以下、図面に基づいて本発明の好適な実施例
を説明する。図１には、本発明の実施例による自動配置
配線方法が示されており、（Ａ），（Ｂ）はそれぞれ、
そのブロック回路，フローチャートを示す。

【００１２】図１（Ａ）のブロック回路において、バス
２６には、キーボード２８，表示装置３０，メモリ３
２，プリンタ３４が接続され、更に、バス２６には、セ
ルの配置を決定する手段３６，セルの端子位置を仮決定
する手段３８，自動配線を行う手段４０が接続されてい
る。

【００１３】また、図１（Ｂ）のフローチャートにおい
て、ステップ４２で始まりステップ４４でセルの配置を
決定し、ステップ４６である配線ネットに着目し、ステ
ップ４８で端子位置を仮決定し、ステップ５０で自動配
線を行う。なお、ステップ４４，４６，４８は、それぞ
れ前記図１（Ａ）のセル配置決定手段３６，端子位置仮
決定手段３８，自動配線手段４０により実行される。

【００１４】次のステップ５２で、全ての配線ネットに
ついて前記ステップ４６，４８，５０の処理が終了して
いない場合には、ステップ４６に戻るが、全ての配線ネ
ットについて処理が終了している場合には、配線数を見
積もった後に、ステップ５４に進む。ステップ５４でセ
ルの配置の入れ換えを行う場合には、ステップ４４に戻
るが、セルの配置の入れ換えを行わない場合には、ステ
ップ５６に進み、終了する。そして、セルの配置の入れ
換えに基づく各場合について配線数の見積もりを比較
し、最適な配置配線になるようにセルの配置及びセルの
端子位置を決定する。

【００１５】次に、図２のデコーダ回路を例にとり、配
線数の見積もり及び配置配線の最適化を考える。図２に
は、３入力８出力のデコーダ回路が示されており、該デ
コーダ回路は、３つのインバータ回路ＩＮＶ−０〜ＩＮ
Ｖ−２，及び８つのナンド回路ＮＡＮＤ−０〜ＮＡＮＤ
−７を含む。なお、符号Ａ，Ｂ，Ｃは、入力端子を示
し、符号Ｘ０〜Ｘ７は出力端子を示す。

【００１６】そして、図３〜図６には、上記図２のデコ
ーダ回路の自動配置配線を行う過程が示されている。ま
ず、図３にはセルの初期配置が示され、セル６０，６
２，６４は、それぞれ、前記インバータ回路ＩＮＶ−０
〜ＩＮＶ−２を構成し、セル６６〜８０は、それぞれ、
前記ナンド回路ＮＡＮＤ−０〜ＮＡＮＤ−７を構成す
る。

【００１７】図４では、上記図３のセルに端子位置を仮
決定し、自動配線を行っている。なお、符号８２，８
４，８６は、それぞれ、ＶＤＤ配線領域，ＶＳＳ配線領
域、セル内配線領域であり、これらの領域には、端子位
置を設定することができず、それ以外の領域８８を用い
て、セル間の配線が設定するように配線の割り当てを行
う。

【００１８】割り当ての方法としては、各セル配線ネッ
トに着目し、そのネットに接続される各セルの各端子が
同じチャンネル上に並ぶように、端子位置を仮決定し、
自動配線を行う。これを全ての配線ネットについて行
い、配線を全て割り当てる。すなわち、図４において、
黒丸“・”は、各セル６０〜８０の端子を示し、配線９
０は、端子９１〜９１を介して、セル６０，７４，７
６，７８，８０に接続されており、他の配線９４，９
６，９８，１００についても同様に構成されている。

【００１９】上記図４の配置配線では、２チャンネル分
の領域１０２が余っていることが分かる。このように余
ったチャンネル領域は、他の配線のために用いることが
可能であるので、レイアウトの効率化のためには、でき
るだけ配線を詰めて配置し、他の配線に使用できるチャ
ンネル領域を多く余らせておくことが集積度の向上につ
ながる。

【００２０】図４のセルの配置状態のままでは、これ以
上配線を詰めることができないので、ここで、セルの配
置の入れ換えを行い、図５の状態を得る。図５では、イ
ンバータ回路ＩＮＶ−０〜ＩＮＶ−２を構成するセル６
０〜６４とナンド回路ＮＡＮＤ−４〜ＮＡＮＤ−７を構
成するセル６６〜７２とナンド回路ＮＡＮＤ−４〜ＮＡ
ＮＤ−７を構成するセル７４〜８０との間に配置してい
る。

【００２１】これまでは、セル内の端子を同一列上に仮
配置しているので、図５のような場合にも、必要な配線
チャンネルを減らすことができないが、ここで、図６に
示されるように、ＩＮＶ−０を構成するセル６０内の端
子９１´，９３´を同一列上に配置することを許して、
再配線を行う。そうすると、配線９０，９２について配
線チャンネルの共通化が図られ、他の配線に使用できる
配線チャンネルを１本多く、すなわち３本余らせること
ができ、他の配線に使用できるチャンネル領域１０４は
増加する。なお、セル内の端子を同一列上に配置できる
か否かは、セル内のレイアウトを考えながら決定する。

【００２２】

【発明の効果】以上説明したように、本発明によれば、
各セルの各端子の位置を仮決定しているので、トップダ
ウン方法において自動配線を行うことができ、配線数の
見積もりが可能である。

【図面の簡単な説明】

【図１】本発明の実施例による自動配置配線方法を示
し、（Ａ），（Ｂ）は、それぞれそのブロック回路図，
フローチャート図である。

【図２】３入力８出力デコーダ回路の回路図である。

【図３】セルの初期配置を示す図である。

【図４】端子位置を仮決定し、自動配線を行った状態を
示す図である。

【図５】セルの配置の入れ換えを行って状態を示す図で
ある。

【図６】再配線後の状態を示す図である。

【図７】自動配置配線方法の概略を示し、（Ａ）はボト
ムアップ方法に基づく自動配置配線を示し、（Ｂ）はト
ップダウン方法に基づく自動配置配線を示す。

【符号の説明】

３６…セル配置決定手段 ３８…端子位置仮決定手段 ４０…自動配線手段 ６０〜８０…セル ９０〜１００…配線 ９１〜９１，９３〜９３…端子

Claims (3)

【特許請求の範囲】
1. 【請求項１】 トップダウンによるＬＳＩレイアウトの
   自動配置配線を行う方法において、各セル（６０〜８
   ０）の各端子（９１〜９１，９３〜９３）の位置を仮決
   定する第１工程と、該各端子（９１〜９１，９３〜９
   ３）の位置に従って自動配線（９０〜１００）を行う第
   ２工程と、を含み、前記第１工程で各セル（６０〜８
   ０）の各端子（９１〜９１，９３〜９３）の位置を仮決
   定する際に、同一配線ネットに配置される各セル（６０
   〜８０）の各端子（９１〜９１，９３〜９３）は、同一
   の配線チャンネル上に配置されることを特徴とするＬＳ
   Ｉレイアウトの自動配置配線方法。
2. 【請求項２】 請求項１記載の方法において、前記第２
   工程の後に、セル（６０〜８０）の配置の入れ換えを行
   う第３工程を含み、第１工程，第２工程及び第３工程が
   繰り返されることを特徴とするＬＳＩレイアウトの自動
   配置配線方法。
3. 【請求項３】 請求項１記載の方法を実施する装置にお
   いて、セル（６０〜８０）の配置を決定する手段（３
   ６）と、端子（９１〜９１，９３〜９３）の位置を仮決
   定する手段（３８）と、自動配線（９０〜１００）を行
   う手段（４０）と、含むことを特徴とするＬＳＩレイア
   ウトの自動配置配線装置。