KR20010029756A

KR20010029756A - 반도체장치설계방법 및 장치와, 매크로정보가 저장되는기억매체

Info

Publication number: KR20010029756A
Application number: KR1020000028998A
Authority: KR
Inventors: 마쓰자와마사오
Original assignee: 가네꼬 히사시; 닛본 덴기 가부시끼가이샤
Priority date: 1999-05-31
Filing date: 2000-05-29
Publication date: 2001-04-16
Also published as: CN1179409C; KR100376093B1; TW538345B; JP2000340753A; US6505329B1; JP3304920B2; CN1275803A

Abstract

본 발명의 반도체장치설계방법에 따르면, A/D컨버터를 갖는 단일-칩마이크로프로세서는 번지고정된패드들을 갖는 A/D컨버터(A)의 본체회로의 하드매크로 및 아날로그신호입력회로(B)의 소프트매크로를 사용하여 설계되고 배치된다. A/D컨버터의 본체회로는 고정된번지패드들(a2내지 a4), 기준전압발생기(b3), 및 비교/변환회로(b4)로 구성되고, 아날로그신호입력회로(B)는 각각이 보호회로(b5)로 구성되는 다중입력회로들(Ch0 내지 Ch11), 스위치, 및 자기장차폐부재의 조각으로 구성된다. 입력회로들(Ch0 내지 Ch11) 각각은 하드매크로에 의해 나타내어진다. 소프트매크로는 입력회로들(Ch0 내지 Ch11) 사이의 상호접속정보를 포함한다. 패드들(a2내지 a4) 및 A/D컨버터(a1)의 본체회로를 포함하고 있는 하드매크로의 배치는 최초로 고정된다. 그 다음, 입력회로들(Ch0 내지 Ch11) 각각이 대응하는 패드들(a5 내지 a16) 가까이에 배치된다.

Description

반도체장치설계방법 및 장치와, 매크로정보가 저장되는 기억매체{Semiconductor device designing method and apparatus, and memory medium that is stored with macro information}

본 발명은 반도체장치를 설계하는데 사용되는 반도체장치설계방법 및 장치와 매크로정보가 저장되는 기억매체에 관한 것이다. 특히, 매크로들을 조합함에 의해 반도체장치의 크기를 다르게 설계하는 기술에 관한 것이다.

일본특허공개공보 제 평10-261718호는 반도체장치의 일종인 특정용도향집적회로(ASIC, application specific integrated circuit, 이하에서는 "ASIC"라 함)를 개시하고 있다. 특별히, 이 공보는 반도체칩 위에 CPU코어, RAM, 및 ROM과 같은 다양한 종류의 회로들의 매크로셀들을 배치하고, 상호접속함에 의해 ASIC를 설계하는 기술을 개시하고 있다.

도 1 은 매크로에 기초된 반도체장치의 일반적 설계공정을 보여주는 흐름도이다. 도면에 도시된 바와 같이, 단계(S1)에서는, 개발되어질 반도체장치의 기능 및 특성에 대한 사양이 계획된다. 그 후, 이들 사양을 만족하는데 필요로 하는 소규모회로블럭들이 설계되고, 라이브러리에 매크로로 등록된다. 단계(S2)에서는, 이들 소규모매크로들의 일부가 대규모 기능블럭으로 설계되고 상기 라이브러리에 등록되도록 결합된다. 다음, 단계(S3)에서는, 이들 소규모 및 대규모 매크로들은 회로소자들, 입/출력단자들등과 함께 각각 사전설정된 영역들에 배열되고, 따라서 반도체칩 위에 그들의 대략적인 배치가 결정된다.

여기에는 하드매크로 및 소프트매크로가 존재한다. 각 하드매크로에는 각 매크로를 만들고 그들을 필요한대로 상호 연결하는 회로소자들 및 상호연결부들의 배치가 반도체칩 위에 규정된다. 반대로, 소프트매크로는 하드매크로가 하는 것처럼 회로소자들의 배치는 규정하지 않지만, 회로소자들 가운데 상호접속관계를 규정하고, 이것은 네트리스트(netlist)등 또는 기능레벨서술로 나타난다. 종래의 반도체장치 설계에는 각 회로가 하드매크로 또는 소프트매크로로 형성되고, 결과로서 반도체장치는 대규모매크로들을 형성하도록 소규모매크로들이 결합하는 계층적형상으로 설계되고 이들 형태의 매크로들에 기초하여 바닥설계가 결정된다.

다음, 이 바닥설계에 의해 필요로 되는 반도체장치의 칩크기가 단계(S4)에서 결정된다. 이 칩크기의 반도체칩을 수용할 수 있는 패키지가 단계(S5)에서 결정된다. 그리고, 단계(S6)에서는 반도체칩 위에 배치될 각 인접 패드들 사이의 간격이 이 칩크기 및 패키지에 기초하여 결정된다. 다음, 각 패드들 사이의 간격이 이 형상에서 결정되자마자 반도체칩 위에 회로소자들의 배치가 상기 매크로에 기초하여 단계(S7)에서 규정된다. 이 배치설계와 함께, 반도체칩 위에 각 매크로의 배열이 결정될 뿐만 아니라, 각 매크로 사이, 각 매크로와 회로소자 사이, 그리고 이들과 입/출력단자들 사이의 상호접속배치가 모두 결정된다.

예를 들면, A/D컨버터는 반도체장치에서 회로를 형성하는 소자들 중의 하나로서 잘 알려져 있다. 이 A/D컨버터는 아날로그신호를 디지털신호로 변환하는 본체회로, 기준전압을 본체회로에 공급하는 기준전압발생기, 및 아날로그신호를 본체회로에 공급하는 하나 또는 다-채널입력회로들로 구성된다. 이러한 형태의 A/D컨버터의 배치를 설계하기 위하여, A/D컨버터는 본체회로, 기준전압발생기, 및 입/출력회로가 서로 인접하게 그리고 이 A/D컨버터에 대응하는 패드들에 가깝게 배치되는 것과 같은 방법으로 매크로 형태로 변환된다. 그들 사이의 상호접속부들은 그 때 자동적으로 형성된다.

다음, 이 매크로를 반도체장치를 형성하고 있는 다른 회로들에 관련된 매크로에 접속하는 것에 의해 반도체장치 전체의 상호접속부 배열을 행하고 배치설계를 완료한다. 단계(S8)에서, 이러한 형상으로 배치설계를 완료함에 의해, 상호접속부길이 및 상호접속부폭이 결정되고, 이 상호접속부들에 대한 기생저항 및 기생용량이 산출되며, 그리고 시뮬레이션장치에 의해 반도체장치의 성능이 검증된다. 그 때, 만약 성능에 결함이 있다면, 상기의 각 설계공정이 재시험되고 설계변경이 수행된다.

이러한 형태의 종래의 반도체장치 설계에 있어서, 만약 성능검증결과에 의해 반도체장치의 성능에 결함이 발견되면, 결함을 일으키는 공정으로 되돌아가서 상기의 각 설계공정을 수정할 필요가 있다. 만약 지연시간 사양을 만족시키기 위하여 다른 회로들에 관련된 배치의 변경이 필요하고 따라서 A/D컨버터회로의 본체회로가 변경되면, 기준전압발생기로부터 출력된 전압이 변한다. 이 때문에, 기준전압발생기 내부의 각 저항의 크기도 변경된 배치에 있어서의 상호접속부 길이에 따라서 변경될 필요가 있다. 더욱이, 기준전압발생기는 재배치되어져야 한다. 또한, A/D컨버터가 다른 제품 또는 반도체장치에 조립될 때, 각 반도체장치의 기능차이는 칩크기 및 패키지를 다르게 하는 것을 요구한다. 이 결과, 각 설계공정의 출력은 반도체장치 마다에 항상 새로운 설계작업을 포함하는 것으로 된다.

그러므로, 종래의 반도체장치의 설계에 있어서는, 그 설계효율이 극히 나쁘다. 특히 근년에 있어서 주목할만한 것은 반도체장치의 소량 다품종화하는 경향이 있고, 단축된 납기요구를 맞추기 위하여, 반도체설계효율을 과감하게 개선할 필요가 있다. 반도체장치의 설계효율을 개선하는 것은 즉시 해결해야만 하는 기술적 과제다.

더욱이, 단일-칩 마이크로컴퓨터 등에 있어서, A/D컨버터는 아날로그 신호들을 취입하는데 사용되어지는 반면, D/A컨버터는 아날로그 신호를 출력하는데 사용되어 진다. 이러한 형태의 A/D컨버터 및 D/A컨버터는 각각 아날로그 신호를 디지털 신호로 그리고 디지털 신호를 아날로그 신호로 변환하며, 신호변환을 수행하는데 그들을 돕기 위하여 기준전압발생기를 구비하고 있다.

도 2 는 이러한 종류의 기준전압발생기의 실예에 대한 회로도이다. 도면에 도시된 바와 같이, 이 기준전압발생기는 기준전압(Pavref)을 외부로부터 입력받고; 저항들(R1, R, ...R2)로 구성된 저항사다리가 기준전압(Pavref) 및 전압(Pagnd) 사이에서 전압을 분압하기 위하여 사용되며; 이 구조를 통해 얻어진 부분전압의 어느 하나(비교용 기준전압)는 스위치들의 하나를 통해 비교/변환회로에 공급되는 형식으로 형성되어 있다. 비교를 위해 사용된 각 기준전압은 비교/변환회로에 의해 아날로그입력신호에 비교되어지고, 따라서 아날로그입력신호를 양자화한다.

반도체장치가 이런 형태의 기준전압발생기를 갖고 있을 때, 만약 기준전압발생기의 성능이 반도체장치마다 다르다면 종래의 반도체장치설계방법으로는 문제점이 있다. 즉, 반도체칩 위에 있는 인접패드들 사이의 간격이 상술한 방법으로 칩크기에 의해 결정되기 때문에, 각 패드에 관련한 기준전압발생기의 위치가 칩크기에 따라 변한다. 더욱이, 기준전압발생기의 반도체칩 상에서의 배열영역이 다른 회로들의 배열에 기초하여 결정되어지기 때문에, 기준전압발생기와 패드들 사이의 거리가 각 제품 또는 각 반도체장치 마다 달라진다.

이것은 기준전압(Pavref)용 패드 및 기준전압발생기 사이 그리고 또한 접지전압(Pagnd)(아날로그접지)용 패드 및 기준전압발생기 사이의 상호접속부 길이를 다르게 한다. 따라서, 기준전압발생기의 성능이 칩크기에 대응하도록 도 2 에 도시한 바와 같이 기생저항들(r1 및 r2)이 다르다. 즉, 다시 말하면, 상기 성능은 각 반도체장치 마다 다르다. 그러므로, 각 기준전압발생기의 회로구조 및 배치가 비록 완전히 동일하다 하더라도, 비교용 각 기준전압은 상기 기생저항들(r1 및 r2)이 다른칩크기들에 기인하여 다르기 때문에 달라질 것이다. 종래에는, 기생저항들(r1 및 r2)의 변화에 대한 이 문제점은 저항(R1) 및/또는 저항(R2)을 조정함에 의해 해결한다. 현재까지, A/D컨버터의 예를 사용하여 문제점을 설명하였지만, D/A컨버터들, PLL회로에서의 위상비교기들, 정전류발생회로등에서도 배치변경에 수반하는 같은 문제점들이 발생한다.

휴대용통신장치 분야에서 예를 들면, 패키지(즉, 칩)의 소형화 및 에너지효율화가 단일-칩 마이크로컴퓨터와 같은 코어반도체장치들에 요구된다. 이러한 요구에 응하기 위하여, 반도체칩의 집적도를 더 높이고 동작전압을 낮추는 대책이 시행되고 있다. 그러나, 반도체칩이 고도로 집적화될 때 디지털회로로부터 아날로그회로로 잡음이 쉽게 들어갈 수가 있고, 따라서 아날로그신호의 품질이 열화한다.

상기의 문제점들을 고려하여 본 발명은 다음과 같은 목적들을 갖는다:

1. 반도체장치의 설계효율을 향상시키는 것.

2. 소형화된 반도체장치를 설계하는 것.

3. 고-레벨의 집적도로 반도체장치를 설계하는 것.

4. 디지털회로로부터의 잡음에 기인된 아날로그신호의 성능열화를 억제하는 것.

5. 제품화 하려고 하는 각 반도체장치 마다에서 기준전압회로의 성능이 다르게되는 것을 방지하는 것.

6. 각 제품 또는 각 반도체장치에 있어서 A/D컨버터 및 D/A컨버터의 성능이 다르게되는 것을 방지하는 것.

도 1 은 종래의 반도체장치의 설계공정을 보여주는 흐름도이며;

도 2 는 종래의 기준전압발생기를 설명하는 회로도이며;

도 3 은 본 발명의 일 실시예에 따른 반도체장치설계장치의 기능구성을 보여주는 블록도이며;

도 4 는 본 발명에 따른 A/D컨버터하드매크로 및 입력소프트매크로의 설계공정을 보여주는 흐름도이며;

도 5 는 본 발명의 실시예에 따른 A/D컨버터하드매크로의 평면구조를 보여주는 평면도이며;

도 6 은 본 발명에 따른 A/D컨버터하드매크로 및 입력소프트매크로에 대응하는 기준전압발생기 및 입력회로들을 각각 보여주는 회로도이며;

도 7 은 본 발명에 따른 반도체장치의 전체설계공정을 보여주는 흐름도이며;

도 8 은 본 발명에 따른 입력회로들의 배치설계공정을 보여주는 흐름도이며;

도 9a 및 9b는 본 발명에 따른 자기장차폐부재의 조각구조를 보여주는 평면도 및 단면도이며; 그리고,

도 10 은 본 발명에 따른 도 3 의 시스템과 동일한 작동을 수행하는 컴퓨터시스템의 예시도이다.

※도면의 주요부분에 대한 부호의 설명

1... 조작/표시부 2... 장치파일저장부

3...회로상호접속정보저장부 4...매크로상호접속정보저장부

5...매크로배치정보저장부 6...배치정보저장부

7...배치설계부 8...상호접속검증부

9...지연성능검증부 10...마스크 설계부

11...버스라인 1000...CPU

1001...ROM 1002...RAM

1003...하드디스크 1004...플로피디스크드라이버

1006...버스라인 A...A/D컨버터용하드매크로영역

a1...A/D컨버터본체회로 a2-a4...패드

a5-a16...입력패드 B...입력소프트매크로영역

b1...스위치 b2...저항사다리

b3...기준전압발생기 b4...비교/변환회로

b5...보호회로 Ch0-Ch11...입력회로하드매크로

X1...아날로그선 X2...디지털선

X3...접속선 X4...자기장차폐부재

본 발명의 관점에 따라서, 반도체장치의 설계방법이 제공되며, 이 방법은 하드매크로(A)용 반도체칩상에 고정되어지는 패드들(a2 내지 a4)과 그들의 간격을 할당하는 단계; 및 상기 패드들(a2 내지 a4)의 위치와 일치하여 상기 반도체칩상에 상기 하드매크로(A)를 배치하는 단계를 포함하고; 상기 하드매크로(A)는 회로(A, B)의 배치-관련부분(A)과 그것에 대응하는 패드들(a2 내지 a4) 및 고정되어지는 그들의 간격들에 대한 배치/상호접속데이타를 구비하고 있다. 이 방법의 실시예는 도 4, 6, 7, 8, 및 10에서 설명된다.

본 발명의 관점에 따라서, 반도체장치의 설계장치가 제공되며, 이 장치는 회로(A, B)에 있는 배치-관련부분(A)과 대응하는 패드들(a2 내지 a4) 및 고정되어지는 그들의 간격들에 대한 배치/상호접속데이타를 구비하는 하드매크로가 저장되어 있는 매크로저장부(2-6); 및 상기 매크로저장부에 저장된 상기 하드매크로를 상기반도체칩 위에 주어진 간격으로 고정된 패드들이 상기 하드매크로에 있는 상기 패드들(a2 내지 a4)에 일치할 수 있는 방법으로 상기 하드매크로를 배치하는 배치설계부(7, 1000)를 포함하고 있다. 이 장치의 실시에는 도3 및 10에서 설명된다.

본 발명의 관점에 따라서, 데이터 처리 시스템 위에서 실행되어 지는 응용프로그램에 의한 억세스용 데이터를 저장하기 위한 기억매체가 제공되며, 이 기억매체는 상기 기억매체에 저장되고 회로의 배치-관련부분과 그것의 대응하는 패드들의 배치/관련부분의 데이터를 구비하는 하드매크로데이터를 포함하고; 상기 패드들 사이의 간격이 고정되는 것을 특징으로 한다.

본 발명의 상기 및 다른 목적들, 구성 및 이점들은 첨부한 도면들을 참조하여 보다 상세히 설명된다.

이하에서, 본 발명의 실시예에 따른 반도체장치설계장치, 그것의 설계방법, 및 상기 반도체장치의 매크로정보를 저장하고 있는 저장매체가 도면을 참조하여 설명된다. 특히 본 발명의 이 실시예는 단일-칩 마이크로프로세서를 설계하기 위하여, 더욱 상세하게는 A/D컨버터의 배치를 설계하기 위하여 사용되어진다.

첫째로, 본 발명의 실시예에 따른 설계장치의 구조가 설명된다. 이 설계장치를 이용하는 것은 단일-칩 마이크로프로세서의 설계를 효과적으로 지원할 수 있다. 도3은 설계장치의 기능적 구조를 도시하고 있다. 이 도면에서, 참조번호 1은 조작/표시부; 참조번호 2는 장치파일저장부; 참조번호 3은 회로상호접속정보저장부; 참조번호 4는 매크로상호접속정보저장부; 참조번호 5는 매크로배치정보저장부; 참조번호 6은 배치정보저장부; 참조번호 7은 배치설계부; 참조번호 8은 상호접속검증부; 참조번호 9는 지연성능검증부; 참조번호 10은 마스크 설계부; 및 참조번호 11은 버스라인이다.이 설계장치는 상기 각 부들로부터 기능적으로 구성되어 있지만, 실질적으로는 이들 각 부들의 기능들을 실현하기 위하여 사용된 각 프로그램들이 탑재된 컴퓨터시스템에 의하여 구성되어 있다. 이 컴퓨터시스템은 도10을 참조하여 나중에 설명될 것이다.

조작/표시부(1)는 조작자에 의한 제어명령들을 입력하는데 그리고 단일-칩 마이크로프로세서를 설계하는데 필요한 다양한 정보를 표시하는데 사용되어 지고,키보드, 포인팅장치(디지타이져 또는 마우스와 같은), 표시부등으로 구성된다. 장치파일저장부(2)는 단일-칩 마이크로프로세서의 다양한 사양들과 마이크로프로세서를 구성하는 회로요소들의 사양들을 저장하는, 하드디스크와 같은 자기디스크이다.

회로상호접속정보저장부(3)는 단일-칩 마이크로프로세서 및 마이크로프로세서의 전체회로구조를 구성하는 회로셀들용정보를 계층적으로 저장하며, 이것은 다음에 설명될 회로설계작업을 통해 제공되어 질 것이다. 더욱 상세하게는, 저장부(3)는매크로들 사이의 상호접속정보 및 매크로와 외부상호접속단자들(즉, 패드들)사이의 상호접속정보를 저장한다. 회로상호접속정보저장부(3)는, 예를 들면, 하드디스크장치와 같은 자기디스크장치이다.

매크로상호접속정보저장부(4)는 소프트매크로들과 같은 상기 회로셀들의 일부의 정보를 저장하는데 사용된다. 구체적으로는 각각이 소프트매크로로써 묘사되어지는 상기 회로셀들의 일부의 접속정보를 저장한다. 더욱 구체적으로는, 본 발명의 실시예들의 하나를 구성하는 A/D컨버터용 입력회로의 소프트매크로, 및 상기 입력회로를 구성하는 회로셀들 위에 기능상호접속정보를 저장한다. 매크로상호접속정보저장부(4)는, 예를 들면 하드디스크장치와 같은 자기디스크장치이다.

매크로배치정보저장부(5)는 단일-칩 마이크로프로세서용으로 사용되는 하드매크로에 의해 대표되는 상기 회로셀들의 일부의 정보를 저장하는데 사용된다. 구체적으로는 각 하드매크로회로셀의 배치/상호접속정보를 저장하고 있다. 더욱 구체적으로는 본 발명의 실시예의 하나를 구성하고, A/D컨버터의 본체회로 및 기준전압발생기(즉, A/D컨버터하드매크로)를 구성하는 하드매크로, 상기 A/D컨버터하드매크로를 구성하는 회로셀들용 관련배치정보를 저장한다. 매크로배치정보저장부(5)는 예를 들면, 하드디스크장치와 같은 자기디스크장치이다.

소프트매크로 또는 하드매크로가 각 회로셀을 위해 사용되어져야만 하는지는 다양한 이유들에 기초하여 결정된다는 것을 알아야 한다. 그러나, 하드매크로는 일반적으로 그리고, 바람직하게 마치 스위칭특성(즉, 상승시간 및 하강시간), 전파지연시간, 기준전압등과 같이, 회로셀을 구성하는 각 회로소자들의 상대적인 위치에 기초되어 변경되는 특성들을 갖는 회로소자를 위해 사용되어 진다. 한 편, 소프트매크로는 일반적으로 회로셀을 구성하는 회로소자들의 위치들의 변화에 따라서 변경하기 어려운 특성을 갖는 회로셀을 위해 사용된다.

만약 직사각형상의 반도체칩의 배치에 하드매크로들을 사용한다면, 이 하드매크로들은 반도체칩의 어떤 영역 안에서는 맞지 않을 것이고, 따라서 배치자유도는 감소하고, 칩 크기는 증가하게 된다. 그러나 소프트매크로들의 사용이 사전설정된 회로소자들을 반도체 칩 위의 사전설정된 영역에 맞추기 때문에 칩 크기는 감소될 것이다. 그러므로 하드매크로들은 단지 필요로 하는 최소한의 수의 회로요소들을 위해 사용되어져야만 한다.

배치정보저장부(6)는 단일-칩 마이크로프로세서 설계동작을 통해 얻어진 각 회로소자용 배치정보를 저장하는, 하드디스크장치와 같은 자기디스크장치이다. 더욱 구체적으로는, 배치정보저장부(6)는 반도체장치를 구성하는 각 회로소자용 배치정보와 단일-칩 설계동작의 각 과정에서 갱신되어 지는 배치정보를 저장한다.

배치설계부(7)는 상술한 저장부들 각각으로부터의 취득된 정보에 의존하여 반도체칩에 있는 각 회로소자의 배치를 설계하는 것을 돕는다. 배치설계부(7)의 동작은 반도체칩상의 각 회로소자를 배치하도록 설계되어진 배치설계지원프로그램에 의해 나타나는 공정에 따라서 수행된다. 배치설계부(7)에 의해 제공된 각 회로소자의 결과배치정보는 배치정보저장부(6)에 저장된다.

상호접속검증부(8)는 회로상호접속정보저장부(3)에 저장된 단일-칩마이크로프로세서의 상호접속정보에 각 회로소자의 상호접속상태를 비교함에 의해 검증한다. 상호접속검증부(8)의 동작은 상호접속검증프로그램의 공정에 따라 수행된다. 지연성능검증부(9)는 배치설계부(7)에 의해 배치된 각 상호접속부의 기생저항 및 기생용량을 계산하고, 그것들을 장치파일저장부(2)에 저장된 각 사양들 또는 참조물들과 비교하여 반도체칩의 지연특성을 검증한다.

마스크설계부(10)는 배치된 반도체칩상의 각 회로소자의 배치정보를 사용하여 반도체칩의 제조에 필요한 마스크들의 설계를 돕는다. 마스크설계부(10)의 동작은 마스크설계프로그램의 공정에 따라 수행된다. 마지막으로, 버스라인들(11)은 각 부들을 서로 접속한다.

다음, 상술한 설계장치를 이용하여 반도체장치의 설계방법을 상술한다. 상기 설계장치는 각 입력회로 및 A/D컨버터용 하드매크로의 정보를 각각 저장하고 있는 매크로배치정보저장부(5)를 구성하고 있다. 또한, 상기 장치는 A/D컨버터에 있는 입력회로들 그룹용 입력소프트매크로의 정보를 저장하고 있는 회로상호접속정보저장부(3)를 구성하고 있다. A/D컨버터의 입력회로용 상기 입력회로하드매크로(Ch0 내지 Ch11), A/D컨버터하드매크로(A), 및 입력소프트매크로(B)는 도 6을 참조하여 나중에 상세히 설명된다. 각 하드매크로로 부터의 정보는 그것의 수평 및 수직크기; 원점위치; 그것의 명칭; 각 하드매크로를 구성하는 각 회로소자의 배치방향 및 원점으로부터의 상대위치정보; 입/출력단자들의 원점으로부터의 상대위치정보; 회로소자들 사이 및 입/출력단자들과 회로소자들 사이의 상호접속정보 등으로부터 만들어진다. A/D컨버터하드매크로는 A/D컨버터의 본체회로(a1), 기준전압발생기(b3), 입력선보호회로(AGND, AVDD, 및 AVref), 및 도6에 도시된 바와 같은 패드들(a2내지 a4)로 구성된다. 입력회로하드매크로는 입력선보호회로, 스위치회로, 자기장차폐부재등으로 구성된다. 입력소프트매크로는 입력회로하드매크로들(Ch0 내지 Ch11)사이의 상호접속정보 및 다른회로들 또는 입력패드들(a5내지 a16)과 하드매크로들 사이의 상호접속정보를 갖고 있다.

전술한 A/D컨버터하드매크로, 입력회로하드매크로, 및 입력소프트매크로를 도4 내지 도6을 참조하여 설명한다. 도4는 본 발명의 이 실시예에 따른 매크로설계방법을 설명하는 흐름도이다. 첫째로, 도4의 단계(Sa1)에서, 각 회로가 설계된다. 다음 단계(Sa2)에서, 각 회로를 만드는 회로소자들용 기능적 상호접속정보가 매크로상호접속정보저장부(4)에 등록된다.

A/D컨버터하드매크로(도6의 A)를 설계하는 예에 있어서, A/D컨버터회로의 본체회로가 설계된다. A/D컨버터회로의 상기 본체회로를 만드는 회로소자들의 상호접속정보는 그때 매크로상호접속정보저장부(4)에 등록된다. 유사한 방법으로, 입력회로하드매크로를 설계하기 위하여, 입력회로들(Ch0 내지 Ch11) 각각을 대표하는 공통입력회로가 설계되고; 공통입력회로를 만드는 내부회로소자들의 상호접속정보가 또한 매크로상호접속정보저장부(4)에 등록된다. 한편, 입력회로들(도6의 Ch0 내지 Ch11)을 포함하고있는 입력소프트매크로를 설계하는 경우에 있어서는, B로 표시된 영역내의 전체회로가 상기에서 설계된 공통입력회로를 이용하여 설계된다. 입력소프트매크로를 만드는 입력회로들(Ch0 내지 Ch11) 사이의 상호접속정보는 그때 매크로상호접속정보저장부(4)에 등록된다.

상기에서 설계된 A/D컨버터회로의 본체회로가 하드매크로로서 설계되도록 설계되어질 때, 단계(Sa3)의 답은 "예"이기 때문에, A/D컨버터의 본체회로를 만드는 회로소자들의 배치는 그 다음 단계(Sa4)에서 설계된다. 단계(Sa5)에서, 결과배치/상호접속정보는 매크로배치정보저장부(5)에 등록된다. 유사한 방법으로, 상기에서 설계된 입력회로들(Ch0 내지 Ch11)을 만드는 회로소자들이 배치되고, 결과배치/상호접속정보가 매크로배치정보저장부(5)에 등록된다.

단계(Sa3)에서, 입력소프트매크로를 설계할 때, 답은 "아니오"로 되고, 도4에 도시된 공정은 종료한다.

다음, 패드들(a2내지 a4) 및 A/D컨버터회로(A)의 본체회로와 함께 하드매크로를 설계하는 경우에 있어서, 단계(Sa6)에서의 답은 "예"이다. 다음, 단계(Sa7)에서, 패드들(a2내지 a4)의 배치가 A/D컨버터회로의 본체회로의 배치와 조화를 이루어 설계된다. 단계(Sa8)에서, 상기 패드들과 보호회로들 사이의 상호접속정보가 매크로배치정보저장부(5)에 등록된다. A/D컨버터하드매크로, 입력회로하드매크로, 및 입력소프트매크로의 설계는 여기서 종료한다. 패드들이 A/D컨버터하드매크로에 포함되어질 필요가 없다면, 단계(Sa6)에서의 답은 "아니오"로 된다. 결과로써, A/D컨버터하드매크로의 설계는 패드들의 배치설계 없이 종료한다.

패드들과 함께 A/D컨버터하드매크로의 사용은 기준전압발생기용 여러 고정된 번지패드들 및/또는 A/D컨버터와 함께 크기가 다른 반도체장치들의 각각을 위해 허용된다.

칩 크기에 상관없이 그들의 코너부들에서 준비되어 지는 여러 고정된 번지패드들과 함께 상기 반도체장치는 수지주입/차폐의 공정단계를 촉진하도록 제공된다. 보다 구체적으로는, 각 수지차폐형 반도체장치는 리드프레임 상에 반도체 칩을 탑재하고, 와이어본딩하고, 몰딩다이들 사이의 리드프레임에 탑재된 반도체 칩을 핀칭하고, 그리고 몰딩다이들 사이에 수지를 주입 및 차폐함에 의해 완성된다. 수지가 각 반도체 칩의 코너부에서 보통으로 주입되기 때문에, 코너부에서 너무 짧은 간격패드들은 수지주입을 방해한다. 또한, 코너부에서 간격패드들은 본딩 와이어에 수지흐름의 응력을 집중시키고, 따라서 본딩결함을 가져온다. 이 문제를 해결하기 위하여, 코너부에서 인접패드들 사이의 간격들은 동일길이 또는 크기가 다른 패키지를 위한 동일한 최적길이가 되도록 통상적으로 설정된다. 이런 구성을 고려하여, 본 발명에 따라서, A/D컨버터회로의 본체회로 및 그것의 대응하는 고정된 번지패드들을 포함하는 하드매크로가 제공된다.

도 5 는 본 발명에 따른 A/D컨버터하드매크로의 배치를 설명하는 평면도이고, 도 6 은 그것의 상세회로에 대한 한 예를 도시하고 있다. 도 5 및 도 6에 있어서, 참조번호 A는 반도체칩상의 A/D컨버터하드매크로를 표시하고; 참조번호 a1은 A/D컨버터의 본체회로; 참조번호 a2-a4는 A/D컨버터의 본체회로를 위한 고정된간격/고정된번지패드들; 참조번호 a5-a16은 A/D컨버터의 다른 부분들을 위한 비고정된간격/비고정된번지패드들; 참조번호 AGND는 아날로그접지선보호회로; 참조번호 AVDD는 아날로그전력공급선보호회로; 참조번호 AVref는 아날로그기준전압선보호회로; 및 참조번호 Ch0-Ch11은 입력아날로그 신호들을 위한 입력회로들이다.

패드(a2)는 A/D컨버터(a1)의 본체회로에 있는 아날로그회로의 접지선을 외부아날로그접지(도면에 미도시)에 접속하는 데 사용되고; 패드(a3)는 아날로그전력을 외부로부터 본체회로(a1)에 있는 아날로그회로에 공급하는 데 사용되고; 그리고, 패드(a4)는 기준전압을 본체회로(a1)의 기준전압발생기에 제공하는 데 사용된다.

패드들(a5-a16)은 외부로부터 아날로그입력신호들을 받기 위하여 A/D컨버터(a1)의 본체회로용으로 사용된다. 패드들(a5-a16) 및 입력소프트매크로영역(B)내에 배치된 입력회로들(Ch0 내지 Ch11)은 상술한 소프트매크로를 사용하여 반도체칩상에 배열된다.

A/D컨버터들의 기본구조는 잘 알려져 있다. 그러나, 이 실시예에 따른 A/D컨버터는 외부로부터 패드들(a5-a16)로 들어간 아날로그입력신호의 열두 채널중 하나를 선택하는 기능을 더 갖고 있고 따라서 그것을 양자화한다. 도 6에 도시된 바와 같이, A/D컨버터는 아날로그입력신호들중 하나를 선택하는 스위치(b1); 저항사다리(b2)의 비교용 기준전압을 발생하는 기준전압발생기(b3); 및 각 기준전압에 선택된 아날로그입력신호를 비교하는 비교/변환회로(b4)를 구비하고, 따라서 신호를 양자화한다.

A/D컨버터(a1)의 본체회로는 기준전압발생기(b3) 및 비교/변환회로(b4)를 구성하고 있다. 기준전압발생기(b3) 및 비교/변환회로(b4)의 접지선은 입력선보호회로(AGND) 및 패드(a2)를 통해 외부아날로그 접지(도면의 미도시)에 연결되고, 한 편 아날로그전력은 패드(a3) 및 입력선보호회로(AVDD)를 통해 기준전압발생기(b3) 및 비교/변환회로(b4)에 공급된다. 기준전압발생기(b3)는 패드(a4)를 통해 기준전압(AVref)를 공급한다. 공급된 기준전압은 기준전압발생기(b3)내의 저항기시리즈(즉, 저항사다리)에 의하여 분할되고, 따라서 소망의 비교용 기준전압을 제공한다.

아날로그접지선보호회로(AGND), 아날로그전력공급선보호회로(AVDD), 및 기준전압선보호회로(AVref)의 구조는 다이오드 등으로 만들어지고, 잘 알려져 있다. 그들은 발생할 수 있는 이상 전압에 대하여 내부회로들을 보호하는데 사용된다. 입력회로들(Ch0-Ch11)은 각각 스위치(b1) 및 보호회로(b5)로 만들어진다. 각 입력회로는 A/D컨버터의 외부로부터 준비된 제어회로(도면의 미도시)에 의하여 제공된 제어신호들에 따라서 패드들(a5-a16)을 통해 공급된 아날로그입력신호들중 하나를 선택하고, 그리고 선택된 신호를 A/D컨버터(a1)의 본체회로에 출력한다.

상술한 바와 같이, 패드들(a2-a4)은 반도체칩의 코너부에 배치된다. 본 발명의 이 실시예에 따르면, 패드(a2)는 아날로그접지를 위해 사용되고; 패드(a3)는 아날로그전력공급을 위해 사용되고; 패드(a4)는 기준전압을 위해 사용되고; 그리고, 패드들(a5-a16)은 아날로그입력신호들의 각 채널들을 위해 사용된다. A/D컨버터하드매크로 안에는, 패드들(a2내지 a4), A/D컨버터(a1)의 본체회로, 아날로그접지선보호회로(AGND), 아날로그전력선보호회로(AVDD), 및 기준전압선보호회로(AVref)가 모두 배치된다. 다음 설명에서는, A/D컨버터하드매크로에 의해 정의된 상기 회로들의 집합구조는 "A/D 코어"라고 불리워진다.

입력회로들(Ch0 내지 Ch11)의 구조들이 모두 동일하기 때문에, 상술한 입력소프트매크로가 설계되고 매크로배치정보저장부(5)에 저장되어 있는 배치/상호접속정보와 함께 각 입력회로하드매크로용 상호접속정보로 구성되어진다. 입력소프트매크로는 필요한 수의 입력회로들 및 패드번지에 따라서 배치되어질 수 있다.

다음, 미리 설계된 A/D컨버터하드매크로 및 입력소프트매크로를 사용하는 반도체장치 및 단일-칩마이크로프로세서를 설계하는 공정을 도 7을 참조하여 설명한다.

첫째, 단계(Sb1)에서, 단일-칩마이크로프로세서의 주어진 기술적 사양들을 만족할 수 있는 모든 회로들이 설계되고 회로상호접속정보저장부(3)에 등록된다. 이 회로설계작업은 제어/표시부(1)를 통해 조작자에 의해 주어진 명령에 따라서 장치파일저장부(2)에 저장된 각 사양을 참조하면서 행하여진다. 예를 들면, 회로상호접속정보저장부(3)에 저장되고 상기 사양들을 만족하는 각 회로소자가 선택된다. 선택된 각 회로소자는 서로 접속되고, 따라서 단일-칩마이크로프로세서의 설계를 완료한다.

다음, 단계(Sb2)에서, 조작자는 단일-칩마이크로프로세서를 만드는 각 회로소자에 일치하는 매크로(소프트매크로 또는 하드매크로)가 매크로상호접속정보저장부(4) 또는 매크로배치정보저장부(5)로부터 검색될 수 있도록 제어/표시부(1)를 조작한다. 단계(Sb3)에서, 마이크로프로세서의 바닥설계가 대략 설계된다. 구체적으로, 각 설계된 회로소자의 하드매크로가 설계되어질 그것의 배치와 함께 대략적으로 적절한 위치에 배열되고; 소프트매크로의 대략적인 영역이 소프트매크로가 포함하고 있는 하드매크로들의 크기들로부터 설정되어지고, 따라서 소프트매크로가 적당한 위치에 대략적으로 배열된다.

단계(Sb4)에서, 바닥설계를 분석하여, 조작자는 반도체칩의 크기를 설정한다. 단계(Sb5)에서, 패키지 및 인접패드들 사이의 간격들이 설정된 칩 크기에 적합하도록 결정된다. 단계(Sb6)에서, 매크로들은 상기 바닥설계에 의존하는 그들의 번지들과 함께 상호접속기구의 협조를 통해 서로 연결된다. 단계(Sb7)에서는, 결과상호접속부들이 상호접속검증부(8)에 의해 검증된다. 구체적으로, 검증은 상호접속기구의 협조에 의해 구성된 단일-칩마이크로프로세서내의 전체회로그룹을 회로상호접속정보저장부(3)에 저장되어 있고 단계(Sb1)에서 설계된 전체회로그룹에 비교하므로서 수행된다. 만약 이 검증이 아무 결함이 없는 것을 보여준다면(단계(Sb8)에서), 단계(Sb9)에서 작동이 수행된다. 그렇지 않다면, 즉, 만약 결함이 있다면, 작동은 단계(Sb6)에서 다시 반복된다. 이 반복은 발견된 상호접속결함이 정정되도록 단계(Sb8)에서의 대답이 "예"로 될 때까지, 즉, 상호접속결함이 없을 때까지 계속한다.

단계(Sb9)에서는, 상기 바닥설계에 기초하여 대략적으로 배치된 하드매크로들의 최종배열이 만들어진다. 그 외, 각 소프트매크로에 관련한 각 회로소자의 배치도 정확히 고정된다. 도 8은 본 발명의 실시예에 따른 마이프로세스내의 A/D컨버터의 배치를 설계하는 상세한 공정을 도시하고 있다. 첫째, 단계(Sc1)에서, 배치설계부(7)는 아날로그입력신호용 채널들의 수를 표시하는 변수(i)를 "0"으로 초기화한다.

단계(Sc2)에서는, A/D컨버터하드매크로가 제어/표시부(1)를 통해 선택되고 설계되어진다. 또한, 패드들(a2내지 a4)은 패드들(a2 내지 a5), A/D컨버터(a1)의 본체회로, 아날로그접지선보호회로(AGND), 아날로그전력공급선보호회로(AVDD), 및 기준전압선보호회로(AVref)로 구성된 A/D코어를 배열하도록 지정된다. 이들 모두는 도 5에 도시한 바와 같이, 반도체칩상 코너부의 주어진 영역에 배열된다.

A/D코어가 배치되어진 후, 입력소프트매크로에 의해 나타낸 입력회로들(Ch0 내지 Ch11)은 변수(i)의 증가순서에 놓여진다. 이것을 하기 위하여, 단계(Sc3)에서, 채널 또는 입력회로의 총 수(n)는 제어/표시부(1)를 통해 입력된다. 도 5에 도시한 바와 같이, A/D컨버터가 예를 들면, 열 두 입력채널들로 만들어지기 때문에, 열 두 데이터가 제어/표시부(1)를 통해 채널의 총 수를 위해 주어진다. 이 총 수는 장치파일저장부(2)로부터 독출될 수 있음을 알 수 있다.

단계(Sc4)에서, 배치설계부(7)는 패드(a5)의 주변에 입력회로(Ch0)를 배열한다. 단계(Sc5)에서는, 변수(i)가 하나 증가한다. 단계(Sc6)에서, 변수(i)가 총 수(n)에 동일한지 또는 많은지를 결정한다. 만약 "아니오"이면, 단계(Sc6)에서 "예"가 될 때까지 단계들(Sc4 및 Sc5)에서의 동작이 반복된다. 만약 "예"이면, 모든 입력회로들(Ch0 내지 Ch11)의 배치가 완성된다. 각 입력하드매크로 또는 각 입력회로(Chx)의 입력단자는 형성되어질 상호접속부의 각각이 구부러지지 않도록 그에 대응하는 패드에 매우 가깝게 배열된다. 그러므로, 칩영역은 감소되어질 수 있다.

입력회로들(Ch0 내지 Ch11)을 위한 이 배치공정은 패드들(a5 내지 a16)을 단계(Sc5)에서 갱신된 변수(i)에 대응하는 상기 패드들(a5 내지 a16)의 각각과 함께 반도체칩의 주변에 일렬로 배열한다. 또한, 이 공정은 입력회로들(Ch0 내지 Ch11)을 각 패드들(a5 내지 a16)에 매우 가까운 영역에 배열한다. A/D컨버터를 위해 필요한 회로소자들 모두는 상기에서 언급한 공정을 통해 반도체칩의 상부에 배열되어졌다. 부언적으로, 도 5는 균일한 간격으로 배열되는 패드들의 경우를 도시하고 있다. 그러나, 소정의 불규칙한 간격들이 또한 패드들의 배열에서 나타난다.

ASIC들의 패키지크기보다 단일-칩마이크로프로세서의 패키지크기를 더 작게 하고자 하는 강력한 요구가 있기 때문에, 각 반도체칩의 집적도는 개선될 필요가 있다. 이 집적도는 반도체칩의 주변에 배열되어진 각 패드들(a5 내지 a16)에 매우 가까운 영역에 입력회로들(Ch0 내지 Ch11)을 배열함에 의해 개선되어질 수 있다. 이것은 패드들(a5 내지 a16) 및 입력회로들(Ch0 내지 Ch11)사이의 영역에 대한 이용성을 높인다.

회로소자들 모두가 배열되어진 후, 입력회로들(Ch0 내지 Ch11)의 출력단자들이 아날로그출력신호선(X1)을 통해 서로 연결되고, 단계(Sc7)에서 A/D코어(도 6 참조)의 입력단자에 연결된다. 단계(Sc8)에서, 입력회로들(Ch0 내지 Ch11)의 스위치들을 제어하는 디지털신호선들(X2)은 각각 스위치들의 제어단자들에 연결된다(도 6 참조). 단계(Sc9)에서, 자기장차폐부재가 디지털신호선들 및 아날로그출력신호선(X1)의 교차부들(X4)의 각각의 배열되고, A/D컨버터배치의 설계가 완료된다.

도 9a 및 도 9b는 각각 자기장차폐부재의 확대평면도 및 단면도를 도시하고 있다. 도 9b의 단면도는 도 9a의 선 A-A를 따라 절단하여 얻어진다. 도 9a 및 도 9b에 도시된 바와 같이, 아날로그선(X1) 및 디지털선(X2)의 교차부에서 디지털선(X2)은 접속선(X3)을 통해 아날로그선(X1)과 함께 다중레벨교차부를 만들도록 형성되어진다. 자기장차폐부재(X4)는 아날로그선(X1) 및 접속선(X3)사이에 개재된다.

자기장차폐부재(X4)의 다수개의 조각들은 효과적으로 차폐되도록 접지되어져 있다. 이 부재(X4)는 예를 들면, 통상의 상호연결부와 동일한 물질인 알루미늄으로 만들어진다. 자기장차폐부재(X4)의 다수개의 조각들을 삽입하는 것은 디지털선들(X2)을 통해 흐르는 디지털신호의 넓은 진폭변화에 기인된 자기장을 아날로그출력신호선(X1)을 통해 흐르는 작은 진폭의 아날로그신호에 역으로 영향을 끼치는 것을 방지한다. 결과로서, 발생가능한 아날로그신호들의 S/N비의 열화가 방지된다.

만약 입력회로들(Ch0 내지 Ch11)이 소프트매크로로서 등록되어진다면, 어떤 자동배치/상호접속과정에 의하여 자기장차폐부재의 상술한 다수개의 조각들을 형성하는 것은 불가능할 것이다. 그러나, 입력회로들(Ch0 내지 Ch11)을 하드매크로로 만들어진 회로를 등록하는 것은 소망의 영역에서 주어진 형상을 갖는 자기장차폐부재(X4)의 다수개의 조각들의 배열을 허락하고, 따라서 아날로그신호들의 소음레벨을 낮춘다.

더욱이, 입력하드매크로들(즉, 입력회로들(Ch0 내지 Ch11))을 가로지르도록 아날로그신호선(X1)이 미리 형성되어질 수 있기 때문에, 입력회로들 사이를 지나는 아날로그신호선(X1)의 길이가 최소로 지켜질 수 있다. 이것은 최소로 조정된 상호접속저항들과 함께 고성능입력회로들의 형성을 허락하고 그리고 소음방해의 가능성을 대단히 감소시킨다.

A/D컨버터의 배치의 설계는 상술한 공정을 통해 완성된다. 유사한 방법으로, 단일-칩마이크로프로세서를 만드는 다른 회로의 배치도 매크로상호접속정보저장부(4)에 저장된 다양한 종류의 소프트매크로들 및 매크로배치정보저장부(5)에 저장된 다양한 종류의 하드매크로들을 이용하여 설계되어질 수 있다.

단일-칩마이크로프로세서를 만드는 모든 회로소자들의 배치가 A/D코어의 것과 유사한 방법으로 결정되어졌을 때, 지연시간성능이 도 7의 단계(Sc10)에서 검증된다. 이 검증은 하나의 회로소자를 다른 회로소자에 연결하는 각 상호접속부를 따라 예상되는 지연시간의 량을 시뮬레이션하는, 그리고 마이크로프로세서의 소망하는 사양들이 단계(Sc11)에서 만족되는지를 결정하는 지연시간검증부(9)에 의해 수행된다. 만약 단계(Sc11)에서의 응답이 "아니오"라면, 대응매크로는 지연시간량이 단계(Sc12)에서 상기 사양들을 만족할 수 있도록 정정되어진다. 매크로배치는 단계(Sc9)에서 매크로의 정정에 따라 변경된다. 한편, 만약 단계(Sc11)에서의 응답이 "예"이면, 지연시간량이 사양을 만족시키기 때문에, 마스크설계부(10)는 단계(Sc13)에서 최후배치설계정보에 의존하여 단일-칩마이크로프로세서용 마스크들을 설계하고; 단일-칩마이크로프로세서를 위한 전체설계공정을 완료한다. 다음, 마스크설계부(10)에 의해 제공된 마스크들은 단일-칩마이크로프로세서용 반도체칩을 제조하는 데 사용된다.

상기 설명에서는, A/D컨버터와 함께 단일-칩마이크로프로세서를 설계하는 경우를 설명하였다. 그러나, 본 발명은 여기에 한정되는 것은 아니다. 본 발명은 또한 반도체장치에 있어서 PLL회로, 정전류원, 및 D/A컨버터와 같은 아날로그회로들을 충족시키는데 사용될 수가 있다. PLL회로의 경우에 있어서는, VCO회로나 루프필터와 같은 PLL회로에서의 배치관련부분들로 만들어진 하드매크로, 그들을 위한 전력공급선, 및 전력공급선용 패드들이 본 발명에 따른 A/D코어에 유사한 방법으로 제공된다. 정전류원의 경우에 있어서는, 전력공급선들 및 정전류원의 코어용패드들과 함께 하드매크로가 제공된다.

더욱이 상기의 기재에 있어서는, 아날로그선(X1) 및 디지털선(X2)의 교차부에 배열되어지는 자기장차폐부재(X4)의 경우가 설명되어져 있다. 그러나 자기장차폐부재(X4)은 또한 아날로그선(X1)이 디지털선(X2) 가까이에 통과하는 영역에 배열되는 것도 허락된다.

뿐만 아니라, 도 3에 도시한 바와 같이, 상호접속/배치정보가 저장되어 있는 저장부들(2-6)은 반도체장치의 상호접속/배치정보를 부분적으로 또는 전체적으로 기록할 수 있는 어떤 종류의 기록매체, 즉, 자기테이프, 자기디스크, 또는 광디스크와 같은 휴대용 기록매체, 또는 반도체메모리장치 또는 하드디스크와 같은 것이 탑재된 컴퓨터시스템을 의미한다.

다음, 본 발명에 따른 도 3의 시스템에 대한 동작들을 수행하는 컴퓨터 하드웨어의 구조의 예를 도 10을 참조하여 상세히 설명한다. 도 10에서, 컴퓨터시스템은 CPU(1000), ROM(1001), RAM(1002), 하드디스크(1003), 플로피디스크드라이버(1004), 그들 사이에 명령/데이터를 주고받는 버스라인들(1006), 및 상술한 하드매크로들의 상호접속/배치정보가 저장되어 있는 A/D코어와 같은 플로피디스크, 및 입력소프트매크로와 같은 소프트매크로로 구성되어 있다. CPU(1000)는 예를 들면 ROM(1001) 또는 하드디스크(1003)로부터 특정소프트웨어프로그램들을 독출하고, 그것을 해석하고 실행한다. RAM은 예를 들면 소프트웨어프로그램들에서 정의된 값들 및 변수들을 저장하고 있는 작업영역으로써 이용된다.

도 3의 상호접속검증부(8), 지연시간검증부(9), 배치설계부(7), 및 마스크설계부(10)의 동작들은 각 동작들을 실행하는 공정들을 나타내는 특정소프트웨어프로그램들의 도움으로 수행된다. 이 소프트웨어프로그램들은 도 10에 도시된 ROM(1001) 또는 하드디스크에 저장된다. 도 3의 저장부들(2-6)에 저장된 것에 동일한 정보가 도 10의 하드디스크(1003)에 저장되어 있다. 이 컴퓨터 하드웨어 구조로부터 도 3의 각 부들(8-10)의 것에 동일한 동작이 도 10의 컴퓨터시스템에 의해 실행될 수 있다는 것은 명백하다.

본 발명에 따른, 반도체장치설계방법 및 그 장치 그리고 매크로정보가 저장된 기억매체가 여러 가지 바람직한 실시예들과 관련하여 설명되어 졌다. 본 발명에 의해 달성된 주제들은 특정한 구성을 한정하는 것은 아니다. 반대로 개시한 특허청구범위 및 정신에 포함되는 범위내에서 많은 변경이 가능할 수 있다.

본 발명에 따른, 반도체장치설계방법 및 그 장치는 반도체칩상의 위치가 고정되어있는 특정패드와 해당 특정 패드가 할당된 특정회로로 구성되는 하드매크로에 기초해 반도체장치가 설계되어 있기 때문에, 반도체칩의 칩사이즈나 패드간격이 다른 경우에 있어서도, 특정 패드와 특정회로의 레이아웃이 항상 고정된다. 즉, 제품화하는 반도체장치가 다르기 때문에 칩사이즈가 변화한 경우라도, 특정 패드와 특정회로와의 배치관계에 기인하는 특정회로의 회로특성이 변화하는 것이 없기 때문에, 특정회로의 회로특성이 항상 균일화된다. 따라서, 대강의 설계작업이 종료한 상태에 있어서 반도체장치의 성능이 사양을 만족하는 않는 경우에, 특정회로에 대해서는 설계의 변경을 할 필요가 없고, 따라서 반도체장치의 설계효과를 향상시킬 수 있다.

또한, 반도체칩의 칩사이즈가 다른 경우에 있어서도, 미리 하드매크로화되어 있는 것에 의해 제 1 및 제 2의 특정 패드와 기준전압발생회로와의 배치관계가 항상 고정화되어 있기 때문에, 제 1 및 제 2의 특정 패드와 기준전압발생회로와의 배치관계에 기인하는 기생저항이 변화하는 것이 없다. 즉, 제품화하는 반도체장치가 다른 경우라도, 기준전압발생회로의 회로성능은 항상 일정하게 된다. 따라서, 반도체장치의 성능이 사양을 만족하지 않는 경우에, 기준전압발생회로에 대해서는 설계의 변경을 할 필요가 없고, 따라서 반도체장치의 설계효율을 향상시킬 수 있다.

또한, 반도체 칩의 칩사이즈가 다른 경우에 있어서도, 미리 하드매크로화되어 있는 것에 의해 제 1 및 제 2의 특정패드와 기준전압발생회로와의 배치관계가 항상 고정화되고, 또 제 3의 특정패드와 A/D컨버터본체와의 배치관계가 항상 고정화된다. 즉, 제품화하는 반도체장치가 다른 경우라도, 기준전압발생회로 및 A/D컨버터본체의 회로성능은, 항상 일정하게 된다. 따라서, 반도체장치의 성능이 사양을 만족하지 않는 경우에, 기준전압발생회로 및 A/D컨버터본체에 대해서는 설계의 변경을 할 필요가 없고, 따라서, 반도체 장치의 설계효율을 향상시킬 수 있다.

또한, 소프트매크로에 기초해 입력신호의 수에 상응하는 복수의 입력회로를 각각에 대응하는 패드에 대해 가장 근접배치할 수 있다. 따라서, 반도체장치의 고집적화를 용이하게 도모할 수 있고, 결과적으로 반도체 장치의 소형화를 꾀할 수 있다.

또한, A/D컨버터본체에 복수의 아날로그 입력신호의 무엇인가를 입력하는 복수의 스위치회로를 각각 대응하는 패드에 대해서 가장 근접배치할 수가 있다. 따라서, A/D컨버터를 구비한 반도체장치의 고집적화를 용이하게 도모할 수 있고, 결과적으로 반도체 장치의 소형화를 꾀할 수 있다.

또한, 입력회로의 하층 혹은 상층에 아날로그신호전송배선을 설치하기 때문에, A/D컨버터본체에 입력된 아날로그 입력신호의 S/N이 디지털회로로부터 노이즈가 들어옴에 따라 열화하는 것을 억제할 수 있다.

또한, 입력회로의 하층 혹은 상층에 아날로그신호전송배선을 설치하기 때문에, A/D컨버터본체에 입력되는 아날로그입력신호의 S/N이 디지털회로로부터 노이즈가 들어오는 것이 실드수단에 의해 억제되기 때문에, 아날로그신호의 S/N열화를 억제할 수 있다.

Claims

반도체장치설계방법에 있어서, 하드매크로(A)를 위해 반도체칩상에 고정되어지는 패드들(a2내지 a4)과 그들의 간격들을 할당하고; 그리고,

상기 패드들(a2내지 a4)의 위치에 따라서, 상기 반도체칩상에 상기 하드매크로(A)를 배치하는 것을 포함하고;

상기 하드매크로(A)는 회로(A, B)의 배치관련부분(A)의 배치/상호접속데이터를 고정되어지는 그것의 대응하는 패드들(a2내지 a4)과 그들의 간격들을 함께 구비하는 반도체장치설계방법.
제 1 항에 있어서, 상기 패드들(a2내지 a4)의 번지들이 또한 상기 반도체칩상에 고정되는 것을 특징으로 하는 반도체장치설계방법.
제 1 항에 있어서, 상기 회로의 다른 부분(B)을 나타내는 소프트매크로(B)를 상기 반도체칩상에 배치하는 것을 더 포함하는 것을 특징으로 하는 반도체장치설계방법.
제 1 항에 있어서, 상기 회로는 아날로그/디지털변환기(A, B)이고; 상기 배치관련부분은 기준전압발생기(b3)를 포함하는 것을 특징으로 하는 반도체장치설계방법.
제 1 항에 있어서, 상기 회로의 상기 다른 부분은 아날로그신호입력회로(Ch0 내지 Ch11)를 포함하는 것을 특징으로 하는 반도체장치설계방법.
제 1 항에 있어서, 상기 하드매크로는 상기 회로(A, B)의 배치관련부분(A)의 구조를 설계하고, 상기 배치관련부분(A)을 만드는 회로소자들의 배치를 설계하며, 그리고 상기 배치관련부분(A)에 대응하는 상기 패드들(a2내지 a4)의 배치를 설계하는 것에 의해 구성되어지는 것을 특징으로 하는 반도체장치설계방법.
제 1 항에 있어서, 상기 회로는 PLL회로의 배치관련부분인 것을 특징으로 하는 반도체장치설계방법.
제 1 항에 있어서, 상기 회로는 정전류원의 배치관련부분인 것을 특징으로 하는 반도체장치설계방법.
반도체장치설계장치에 있어서, 회로(A, B)에 있는 배치관련부분(A)의 배치/상호접속데이터 및 대응패드들(a2내지 a4)과 고정되어지는 그들의 간격들을 구비하는 하드매크로를 저장하는 매크로저장부(2 내지 6); 및

상기 매크로저장부에 저장된 상기 하드매크로를, 상기 반도체칩상의 주어진 간격으로 고정된 패드들이 상기 하드매크로내의 상기 패드들(a2내지 a4)에 대응할 수 있는 방법으로, 반도체칩상에 배치하는 배치설계부(7, 1000)를 포함하는 반도체장치설계장치.
제 9 항에 있어서, 상기 매크로저장부는 상기 회로(A, B)내의 다른 부분의 소프트매크로(B)를 더 저장하고; 상기 배치설계부는 상기 소프트매크로(B)를 상기 반도체칩상에 더 배치하는 것을 특징으로 하는 반도체장치설계장치.
제 10 항에 있어서, 상기 소프트매크로는 상기 다른 부분내의 회로소자를 나타내는 각 하드매크로 사이의 상호접속정보를 갖는 것을 특징으로 하는 반도체장치설계장치.
제 11 항에 있어서, 상기 다른 부분내의 회로소자를 나타내는 각 상기 하드매크로는 디지털 및 아날로그회로소자, 그리고 디지털선에 기인된 자기장이 아날로그선에 역영향을 끼치는 것을 방지하는 자기장차폐부재로 구성되는 것을 특징으로 하는 반도체장치설계장치.
제 12 항에 있어서, 상기 자기장차폐부재는 상기 디지털선과 상기 아날로그선의 교차부분에 배열되는 것을 특징으로 하는 반도체장치설계장치.
데이터처리시스템상에서 실행되는 응용프로그램에의한 엑세스용데이터를 저장하기위한 기억매체에 있어서, 상기 기억매체에 저장되고 회로의 배치관련부분의 배치/상호접속데이터를 그것의 대응패드들과 함께 구비하는 하드매크로데이터를 포함하고, 상기 패드들 사이의 간격들은 고정되는 것인 기억매체.
제 14 항에 있어서, 상기 패드들의 번지들도 또한 고정되는 것을 특징으로 하는 기억매체.
제 14 항에 있어서, 상기 응용프로그램은 반도체회로의 설계를 도와주는 프로그램인 것을 특징으로 하는 기억매체.
제 14 항에 있어서, 상기 기억매체에 저장되고, 상기 회로의 다른 부분의 소프트매크로데이터를 더 포함하는 것을 특징으로 하는 기억매체.
제 14 항에 있어서, 상기 회로는 아날로그/디지털변환기이고; 상기 배치관련부분은 기준전압발생기를 포함하는 것을 특징으로 하는 기억매체.
제 17 항에 있어서, 상기 회로의 상기 다른 부분은 아날로그신호입력회로를 포함하는 것을 특징으로 하는 기억매체.
제 17 항에 있어서, 상기 소프트매크로데이터는 하드매크로들 사이의 상호접속정보를 포함하는 것을 특징으로 하는 기억매체.
제 20 항에 있어서, 상기 하드매크로들 각각은 아날로그신호입력회로를 나타내고, 아날로그 및 디지털회로로 구성되는 것을 특징으로 하는 기억매체.
제 21 항에 있어서, 자기장차폐부재의 조각은 아날로그신호선이 디지털신호선 가까이를 통과하는 상기 아날로그신호입력회로내의 영역에 배열되는 것을 특징으로 하는 기억매체.
제 22 항에 있어서, 상기 영역은 상기 아날로그신호선 및 상기 디지털신호선의 교차부인 것을 특징으로 하는 기억매체.