JP4319426B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4319426B2 JP4319426B2 JP2003050977A JP2003050977A JP4319426B2 JP 4319426 B2 JP4319426 B2 JP 4319426B2 JP 2003050977 A JP2003050977 A JP 2003050977A JP 2003050977 A JP2003050977 A JP 2003050977A JP 4319426 B2 JP4319426 B2 JP 4319426B2
- Authority
- JP
- Japan
- Prior art keywords
- power element
- semiconductor power
- control
- insulator
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体パワー素子を搭載した半導体装置の電気的出力特性の最適化を可能とした、半導体装置及び半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
図７は、半導体パワー素子を搭載した半導体装置の従来例を示す図である。図７では、半導体装置が複数連結した状態で組み立てが完了し、樹脂で封止された後、隣接する外部への取り出し端子間を連結するタイバー４０、４１が切断される前の構造を示す。図７に示すように半導体装置１は外側が樹脂１０で封止され、内部の半導体パワー素子３１、３２、制御用ＩＣ３３などを内蔵し、各電極及び外部への取り出し端子へアルミまたは金などのワイヤ５１、５２、５３、５４、５５、５６で配線、結合され、樹脂で封止されたインナーリード２５a、２６a、２７a、２８a、２９aを経由してアウターリード２５b、２６b、２７b、２８b、２９bに接続されている。金属フレーム２０は、ダイパット２１、２２、２３、隣接する外部への取り出し端子間を結合するタイバー４０、４１、前記インナーリード、アウターリードから構成されている。金属フレームのダイパット２１、２２、２３には、半導体パワー素子及び制御用ＩＣなどが搭載され、ワイヤで配線されている。
【０００３】
この構造であると、タイバーによって接続され電気的に同電位になっているため、半導体パワー素子、制御用ＩＣなどが搭載され、ワイヤで結合、配線されても、外側が樹脂で封止されインナーリードが固定された後、タイバーを切断するまで電気的出力特性を測定することができず、精度良い電気的出力特性を持った半導体装置が得られなかった。従って半導体パワー素子の電流検出値を制御用ＩＣに入力して、過電流保護を行う際には，半導体パワー素子の電流検出端子から出力される検出値には、個々の半導体パワー素子によってバラツキがあるため、その半導体パワー素子が流し得る最大定格電流に対して、制御用ＩＣにおける最大電流（過電流と判断する設定値）には、マージンを取らざるを得ない。
【０００４】
従来この問題を解決する方法としては、半導体装置を組み立てる前にトリミングを行い、抵抗精度の高い抵抗を使用する方法や（例えば特許文献１）外側を樹脂で封止した後、パッケージの外側のアウターリードに調整可能な抵抗を設け、動作させながらトリミングを行い、半導体パワー素子に対し、最適化する方法がある（例えば特許文献１，２，３）。しかし、より確実に精度を高めた電気的出力特性を得ることや半導体装置の外側に電子部品を実装する必要のない半導体装置が求められている。
【０００５】
【特許文献１】
特開平４−３３４７６５号公報
【特許文献２】
特開平１０−１６３４１２号公報
【特許文献３】
特許第２６１２１０６号公報
【０００６】
【発明が解決しようとする課題】
金属フレームのダイパットには、半導体パワー素子、制御用ＩＣなどが搭載され、ワイヤで結合、配線されているが、金属フレームはタイバーによって接続され電気的に同電位になっているため、外側が樹脂で封止されインナーリードが固定された後、タイバーを切断するまで電気的出力特性の測定が出来ない。
本発明の目的は、外側が樹脂で封止される前に、電気的出力特性の測定を行えるような構造とする加工工程を追加し、半導体パワー素子、制御用ＩＣとの組み合わせにより、電気的出力特性の測定を行いながら制御用ＩＣをトリミングなどによって調整することによって電気的出力特性を最適化した半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】
そこで、上記課題を解決するために、請求項１に係る発明において、半導体パワー素子、該半導体パワー素子の電気的出力特性を最適化すべく調整された制御用ＩＣとを、複数の外部引き出し用端子を有する金属フレーム上に搭載し、外側を樹脂で封止した半導体装置において、前記制御用ＩＣは、金属フレーム上に搭載された状態で、半導体パワー素子の電気的出力特性を最適化すべくトリミングされた後、該半導体パワー素子とともに同一パッケージ内に樹脂封止されたものであることを特徴とする。
請求項２に係る発明は、半導体パワー素子、該半導体パワー素子の制御用ＩＣとを、金属フレームのダイパット部分に搭載し、ワイヤボンディングで配線を行い、金属フレームのアウターリード、インナーリードまたはダイパットの一部を絶縁物で固定し、アウターリード部分を連結固定しているタイバーを切断し、電気的に独立した状態にして、半導体装置の出力を測定しながら半導体パワー素子の電気的特性を最適化すべく、制御用ＩＣのトリミングを行い、トリミング終了後、該半導体パワー素子と制御用ＩＣの外側を樹脂で封止することを特徴とする半導体装置の製造方法である。
【０００８】
請求項３に係る発明は、金属フレームのアウターリード、インナーリードまたはダイパット一部をあらかじめ絶縁物で固定した後、半導体パワー素子及び制御用ＩＣとを金属フレームに搭載し、ワイヤボンディングで配線を行い、アウターリード部分を連結固定しているタイバーを切断し、電気的に独立した状態にして、半導体装置の出力を測定しながら半導体パワー素子の電気的特性を最適化すべく、制御用ＩＣのトリミングを行い、トリミング終了後、該半導体パワー素子と制御用ＩＣの外側を樹脂で封止することを特徴とする半導体装置の製造方法である。
請求項４に係る発明は、請求項２、３に係る発明において、金属フレームの少なくともアウターリードの一部を絶縁物で固定したことを特徴とする半導体装置の製造方法である。
【０００９】
請求項５に係る発明は、請求項２、３に係る発明において、金属フレームの少なくともインナーリードの一部またはダイパットの一部を絶縁物で固定したことを特徴とする半導体装置の製造方法である。
請求項６に係る発明は、請求項４に係る発明において、樹脂封止の後、アウターリードを固定した絶縁物は、アウターリードの切断によって除去されることを特徴とする半導体装置製造方法である。
請求項７に係る発明は、請求項５に係る発明において、インナーリードの一部またはダイパットの一部を固定した絶縁物を、外側の封止樹脂で覆うことを特徴とする半導体装置の製造方法である。
【００１０】
【発明の実施の形態】
以下本発明の実施の形態について図面を用いて詳細に説明する。図１、２，３に本発明の第１の実施例を示す。図１は半導体装置全体の構成を示す図である。図1に示すように半導体装置１は外側が樹脂１０で封止され、内部の半導体パワー素子３１、３２、制御用ＩＣ３３、を内蔵している。その他に、他の電子部品を内蔵する場合もある。このうちで制御用ＩＣ３３またはその他電子部品のどちらかまたは両方が電気的出力特性を最適化すべく調整可能な抵抗等を内蔵した電子部品または制御用ＩＣである。この様な調整用の抵抗が制御用ＩＣ３３内部に集積できれば、その他電子部品はなくてもよいため、調整可能な抵抗等を内蔵した制御用ＩＣの場合についての実施例を示す。半導体パワー素子３１、３２、制御用ＩＣ３３の電極及びインナーリード２５a、２６a、２７a、２８a、２９aとの間は、アルミまたは金などのワイヤ５１、５２、５３、５４、５５、５６でボンディングされ接続される。インナーリード部は樹脂で封止され、アウターリード２５b、２６b、２７b、２８b、２９bは外部への取り出し端子となる。半導体装置取り付け用穴１１はない場合もある。
【００１１】
図２は半導体装置が樹脂で覆われる前の状態を示す図である。金属フレーム２０は、ダイパット２１、２２、２３、隣接する外部への取り出し端子間を結合するタイバー４０、４１、図１に示すインナーリード、アウターリードから構成されている。金属フレームのダイパット２１、２２、２３には、それぞれ半導体パワー素子３１、３２及び制御用ＩＣ３３などが搭載される。電極及びインナーリードとの間はワイヤボンディングによって配線される。なお金属フレームは半導体装置の種類によってダイパット及びインナーリード、アウターリードの形状及び数量は変化する。
【００１２】
この構造では、金属フレームはタイバーによって接続され電気的に同電位になっているため、例えば接地しておけば半導体パワー素子及び制御用ＩＣなどを搭載し、ワイヤで結合、配線する工程において、静電気等で各素子が破壊されるのを防ぐことができる。
つづいて図２に示すように、絶縁物６０を用いてアウターリードの一部を固定する。その後、図２に示すＸ１−Ｘ１線でタイバー４１を切断し、タイバー４０の連結部をカットすると、図３に示すようなアウターリードが絶縁物６０で連結され、各端子は電気的に独立した状態の構造のものが得られる。この状態で端子２５、２６、２７、２８、２９を用いて、半導体装置の出力特性の測定を行いながら電気的特性を最適化すべく、制御用ＩＣのトリミングを行う。制御用ＩＣのトリミングは、その内部に内蔵する抵抗をレザーでトリミングする方法が一般的に行われている。ここで、半導体パワー素子３１の出力特性の最適化は、例えば半導体パワー素子の補助エミッタからの電流検出値を制御用ＩＣに入力する際の検出値のバラツキの調整ができる。トリミング終了後インナーリード、ダイパットなど所望の領域を樹脂にて封止する。樹脂で封止した後、絶縁物６０にて固定した部分を含めて、図３のＸ２-Ｘ２にて切断をすると、半導体パワー素子３１と、この素子の出力特性を最適化するために調整された制御用ＩＣ３３が同一のパッケージ内に樹脂で封止される。
【００１３】
図４に本発明の第２の実施例を示す。前記と同様に半導体パワー素子３１、半導体パワー素子３２及び制御用ＩＣ３３などが搭載され、ワイヤで結合、配線された後、絶縁物６１を用いてインナーリードの一部を固定する。その後、前記タイバー４０、４１をカットすると図４に示す各端子が電気的に独立した状態の構造の物が得られる。以下前記と同様、半導体装置の出力特性の測定を行いながら、制御用ＩＣのトリミングを行った後、外側を樹脂で封止する。このとき、絶縁物６１を覆うように樹脂封止を行えば、絶縁物６１を全体の封止樹脂内に取り込み、樹脂の硬化後、絶縁物６１の連結部分を切除すると、前記と同様半導体パワー素子３１、３２と、この素子の出力特性を最適化するために調整された制御用ＩＣ３３が同一のパッケージ内に樹脂で封止される。
【００１４】
図５に本発明の第３の実施例を示す。前記と同様に半導体パワー素子及び制御用ＩＣなどが搭載され、ワイヤで結合、配線された後、絶縁物６０、６１を用いてそれぞれアウターリード、インナーリードの一部を固定し、その後、タイバー４０、４１をカットすると図５(a)に示す各端子が電気的に独立した状態の物が得られる。以下前記と同様、半導体装置の出力特性の測定を行いながら、制御用ＩＣのトリミングを行った後、樹脂で封止する。金属フレームのインナーリード、アウターリードを絶縁物６０、６１で固定する際に、絶縁物６０は、図示のように連続した形状に、絶縁物６１は各半導体装置毎に区切って固定しておくとよい。このようにすれば絶縁物６１の端部を装置全体の封止樹脂の外部の露出させることなく、完全に封止することができる。この方法では６１の切除が不要となるためより効果的な工程となる。
【００１５】
あるいは、樹脂封止の際に、図５(a)に示す絶縁物６０は連続した状態で、絶縁物６１をＹ１−Ｙ１、Ｙ２−Ｙ２、Ｙ３−Ｙ３、Ｙ４−Ｙ４にて切断、連結部を切除し、各半導体装置のインナーリードの一部を固定した絶縁物６１aに分離した後、樹脂で封止すると図５(b)に示すように、絶縁物６１の端部を装置全体の封止樹脂の外部の露出させることなく、完全に封止することができる。絶縁物の切除はタイバー４０、４１をカットする際に、同時に絶縁物６１の連結部を切除すると効率的な工程となる。また上述のように、インナーリード部の絶縁物６１を覆うように封止した後、絶縁物６０で固定した部分のアウターリードと、絶縁物６１の連結部を切除してもよい。
【００１６】
図６に本発明の第４の実施例を示す。前記と同様半導体パワー素子及び制御用ＩＣなどが搭載され、ワイヤで結合、配線された後、絶縁物６２を用いてダイパットの一部を制御用ＩＣ３３の被トリミング部を露出させて固定する。図６に示す例ではダイパットの裏面の一部を固定している。その後、タイバー４０、４１をカットすると、図６(a)に示す各端子が電気的に独立した状態の物が得られる。その後、上述のように、ダイパット部の絶縁物６２を覆うように封止した後、絶縁物６２で固定した部分のダイパット部を切除する。
また、前記と同様、図５(a)に示す絶縁物６０でアウターリードを固定し、連続した状態にしておき、半導体装置の出力特性の測定を行いながら、制御用ＩＣのトリミングを行った後、外側を樹脂で覆う。図６(ｂ)にトリミングを行った物を樹脂で覆った構造を示す。金属フレームのアウターリード、ダイパット部を絶縁物６０、６２で固定する際に、絶縁物６０は、図示のように連続した形状に、絶縁物６２は各半導体装置毎に区切って固定しておくとよい。このようにすれば絶縁物６２の端部を装置全体の封止樹脂の外部の露出させることなく、完全に封止することができる。この方法では６２の切除が不要となるためより効果的な工程となる。
【００１７】
あるいは、図６(a)に示す絶縁物６２をＹ５−Ｙ５、Ｙ６−Ｙ６、Ｙ７−Ｙ７、Ｙ８−Ｙ８にて切断すると、各半導体装置のダイパットの一部を固定した絶縁物６２aに分離される。その絶縁物６２aがついた状態で、外側の樹脂１０にて覆ってしまうと、絶縁物６２の端部を装置全体の封止樹脂の外部の露出させることなく、完全に封止することができる。その後、絶縁物６０で固定した部分のアウターリードを切除する。
以上説明した各実施例において、半導体パワー素子及び制御用ＩＣなどが搭載された後にアウターリード、インナーリードまたはダイパットの固定を行ったが、半導体パワー素子、制御用ＩＣなどが搭載される前にアウターリード、インナーリードまたはダイパットの固定を行ってもよい。
【００１８】
また半導体装置内部に半導体パワー素子、制御用ＩＣなどを個別に内蔵した場合について記載したが、半導体パワー素子、制御用ＩＣ、その他電子部品を一体化したワンチップ形半導体でダイパットが一個で複数のアウターリードを持つ半導体装置の場合でも、半導体装置の出力特性の測定を行いながら、制御用ＩＣのトリミングを行った後、外側を樹脂で覆う場合はいずれの実施例も適用することができる。
さらに金属フレームの一部を絶縁物で固定する場合、アウターリード、インナーリードまたはダイパットそれぞれ一箇所でもよく、２箇所以上の固定してもよい。２箇所以上の固定の場合どの組み合わせでも可能である。
【００１９】
【発明の効果】
本発明では、外側が樹脂で覆われ、半導体パワー素子、制御用ＩＣ等を、複数の外部引き出し用端子を有する金属フレーム上に搭載した半導体装置において、半導体パワー素子とこの半導体パワー素子の特性を最大にすべくセンス特性を調整した制御用ＩＣを同一パッケージ内に封止するので、特性調整のためにパッケージの外側に電子部品を後付けする必要がない。また半導体パワー素子についてそれぞれ制御用ＩＣが調整されるので、半導体パワー素子の特性を余すことなく活用することができる。すなわち過剰な特性の半導体パワー素子を用いる必要がなく、パワー半導体素子の小型化ができ低コスト製品の提供が可能となる。さらに半導体装置の出力特性に対してはより製品のバラツキを小さくできるため、良品率アップが達成できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示し、半導体装置全体の図である。
【図２】本発明の第１の実施例を示し、半導体装置が樹脂で覆われる前の状態を示す図である。
【図３】 本発明の第１の実施例を示し、アウターリードが絶縁物で連結され、各端子は電気的に独立した状態の図である。
【図４】本発明の第２の実施例を示し、インナーリードが絶縁物で連結され、各端子は電気的に独立した状態の図である。
【図５】本発明の第３の実施例を示す。(a)はアウターリード、インナーリードが絶縁物で連結され、各端子は電気的に独立した状態の図である。(b)はインナーリードを連結した部分を切除した後、樹脂で封止した時の半導体装置全体の図である。
【図６】本発明の第４の実施例を示す。(a)はダイパットが絶縁物で連結され、各端子は電気的に独立した状態の図である。(b)はダイパットを連結した部分を切除した後、樹脂で封止した時の半導体装置全体の図である。
【図７】半導体パワー素子を搭載した半導体装置の製造工程の従来例を示す図である。
【符号の説明】
１ 半導体装置
１０ 樹脂
１１ 半導体装置取り付け用穴
２０ 金属フレーム
２１、２２、２３ ダイパット
２５a、２６a、２７a、２８a、２９a インナーリード
２５b、２５b、２５b、２５b、２５b アウターリード
３１、３２ 半導体パワー素子
３３ 制御用ＩＣ
４０、４１ タイバー
５１、５２、５３、５４、５５、５６ ワイヤ
６０、６１、６２ 絶縁物
６１a インナーリードの一部を固定した絶縁物
６２a ダイパットの一部を固定した絶縁物
【発明の属する技術分野】
本発明は、半導体パワー素子を搭載した半導体装置の電気的出力特性の最適化を可能とした、半導体装置及び半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
図７は、半導体パワー素子を搭載した半導体装置の従来例を示す図である。図７では、半導体装置が複数連結した状態で組み立てが完了し、樹脂で封止された後、隣接する外部への取り出し端子間を連結するタイバー４０、４１が切断される前の構造を示す。図７に示すように半導体装置１は外側が樹脂１０で封止され、内部の半導体パワー素子３１、３２、制御用ＩＣ３３などを内蔵し、各電極及び外部への取り出し端子へアルミまたは金などのワイヤ５１、５２、５３、５４、５５、５６で配線、結合され、樹脂で封止されたインナーリード２５a、２６a、２７a、２８a、２９aを経由してアウターリード２５b、２６b、２７b、２８b、２９bに接続されている。金属フレーム２０は、ダイパット２１、２２、２３、隣接する外部への取り出し端子間を結合するタイバー４０、４１、前記インナーリード、アウターリードから構成されている。金属フレームのダイパット２１、２２、２３には、半導体パワー素子及び制御用ＩＣなどが搭載され、ワイヤで配線されている。
【０００３】
この構造であると、タイバーによって接続され電気的に同電位になっているため、半導体パワー素子、制御用ＩＣなどが搭載され、ワイヤで結合、配線されても、外側が樹脂で封止されインナーリードが固定された後、タイバーを切断するまで電気的出力特性を測定することができず、精度良い電気的出力特性を持った半導体装置が得られなかった。従って半導体パワー素子の電流検出値を制御用ＩＣに入力して、過電流保護を行う際には，半導体パワー素子の電流検出端子から出力される検出値には、個々の半導体パワー素子によってバラツキがあるため、その半導体パワー素子が流し得る最大定格電流に対して、制御用ＩＣにおける最大電流（過電流と判断する設定値）には、マージンを取らざるを得ない。
【０００４】
従来この問題を解決する方法としては、半導体装置を組み立てる前にトリミングを行い、抵抗精度の高い抵抗を使用する方法や（例えば特許文献１）外側を樹脂で封止した後、パッケージの外側のアウターリードに調整可能な抵抗を設け、動作させながらトリミングを行い、半導体パワー素子に対し、最適化する方法がある（例えば特許文献１，２，３）。しかし、より確実に精度を高めた電気的出力特性を得ることや半導体装置の外側に電子部品を実装する必要のない半導体装置が求められている。
【０００５】
【特許文献１】
特開平４−３３４７６５号公報
【特許文献２】
特開平１０−１６３４１２号公報
【特許文献３】
特許第２６１２１０６号公報
【０００６】
【発明が解決しようとする課題】
金属フレームのダイパットには、半導体パワー素子、制御用ＩＣなどが搭載され、ワイヤで結合、配線されているが、金属フレームはタイバーによって接続され電気的に同電位になっているため、外側が樹脂で封止されインナーリードが固定された後、タイバーを切断するまで電気的出力特性の測定が出来ない。
本発明の目的は、外側が樹脂で封止される前に、電気的出力特性の測定を行えるような構造とする加工工程を追加し、半導体パワー素子、制御用ＩＣとの組み合わせにより、電気的出力特性の測定を行いながら制御用ＩＣをトリミングなどによって調整することによって電気的出力特性を最適化した半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】
そこで、上記課題を解決するために、請求項１に係る発明において、半導体パワー素子、該半導体パワー素子の電気的出力特性を最適化すべく調整された制御用ＩＣとを、複数の外部引き出し用端子を有する金属フレーム上に搭載し、外側を樹脂で封止した半導体装置において、前記制御用ＩＣは、金属フレーム上に搭載された状態で、半導体パワー素子の電気的出力特性を最適化すべくトリミングされた後、該半導体パワー素子とともに同一パッケージ内に樹脂封止されたものであることを特徴とする。
請求項２に係る発明は、半導体パワー素子、該半導体パワー素子の制御用ＩＣとを、金属フレームのダイパット部分に搭載し、ワイヤボンディングで配線を行い、金属フレームのアウターリード、インナーリードまたはダイパットの一部を絶縁物で固定し、アウターリード部分を連結固定しているタイバーを切断し、電気的に独立した状態にして、半導体装置の出力を測定しながら半導体パワー素子の電気的特性を最適化すべく、制御用ＩＣのトリミングを行い、トリミング終了後、該半導体パワー素子と制御用ＩＣの外側を樹脂で封止することを特徴とする半導体装置の製造方法である。
【０００８】
請求項３に係る発明は、金属フレームのアウターリード、インナーリードまたはダイパット一部をあらかじめ絶縁物で固定した後、半導体パワー素子及び制御用ＩＣとを金属フレームに搭載し、ワイヤボンディングで配線を行い、アウターリード部分を連結固定しているタイバーを切断し、電気的に独立した状態にして、半導体装置の出力を測定しながら半導体パワー素子の電気的特性を最適化すべく、制御用ＩＣのトリミングを行い、トリミング終了後、該半導体パワー素子と制御用ＩＣの外側を樹脂で封止することを特徴とする半導体装置の製造方法である。
請求項４に係る発明は、請求項２、３に係る発明において、金属フレームの少なくともアウターリードの一部を絶縁物で固定したことを特徴とする半導体装置の製造方法である。
【０００９】
請求項５に係る発明は、請求項２、３に係る発明において、金属フレームの少なくともインナーリードの一部またはダイパットの一部を絶縁物で固定したことを特徴とする半導体装置の製造方法である。
請求項６に係る発明は、請求項４に係る発明において、樹脂封止の後、アウターリードを固定した絶縁物は、アウターリードの切断によって除去されることを特徴とする半導体装置製造方法である。
請求項７に係る発明は、請求項５に係る発明において、インナーリードの一部またはダイパットの一部を固定した絶縁物を、外側の封止樹脂で覆うことを特徴とする半導体装置の製造方法である。
【００１０】
【発明の実施の形態】
以下本発明の実施の形態について図面を用いて詳細に説明する。図１、２，３に本発明の第１の実施例を示す。図１は半導体装置全体の構成を示す図である。図1に示すように半導体装置１は外側が樹脂１０で封止され、内部の半導体パワー素子３１、３２、制御用ＩＣ３３、を内蔵している。その他に、他の電子部品を内蔵する場合もある。このうちで制御用ＩＣ３３またはその他電子部品のどちらかまたは両方が電気的出力特性を最適化すべく調整可能な抵抗等を内蔵した電子部品または制御用ＩＣである。この様な調整用の抵抗が制御用ＩＣ３３内部に集積できれば、その他電子部品はなくてもよいため、調整可能な抵抗等を内蔵した制御用ＩＣの場合についての実施例を示す。半導体パワー素子３１、３２、制御用ＩＣ３３の電極及びインナーリード２５a、２６a、２７a、２８a、２９aとの間は、アルミまたは金などのワイヤ５１、５２、５３、５４、５５、５６でボンディングされ接続される。インナーリード部は樹脂で封止され、アウターリード２５b、２６b、２７b、２８b、２９bは外部への取り出し端子となる。半導体装置取り付け用穴１１はない場合もある。
【００１１】
図２は半導体装置が樹脂で覆われる前の状態を示す図である。金属フレーム２０は、ダイパット２１、２２、２３、隣接する外部への取り出し端子間を結合するタイバー４０、４１、図１に示すインナーリード、アウターリードから構成されている。金属フレームのダイパット２１、２２、２３には、それぞれ半導体パワー素子３１、３２及び制御用ＩＣ３３などが搭載される。電極及びインナーリードとの間はワイヤボンディングによって配線される。なお金属フレームは半導体装置の種類によってダイパット及びインナーリード、アウターリードの形状及び数量は変化する。
【００１２】
この構造では、金属フレームはタイバーによって接続され電気的に同電位になっているため、例えば接地しておけば半導体パワー素子及び制御用ＩＣなどを搭載し、ワイヤで結合、配線する工程において、静電気等で各素子が破壊されるのを防ぐことができる。
つづいて図２に示すように、絶縁物６０を用いてアウターリードの一部を固定する。その後、図２に示すＸ１−Ｘ１線でタイバー４１を切断し、タイバー４０の連結部をカットすると、図３に示すようなアウターリードが絶縁物６０で連結され、各端子は電気的に独立した状態の構造のものが得られる。この状態で端子２５、２６、２７、２８、２９を用いて、半導体装置の出力特性の測定を行いながら電気的特性を最適化すべく、制御用ＩＣのトリミングを行う。制御用ＩＣのトリミングは、その内部に内蔵する抵抗をレザーでトリミングする方法が一般的に行われている。ここで、半導体パワー素子３１の出力特性の最適化は、例えば半導体パワー素子の補助エミッタからの電流検出値を制御用ＩＣに入力する際の検出値のバラツキの調整ができる。トリミング終了後インナーリード、ダイパットなど所望の領域を樹脂にて封止する。樹脂で封止した後、絶縁物６０にて固定した部分を含めて、図３のＸ２-Ｘ２にて切断をすると、半導体パワー素子３１と、この素子の出力特性を最適化するために調整された制御用ＩＣ３３が同一のパッケージ内に樹脂で封止される。
【００１３】
図４に本発明の第２の実施例を示す。前記と同様に半導体パワー素子３１、半導体パワー素子３２及び制御用ＩＣ３３などが搭載され、ワイヤで結合、配線された後、絶縁物６１を用いてインナーリードの一部を固定する。その後、前記タイバー４０、４１をカットすると図４に示す各端子が電気的に独立した状態の構造の物が得られる。以下前記と同様、半導体装置の出力特性の測定を行いながら、制御用ＩＣのトリミングを行った後、外側を樹脂で封止する。このとき、絶縁物６１を覆うように樹脂封止を行えば、絶縁物６１を全体の封止樹脂内に取り込み、樹脂の硬化後、絶縁物６１の連結部分を切除すると、前記と同様半導体パワー素子３１、３２と、この素子の出力特性を最適化するために調整された制御用ＩＣ３３が同一のパッケージ内に樹脂で封止される。
【００１４】
図５に本発明の第３の実施例を示す。前記と同様に半導体パワー素子及び制御用ＩＣなどが搭載され、ワイヤで結合、配線された後、絶縁物６０、６１を用いてそれぞれアウターリード、インナーリードの一部を固定し、その後、タイバー４０、４１をカットすると図５(a)に示す各端子が電気的に独立した状態の物が得られる。以下前記と同様、半導体装置の出力特性の測定を行いながら、制御用ＩＣのトリミングを行った後、樹脂で封止する。金属フレームのインナーリード、アウターリードを絶縁物６０、６１で固定する際に、絶縁物６０は、図示のように連続した形状に、絶縁物６１は各半導体装置毎に区切って固定しておくとよい。このようにすれば絶縁物６１の端部を装置全体の封止樹脂の外部の露出させることなく、完全に封止することができる。この方法では６１の切除が不要となるためより効果的な工程となる。
【００１５】
あるいは、樹脂封止の際に、図５(a)に示す絶縁物６０は連続した状態で、絶縁物６１をＹ１−Ｙ１、Ｙ２−Ｙ２、Ｙ３−Ｙ３、Ｙ４−Ｙ４にて切断、連結部を切除し、各半導体装置のインナーリードの一部を固定した絶縁物６１aに分離した後、樹脂で封止すると図５(b)に示すように、絶縁物６１の端部を装置全体の封止樹脂の外部の露出させることなく、完全に封止することができる。絶縁物の切除はタイバー４０、４１をカットする際に、同時に絶縁物６１の連結部を切除すると効率的な工程となる。また上述のように、インナーリード部の絶縁物６１を覆うように封止した後、絶縁物６０で固定した部分のアウターリードと、絶縁物６１の連結部を切除してもよい。
【００１６】
図６に本発明の第４の実施例を示す。前記と同様半導体パワー素子及び制御用ＩＣなどが搭載され、ワイヤで結合、配線された後、絶縁物６２を用いてダイパットの一部を制御用ＩＣ３３の被トリミング部を露出させて固定する。図６に示す例ではダイパットの裏面の一部を固定している。その後、タイバー４０、４１をカットすると、図６(a)に示す各端子が電気的に独立した状態の物が得られる。その後、上述のように、ダイパット部の絶縁物６２を覆うように封止した後、絶縁物６２で固定した部分のダイパット部を切除する。
また、前記と同様、図５(a)に示す絶縁物６０でアウターリードを固定し、連続した状態にしておき、半導体装置の出力特性の測定を行いながら、制御用ＩＣのトリミングを行った後、外側を樹脂で覆う。図６(ｂ)にトリミングを行った物を樹脂で覆った構造を示す。金属フレームのアウターリード、ダイパット部を絶縁物６０、６２で固定する際に、絶縁物６０は、図示のように連続した形状に、絶縁物６２は各半導体装置毎に区切って固定しておくとよい。このようにすれば絶縁物６２の端部を装置全体の封止樹脂の外部の露出させることなく、完全に封止することができる。この方法では６２の切除が不要となるためより効果的な工程となる。
【００１７】
あるいは、図６(a)に示す絶縁物６２をＹ５−Ｙ５、Ｙ６−Ｙ６、Ｙ７−Ｙ７、Ｙ８−Ｙ８にて切断すると、各半導体装置のダイパットの一部を固定した絶縁物６２aに分離される。その絶縁物６２aがついた状態で、外側の樹脂１０にて覆ってしまうと、絶縁物６２の端部を装置全体の封止樹脂の外部の露出させることなく、完全に封止することができる。その後、絶縁物６０で固定した部分のアウターリードを切除する。
以上説明した各実施例において、半導体パワー素子及び制御用ＩＣなどが搭載された後にアウターリード、インナーリードまたはダイパットの固定を行ったが、半導体パワー素子、制御用ＩＣなどが搭載される前にアウターリード、インナーリードまたはダイパットの固定を行ってもよい。
【００１８】
また半導体装置内部に半導体パワー素子、制御用ＩＣなどを個別に内蔵した場合について記載したが、半導体パワー素子、制御用ＩＣ、その他電子部品を一体化したワンチップ形半導体でダイパットが一個で複数のアウターリードを持つ半導体装置の場合でも、半導体装置の出力特性の測定を行いながら、制御用ＩＣのトリミングを行った後、外側を樹脂で覆う場合はいずれの実施例も適用することができる。
さらに金属フレームの一部を絶縁物で固定する場合、アウターリード、インナーリードまたはダイパットそれぞれ一箇所でもよく、２箇所以上の固定してもよい。２箇所以上の固定の場合どの組み合わせでも可能である。
【００１９】
【発明の効果】
本発明では、外側が樹脂で覆われ、半導体パワー素子、制御用ＩＣ等を、複数の外部引き出し用端子を有する金属フレーム上に搭載した半導体装置において、半導体パワー素子とこの半導体パワー素子の特性を最大にすべくセンス特性を調整した制御用ＩＣを同一パッケージ内に封止するので、特性調整のためにパッケージの外側に電子部品を後付けする必要がない。また半導体パワー素子についてそれぞれ制御用ＩＣが調整されるので、半導体パワー素子の特性を余すことなく活用することができる。すなわち過剰な特性の半導体パワー素子を用いる必要がなく、パワー半導体素子の小型化ができ低コスト製品の提供が可能となる。さらに半導体装置の出力特性に対してはより製品のバラツキを小さくできるため、良品率アップが達成できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示し、半導体装置全体の図である。
【図２】本発明の第１の実施例を示し、半導体装置が樹脂で覆われる前の状態を示す図である。
【図３】 本発明の第１の実施例を示し、アウターリードが絶縁物で連結され、各端子は電気的に独立した状態の図である。
【図４】本発明の第２の実施例を示し、インナーリードが絶縁物で連結され、各端子は電気的に独立した状態の図である。
【図５】本発明の第３の実施例を示す。(a)はアウターリード、インナーリードが絶縁物で連結され、各端子は電気的に独立した状態の図である。(b)はインナーリードを連結した部分を切除した後、樹脂で封止した時の半導体装置全体の図である。
【図６】本発明の第４の実施例を示す。(a)はダイパットが絶縁物で連結され、各端子は電気的に独立した状態の図である。(b)はダイパットを連結した部分を切除した後、樹脂で封止した時の半導体装置全体の図である。
【図７】半導体パワー素子を搭載した半導体装置の製造工程の従来例を示す図である。
【符号の説明】
１ 半導体装置
１０ 樹脂
１１ 半導体装置取り付け用穴
２０ 金属フレーム
２１、２２、２３ ダイパット
２５a、２６a、２７a、２８a、２９a インナーリード
２５b、２５b、２５b、２５b、２５b アウターリード
３１、３２ 半導体パワー素子
３３ 制御用ＩＣ
４０、４１ タイバー
５１、５２、５３、５４、５５、５６ ワイヤ
６０、６１、６２ 絶縁物
６１a インナーリードの一部を固定した絶縁物
６２a ダイパットの一部を固定した絶縁物
Claims (7)
- 半導体パワー素子、該半導体パワー素子の電気的出力特性を最適化すべく調整された制御用ＩＣとを、複数の外部引き出し用端子を有する金属フレーム上に搭載し、外側を樹脂で封止した半導体装置において、前記制御用ＩＣは、前記金属フレーム上に搭載された状態で、前記半導体パワー素子の電気的出力特性を最適化すべくトリミングされた後、該半導体パワー素子とともに同一パッケージ内に樹脂封止されたものであることを特徴とする半導体装置。
- 半導体パワー素子、該半導体パワー素子の制御用ＩＣとを、金属フレームのダイパット部分に搭載し、ワイヤボンディングで配線を行い、前記金属フレームのアウターリード、インナーリード、ダイパットの一部を絶縁物で固定し、前記アウターリード部分を連結固定しているタイバーを切断し、電気的に独立した状態にして、前記半導体パワー素子の出力を測定しながら、該半導体パワー素子の電気的特性を最適化すべく、前記制御用ＩＣのトリミングを行い、トリミング終了後、該半導体パワー素子と制御用ＩＣの外側を樹脂で封止することを特徴とする半導体装置の製造方法。
- 金属フレームのアウターリード、インナーリード、ダイパットの一部をあらかじめ絶縁物で固定した後、半導体パワー素子及び制御用ＩＣとを前記金属フレームに搭載し、ワイヤボンディングで配線を行い、前記アウターリード部分を連結固定しているタイバーを切断し、電気的に独立した状態にして、前記半導体パワー素子の出力を測定しながら該半導体パワー素子の電気的特性を最適化すべく、前記制御用ＩＣのトリミングを行い、トリミング終了後、該半導体パワー素子と制御用ＩＣの外側を樹脂で封止することを特徴とする半導体装置の製造方法。
- 前記金属フレームの少なくとも前記アウターリードの一部を絶縁物で固定したことを特徴とする請求項２、３に記載の半導体装置の製造方法。
- 前記金属フレームの少なくとも前記インナーリードの一部またはダイパットの一部を絶縁物で固定したことを特徴とする請求項２、３に記載の半導体装置の製造方法。
- 樹脂封止の後、前記アウターリードを固定した絶縁物は、前記アウターリードの切断によって除去されることを特徴とする請求項４記載の半導体装置製造方法。
- 前記インナーリードの一部またはダイパットの一部を固定した絶縁物を、前記外側の封止樹脂で覆うことを特徴とする請求項５記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003050977A JP4319426B2 (ja) | 2003-02-27 | 2003-02-27 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003050977A JP4319426B2 (ja) | 2003-02-27 | 2003-02-27 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004260066A JP2004260066A (ja) | 2004-09-16 |
| JP4319426B2 true JP4319426B2 (ja) | 2009-08-26 |
Family
ID=33116247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003050977A Expired - Fee Related JP4319426B2 (ja) | 2003-02-27 | 2003-02-27 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4319426B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10056893B2 (en) * | 2016-10-16 | 2018-08-21 | Alpha And Omega Semiconductor (Cayman) Ltd. | Molded power module having single in-line leads |
-
2003
- 2003-02-27 JP JP2003050977A patent/JP4319426B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004260066A (ja) | 2004-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8129228B2 (en) | Manufacturing method for integrating a shunt resistor into a semiconductor package | |
| US5032895A (en) | Semiconductor device and method of producing the same | |
| JPH041503B2 (ja) | ||
| US8324721B2 (en) | Integrated shunt resistor with external contact in a semiconductor package | |
| US5523617A (en) | Fuse frames, programmable fuse frames, and methods for programming by fusing | |
| EP3067925B1 (en) | Semiconductor module | |
| JPH06216307A (ja) | 樹脂封止型半導体装置 | |
| JP2011249475A (ja) | 電力半導体装置 | |
| JP4319426B2 (ja) | 半導体装置及びその製造方法 | |
| JP2541475B2 (ja) | 樹脂モ―ルド型半導体装置 | |
| JP2873127B2 (ja) | 正負安定化電源装置 | |
| JPH07122680A (ja) | 混成集積回路装置 | |
| JPH0621132A (ja) | 半導体装置とその製造方法 | |
| JP2693688B2 (ja) | 多入出力低損失ボルテージレギュレータ | |
| JP2713141B2 (ja) | 半導体装置 | |
| JPH11219969A (ja) | 半導体装置 | |
| US20140374892A1 (en) | Lead frame and semiconductor device using same | |
| US20180286791A1 (en) | Electronic component module and method for manufacturing electronic component module | |
| JPS5989447A (ja) | 半導体装置 | |
| JP3249990B2 (ja) | 半導体装置の製造方法 | |
| JPH05291478A (ja) | 樹脂封止型半導体装置 | |
| JPH0864747A (ja) | リードフレーム及びその製造方法並に半導体装置及びその製造方法 | |
| JPH0778923A (ja) | リードフレーム及び半導体装置 | |
| JPS6046057A (ja) | 半導体装置 | |
| JPH04351107A (ja) | 圧電発振器の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050816 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060118 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070604 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070710 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090528 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120605 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4319426 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120605 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120605 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120605 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120605 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130605 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |