JPH0864747A - リードフレーム及びその製造方法並に半導体装置及びその製造方法 - Google Patents

リードフレーム及びその製造方法並に半導体装置及びその製造方法

Info

Publication number
JPH0864747A
JPH0864747A JP19867094A JP19867094A JPH0864747A JP H0864747 A JPH0864747 A JP H0864747A JP 19867094 A JP19867094 A JP 19867094A JP 19867094 A JP19867094 A JP 19867094A JP H0864747 A JPH0864747 A JP H0864747A
Authority
JP
Japan
Prior art keywords
stage
lead frame
lead
semiconductor element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP19867094A
Other languages
English (en)
Inventor
Toshikazu Furuya
敏和 古屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP19867094A priority Critical patent/JPH0864747A/ja
Publication of JPH0864747A publication Critical patent/JPH0864747A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 本発明はリードフレームおよびこのリードフ
レームの製造方法、ならびに、このリードフレームを使
用する半導体装置、および、この半導体装置の製造方法
に関し、半導体素子における複数のパッドに対応する電
位の安定化を図ることことを目的とする。 【構成】 半導体素子を搭載するための主ステージ部２
１、副ステージ部２２ａ，２２ｂと、リード部２３、２
４とを有し、主ステージ部２１、副ステージ部２２ａ，
２２ｂを電気的に絶縁するように複数の領域に分離し、
複数の各領域をリード部２３、２４より低抵抗となる構
成とした。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はリードフレームおよびこ
のリードフレームの製造方法、ならびに、このリードフ
レームを使用する半導体装置、および、この半導体装置
の製造方法に関するものである。
【０００２】一般に、半導体装置の製造工程では、半導
体素子をパッケージ内に封止する前に、リードフレーム
のステージ部に半導体素子を搭載し、インナーリード部
を半導体素子とワイヤボンディングにより接続した上
で、樹脂，セラミック等により封止することが行われて
いる。
【０００３】また、近年、半導体素子の高集積回路化の
要求にともない、半導体素子におけるサイズが増大し、
リードフレームのステージ部のサイズが増大する。この
ため、インナーリード部のサイズが減少する傾向にあ
る。
【０００４】更には、半導体素子における良好な高周波
動作が要求されるため、半導体素子において、特に、電
源ラインをインピーダンス降下のより小さいものとし、
電源ラインの安定化（電圧降下防止、配線インダクタン
ス低下など）が必要とされている。
【０００５】
【従来の技術】図６は一般的な半導体装置１の断面図で
あり、この半導体装置１のパッケージはＳＯＪ（Small
Outline J-Lead Package ）形と呼ばれるものである。
同図において、２は半導体素子、３は半導体素子２がダ
イ付けされるステージ部、４はリード、５は樹脂製パッ
ケージ（梨地で示す）である。
【０００６】半導体素子２は樹脂製パッケージ５に封止
されることにより保護される。またリード４は、インナ
ーリード部８とアウターリード部９とにより構成されて
おり、インナーリード部８は半導体素子３とワイヤボン
ディングされ、アウターリード部９はパッケージ５から
外部へ延出し外部回路と接続される構成となっている。
【０００７】また、上記ステージ部３，インナーリード
部８，アウターリード部９は、半導体装置１の製造工程
途中においては、リードフレームとして一体的に取り扱
われるものである。
【０００８】図７は従来におけるリードフレーム６を示
している。従来のリードフレーム６は、ステージ部３，
インナーリード部８，アウターリード部９をタイバー部
１０及びクレドール１１により保持した構成とされてい
る。
【０００９】図７中、２点鎖線Ｘで示すのは半導体素子
２が導電性接着剤または電気絶縁性接着剤によって搭
載、接合される位置である。
【００１０】そして、半導体素子２の電源用端子にワイ
ヤーボンディングされる電源ラインの幅をより大きく、
その厚さをより厚くし、更には、できる限り短くするた
め、低抵抗導体となるステージ部３が使用されている。
【００１１】すなわち、ステージ部３を介して、半導体
素子２の電源用パッドを電源用インナーリード部８と接
続することにより、半導体素子２の電源ラインの安定化
が図られていた。
【００１２】また、半導体素子２の他の端子は直にイン
ナーリード部８にそれぞれ接続される。
【００１３】２点鎖線Ｙで示すのはパッケージ５が形成
される範囲である。パッケージ５が形成されると、イン
ナーリード部８はパッケージ５を構成する樹脂により固
定され、その後タイバー部１０及びクレドール１１が切
断除去され、インナーリード部８及びアウターリード部
９よりなるＪ字状のリード４が形成される。上記の一連
の工程により半導体装置１は製造されていた。
【００１４】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置においては、半導体素子の１個の電源ライン
の安定化しか図ることができず、半導体素子の複数の電
源ラインの安定化を図ることができなかった。
【００１５】すなわち、安定化を図った半導体素子の電
源ラインにおける他の電源ラインにあっては、電源電流
増大による電圧降下、および、過渡電流による誘導雑音
が発生し、電源ラインの安定化が図れなかった。
【００１６】したがって、従来の半導体装置は、半導体
素子における１個の電圧の電源用パッドに対応する電位
の安定化を図るだけで、半導体素子の他のパッドに対応
する電位の安定化は図れなかった。
【００１７】そこで、本発明は上記の点に鑑みてなされ
たものであり、半導体素子における複数のパッドに対応
する電位の安定化を図ることができるリードフレーム及
びその製造方法並びに半導体装置及びその製造方法を提
供することを目的とする。
【００１８】
【課題を解決するための手段】上記課題を解決するため
に、請求項１の発明は、半導体素子を搭載するための導
電性ステージ部と、該半導体素子のパッドと接続される
ための導電性リード部とを有するリードフレームにおい
て、上記ステージ部を、電気的に絶縁し、上記リード部
より低抵抗となるように複数に分離する構成としたこと
を特徴とするものである。
【００１９】また、請求項２の発明は、導電性の基材
に、半導体素子を搭載するためのステージ部と該半導体
素子のパッドと接続されるためのリード部とを形成する
リードフレームの製造方法において、上記ステージ部が
電気的に絶縁した複数の領域となり、この複数の各領域
を上記リード部より低抵抗となるように上記導電性の基
材を成形することを特徴とするものである。
【００２０】また、請求項３の発明は、請求項１のリー
ドフレームにおける複数のステージ部に搭載された半導
体素子を備え、上記複数のステージ部を介して、上記半
導体素子の複数のパッドが上記リードフレームのリード
部とそれぞれ接続される構成としたことを特徴とする半
導体装置である。
【００２１】また、請求項４の発明は、請求項１のリー
ドフレームにおける複数のステージ部に半導体素子を搭
載し、上記複数のステージ部を介して、上記半導体素子
の複数のパッドを上記リードフレームのリード部とそれ
ぞれ接続させることを特徴とする半導体装置の製造方法
である。
【００２２】
【作用】請求項１の発明に係るリードフレームは、ステ
ージ部を、電気的に絶縁し、リード部より低抵抗となる
ように複数に分離する構成としたので、複数に分離した
ものが半導体素子の複数の各電位の安定化に用いられる
ことができる。
【００２３】また、請求項２の発明に係るリードフレー
ムの製造方法は、ステージ部が電気的に絶縁した複数の
ものになるように導電性の基材を成形するので、請求項
１のリードフレームを製造することができる。８また、
請求項３の発明に係る半導体装置は、請求項１のリード
フレームにおける複数のステージ部に搭載された半導体
素子を備え、複数のステージ部を介して、半導体素子の
複数のパッドがリードフレームのリード部とそれぞれ接
続される構成としたので、半導体素子の複数の各電位の
安定化を図ることができる。
【００２４】また、請求項４の発明に係る半導体装置の
製造方法は、請求項１のリードフレームにおける複数の
ステージ部に半導体素子を搭載し、複数のステージ部を
介して、半導体素子の複数のパッドをリードフレームの
リード部とそれぞれ接続させるので、半導体素子の複数
の各電位の安定化を図った半導体装置を製造することが
できる。
【００２５】
【実施例】次に本発明の実施例について図面と共に説明
する。図１は本発明の第１実施例に係るリードフレーム
を示す平面図である。
【００２６】このリードフレーム２０はＳＯＪ形半導体
パッケージ用のもので、主ステージ部２１、副ステージ
部２２ａ，２２ｂ、インナーリード部２３、アウターリ
ード部２４をタイバー部２５及びクレドール２６により
保持した構成とされている。
【００２７】主ステージ部２１に対し副ステージ部２２
ａ，２２ｂは電気的に絶縁されている。すなわち、従来
のように半導体素子を搭載するステージ部を複数に電気
的に絶縁することにより、主ステージ部２１、副ステー
ジ部２２ａ，２２ｂが構成される。
【００２８】また、副ステージ部２２ａは副ステージ部
２２ｂと同じ面積であり、かつ、対称に配置される。
【００２９】なお、図１中、２点鎖線Ｘで示すのは半導
体素子が搭載、接合される位置である。２点鎖線Ｙで示
すのは半導体装置のパッケージが形成される範囲であ
る。斜線Ｚの範囲は、半導体素子を、主ステージ部２
１、副ステージ部２２ａ，２２ｂと接合する接着剤が絶
縁体（例えばＳｉ系ゴム）の場合である。
【００３０】副ステージ部２２ａ，２２ｂはインナーリ
ード部２３より面積および幅が大きい。このため、イン
ナーリード部２３より低い電気抵抗となる。
【００３１】また、副ステージ部２２ａ，２２ｂは対称
に配置されるので、インピーダンスを等しくする。
【００３２】このリードフレーム２０を製造するには、
基材として４２アロイ等の鉄合金またはＭＦ−２０２，
ＥＦＴＥＣ−６４等の銅合金等の材質よりなり、厚さが
０．０５〜０．２５ｍｍ程度の金属板または金属箔を用
意する。
【００３３】この基材の材質及び厚さは、半導体装置用
のリードフレーム用基材として一般に用いられるものと
同じである。
【００３４】この基材には、スタンピング加工が実施さ
れ、主ステージ部２１、副ステージ部２２ａ，２２ｂ、
インナーリード部２３、アウターリード部２４をタイバ
ー部２５及びクレドール２６が形成される。
【００３５】また、形成された主ステージ部２１、副ス
テージ部２２ａ，２２ｂ、インナーリード部２３には、
例えば銀メッキ等の内部メッキが施される。
【００３６】スタンピング加工後において、インナーリ
ード部２３、アウターリード部２４、タイバー部２５、
クレドール２６は、同一面上に面一となるよう構成され
ている。上記一連の工程を経ることにより、リードフレ
ーム２０が１枚の基材から打ち抜かれ、製造される。
【００３７】次に、本発明の第２実施例に係るリードフ
レームを図２を参照して説明する。図２はこのリードフ
レームを示す平面図である。
【００３８】このリードフレーム３０はＳＯＪ形半導体
パッケージ用のもので、主ステージ部３１、副ステージ
部３２ａ，３２ｂ、インナーリード部３３、アウターリ
ード部３４をタイバー部３５及びクレドール３６により
保持した構成とされている。
【００３９】主ステージ部３１に対し副ステージ部３２
ａ，３２ｂは電気的に絶縁され、副ステージ部３２ａは
副ステージ部３２ｂと同じ面積であり、かつ、対称に配
置される。
【００４０】このリードフレーム３０における副ステー
ジ部３２ａ，３２ｂはインナーリード部３３より面積お
よび幅が大きい。このため、インナーリード部３３より
低抵抗となり、副ステージ部３２ａ，３２ｂは対称に配
置されるので、インピーダンスを等しくする。このよう
なリードフレーム３０も、リードフレーム２０と同様な
方法で製造される。
【００４１】次いで、図３を参照して、図１のリードフ
レームを使用した半導体装置の製造方法を説明する。
【００４２】リードフレーム２０の主ステージ部２１、
副ステージ部２２ａ，２２ｂには、導電性接合剤（例え
ば、銀ペースト）または非導電性接合剤（例えばＳｉ
系）によって半導体素子２７が搭載される。
【００４３】この半導体素子２７は、ブロック毎分割の
安定化を必要とするものであり、例えば、出力回路が複
数存在する場合の各出力ＶSSパッド２７ａ、２７ｂが、
低抵抗導体である副ステージ部２２ａ，２２ｂの各導電
箇所とそれぞれワイヤーボンディングされる。
【００４４】副ステージ部２２ａ，２２ｂの各導電箇所
はインナーリード部２３における副ステージ部用インナ
ーリード２３ａ，２３ｂとそれぞれワイヤーボンディン
グされる。
【００４５】また、半導体素子２７における最小の電圧
に対応する電源用パッド２７ｃは主ステージ部２１の導
電箇所とワイヤーボンディングされる。主ステージ部２
１の導電箇所はインナーリード部２３における主ステー
ジ部用インナーリード２３ｃとワイヤーボンディングさ
れる。
【００４６】さらに、半導体素子２７における他の各パ
ッドは、インナーリード部２３における残りのものと直
にワイヤーボンディングされる。
【００４７】そして、２点鎖線Ｙで示す範囲に半導体装
置のパッケージが形成される。このとき、インナーリー
ド部２３はパッケージを構成する樹脂により固定され
る。その後、タイバー部２５及びクレドール２６が切断
除去され、インナーリード部２３及びアウターリード部
２４よりなるリードがＪ字状に形成される。
【００４８】上記の一連の工程により図４に示す半導体
装置２８は製造される。
【００４９】この半導体装置２８における電源用アウタ
ーリード２４ｃは、主ステージ部２１を介して、半導体
素子２７における最小の電圧に対応する電源用パッド２
７ｃと電気的に接続される。
【００５０】また、出力ＶSS用アウターリード２４ｂ
は、副ステージ部２２ｂを介して、半導体素子２７にお
ける出力ＶSSパッド２７ｂと電気的に接続される。な
お、図４中隠れているが、副ステージ部用インナーリー
ド２３ａに対応する出力ＶSS用アウターリード２４ａ
も、同様に、半導体素子２７における出力ＶSSパッド２
７ａと電気的に接続される。
【００５１】したがって、半導体素子２７における各出
力ＶSSパッド２７ａ，２７ｂは、副ステージ部２２ａ，
２２ｂを介して、各出力用アウターリード２４ａ，２４
ｂから出力され、各電位は安定することとなる。
【００５２】次いで、図５を参照して、図２のリードフ
レームを使用した半導体装置の製造方法を説明する。
【００５３】リードフレーム３０の主ステージ部３１、
副ステージ部３２ａ，３２ｂには、導電性接合剤または
非導電性接合剤によって半導体素子３７が搭載される。
【００５４】この半導体素子３７は、ブロック毎分割の
安定化を必要とするものであり、例えば、出力回路が複
数存在する場合の各出力ＶSSパッド３７ａ、３７ｂが、
低抵抗導体である副ステージ部３２ａ，３２ｂの各導電
箇所とそれぞれワイヤーボンディングされる。
【００５５】副ステージ部３２ａ，３２ｂの各導電箇所
はインナーリード部３３における副ステージ部用インナ
ーリード３３ａ，３３ｂとそれぞれワイヤーボンディン
グされ、半導体素子３７における最小の電圧に対応する
電源用パッド３７ｃは主ステージ部３１の導電箇所とワ
イヤーボンディングされる。主ステージ部３１の導電箇
所はインナーリード部３３における主ステージ部用イン
ナーリード３３ｃとワイヤーボンディングされ、半導体
素子３７における他の各パッドは、インナーリード部３
３における残りのものと直にワイヤーボンディングされ
る。
【００５６】そして、２点鎖線Ｙで示す範囲に半導体装
置のパッケージが形成され、インナーリード部３３はパ
ッケージを構成する樹脂により固定され、タイバー部３
５及びクレドール３６が切断除去され、インナーリード
部３３及びアウターリード部３４よりなるリードがＪ字
状に形成される。
【００５７】このように製造された半導体装置も、半導
体素子３７における各出力ＶSSパッド３７ａ，３７ｂ
は、副ステージ部３２ａ，３２ｂを介して、各出力用ア
ウターリから出力され、各電位は安定することとなる。
【００５８】なお、本実施例では、ＳＯＪ形の半導体装
置を用いて説明したが、他の形の半導体装置を用いても
よい。
【００５９】また、副ステージを２個用いた例を説明し
たが、副ステージは、１個でも、３個以上でもよい。
【００６０】さらに、電位の安定化が図られる半導体素
子のパッドにあっては、どのパッドが選ばれてもよい。
【００６１】また、副ステージ部とインナーリード部と
が一体のものでもよい。
【００６２】
【発明の効果】上述の如く請求項１の発明によれば、ス
テージ部を、電気的に絶縁し、リード部より低抵抗とな
るように複数に分離する構成としたので、複数に分離し
たものが半導体素子の複数の各電位の安定化に用いられ
ることができる。
【００６３】また、請求項２の発明によれば、ステージ
部が電気的に絶縁した複数のものになるように導電性の
基材を成形するので、請求項１のリードフレームを製造
することができる。
【００６４】また、請求項３の発明によれば、請求項１
のリードフレームにおける複数のステージ部に搭載され
た半導体素子を備え、複数のステージ部を介して、半導
体素子の複数のパッドがリードフレームのリード部とそ
れぞれ接続される構成としたので、半導体素子の複数の
各電位の安定化を図ることができる。
【００６５】また、請求項４の発明によれば、請求項１
のリードフレームにおける複数のステージ部に半導体素
子を搭載し、複数のステージ部を介して、半導体素子の
複数のパッドをリードフレームのリード部とそれぞれ接
続させるので、半導体素子の複数の各電位の安定化を図
った半導体装置を製造することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例に係るリードフレームを示
す平面図である。
【図２】本発明の第２実施例に係るリードフレームを示
す平面図である。
【図３】図１のリードフレームを使用した半導体装置の
製造方法を説明するための図である。
【図４】図１のリードフレームを使用した半導体装置を
示す外観斜視図である。
【図５】図２のリードフレームを使用した半導体装置の
製造方法を説明するための図である。
【図６】従来における半導体装置の一例を示す断面図で
ある。
【図７】従来のリードフレームを示す平面図である。
【符号の説明】
２０ リードフレーム ２１ 主ステージ部 ２２ａ，２２ｂ 副ステージ部 ２３ インナーリード部 ２４ アウターリード部 ２５ タイバー部 ２６ クレドール ２７ 半導体素子 ２８ 半導体装置 ３０ リードフレーム ３１ 主ステージ部 ３２ａ，３２ｂ 副ステージ部 ３３ インナーリード部 ３４ アウターリード部 ３５ タイバー部 ３６ クレドール ３７ 半導体素子

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子を搭載するための導電性ステ
    ージ部と、該半導体素子のパッドと接続されるための導
    電性リード部とを有するリードフレームにおいて、 上記ステージ部を、 電気的に絶縁し、上記リード部より低抵抗となるように
    複数に分離する構成としたことを特徴とするリードフレ
    ーム。
  2. 【請求項２】 導電性の基材に、半導体素子を搭載する
    ためのステージ部と該半導体素子のパッドと接続される
    ためのリード部とを形成するリードフレームの製造方法
    において、 上記ステージ部が電気的に絶縁した複数の領域となり、 この複数の各領域を上記リード部より低抵抗となるよう
    に上記導電性の基材を成形することを特徴とするリード
    フレームの製造方法。
  3. 【請求項３】 請求項１のリードフレームにおける複数
    のステージ部に搭載された半導体素子を備え、 上記複数のステージ部を介して、上記半導体素子の複数
    のパッドが上記リードフレームのリード部とそれぞれ接
    続される構成としたことを特徴とする半導体装置。
  4. 【請求項４】 請求項１のリードフレームにおける複数
    のステージ部に半導体素子を搭載し、 上記複数のステージ部を介して、上記半導体素子の複数
    のパッドを上記リードフレームのリード部とそれぞれ接
    続させることを特徴とする半導体装置の製造方法。
JP19867094A 1994-08-23 1994-08-23 リードフレーム及びその製造方法並に半導体装置及びその製造方法 Withdrawn JPH0864747A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19867094A JPH0864747A (ja) 1994-08-23 1994-08-23 リードフレーム及びその製造方法並に半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19867094A JPH0864747A (ja) 1994-08-23 1994-08-23 リードフレーム及びその製造方法並に半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0864747A true JPH0864747A (ja) 1996-03-08

Family

ID=16395098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19867094A Withdrawn JPH0864747A (ja) 1994-08-23 1994-08-23 リードフレーム及びその製造方法並に半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0864747A (ja)

Similar Documents

Publication Publication Date Title
US6054754A (en) Multi-capacitance lead frame decoupling device
US4937656A (en) Semiconductor device
CA1201820A (en) Semiconductor integrated circuit including a lead frame chip support
US6002165A (en) Multilayered lead frame for semiconductor packages
US8138593B2 (en) Packaged microchip with spacer for mitigating electrical leakage between components
KR0144164B1 (ko) 엘오씨 반도체 패키지 및 반도체 장치를 패키징하는 방법
JPH06209054A (ja) 半導体装置
JPH06216297A (ja) 介挿体リードフレームを有する回路組立体
WO1996015555A1 (en) Multi-layer lead frame for a semiconductor device
JPH0451053B2 (ja)
JPH09312375A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JPH05109802A (ja) 半導体装置
US20060125079A1 (en) High density package interconnect wire bond strip line and method therefor
JP4252563B2 (ja) 半導体装置
JPH11168169A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JPH0864747A (ja) リードフレーム及びその製造方法並に半導体装置及びその製造方法
JP2002110889A (ja) 半導体装置及びその製造方法
TW550713B (en) Package for electronic components and method for forming a package for electronic components
JPS63146453A (ja) 半導体パツケ−ジおよびその製造方法
WO2023176267A1 (ja) 半導体装置
JPS62226649A (ja) ハイブリツド型半導体装置
JP2990120B2 (ja) 半導体装置
JPH05291478A (ja) 樹脂封止型半導体装置
JPH11102991A (ja) 半導体素子搭載フレーム
JPH0294551A (ja) 半導体装置用リードフレーム

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20011106